同济大学微机原理期末考试复习提纲
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
丢失，不允许其他中断请求； 又：执行管理程序中某些重要程序，CLI指令进行屏蔽。
注: CPU为中断机制提供的信号线：INTR, INTA, LOCK
中断响应 ①CPU在当前指令执行结束时，响应中断，进入中断的响应
周期； ②发出二个中断回答信号INTA完成一个中断响应周期 ③进行断点及标志保存 如：段地址（CS），偏移地址（IP）标志F以及压入堆栈。 ④读取中断类型号，找到中断源； ⑤装入中断服务程序的入口地址（CS，IP）
中断返回 • 中断服务程序结束，执行中断返回。 • ①自动将保存在堆栈中的标志PSW，断点（IP，CS）依次
弹出并装入。 • ②返回到中断前的地址（断点地址）开始继续执行主程序。
• 要点：掌握整个中断处理流程，每个环节有哪些硬件参与， 硬件和软件是如何交互的，哪些工作是硬件完成的，哪些 工作是软件完成的
中断服务 • ①转入中断服务程序ISR后，其服务程序的内容有： • a.与CPU交换数据，进行I/O操作； • b.外部期望CPU给以控制，进行参数修改。 • c. 可在ISR中查询中断源 • ②在程序开头，将可能使用的寄存器内容进栈，即保
护现场 -- 不要与中断响应环节中硬件自动保存的寄存 器混淆 • ③在服务程序的未尾，将入栈的寄存器内容弹出，即 恢复现场。
FPGA 主要掌握块同济大学开发的基于 FPGA 的 DigiCube 实验板模块，掌握硬件描 述语言 Verilog。
数码管显示输出 模块 (Led)
控制模块 (代CPU)
总线模块 (Bus)
Hale Waihona Puke Baidu
通信模块 (Comm)
输入模块 (ADC)
1、8259 芯片结构
2、8255 芯片
3、8254 芯片 表 1 8254 的方式控制字格式
表 2 8254 读出控制字格式
4、16550 芯片
表 3 8254 状态字格式
16550 引脚图 表 16550 内部寄存器地址及其选择方法
线路控制寄存器（LCR）
表 LCR 格式
线路状态寄存器（LSR）
(1)JMP BX (2)JMP [BX+SI]
2）堆栈的寻址方式，掌握 PUSH 和 POP 指令对 SP 的影响。
第四章 数据传送指今， MOV,LEA,XLAT,PUSH,POP,LDS,LES,MOVS,IN,OUT, 第五章算术和逻辑运算指令
第六章程序控制指今
例题：读下列程序段，该程序运行后，存放在 AX 个的结果是什么?
第 7、8 章略
第9章 掌握各个引脚的总用（重点），注意假设完成一个读写命令或 IO 命令对每个管脚的影响，即 时序图。主要参考 PPT
重点掌握每个引脚与 8255、存储器、74ls138、8254、16550、8259 的连接
第十章 存储器
译码器 74LS138 重点掌握，其硬件的连线，输入输出引脚，与 CPU 和存储器的连接等
74LS138
A
Y0
B
Y1
C
Y2
Y3
Y4
G1
Y5
G2A
Y6
G2B
Y7
A0-A14
D0-D7
OE WE
CS
2732 62256
A0-A11
D0-D7
OE
CS
第十一章 接口
重点掌握我们实验指导书中的例子。掌握与 CPU,74LS138
及其它硬件的连接。掌握 8255、8254、16550、8259，命令控制字，状态字等
– CPU根据标志寄存器FLAGS(程序状态字PSW)中的中断允许触 发标记位IF决定是否响应到来的中断请求，1为允许。
– IF可由软件设置，STI指令可开中断，CLI指令可关中断
④没有获得允许向CPU发出中断请求，则称为 中断被屏蔽（中断屏蔽）。
⑤不允许中断请求的情况： 如：在实时控制时，需采集一段连续数据为防上数据
第一章 1）重点复习数制的转换 2） 原码、反码、补码的运算，（重点）
例如，用 8 位二进制补码进行计算(-56)+(-117)，并判断出运算结果是否有溢 出：
第二章 1）8086 和 8088 微处理器内部结构。实模式存储器寻址范围。
8086／8088 微处理器的内部分为执行单元(EU)和总线接口中元(BIU)两部分：执行单元 负责完成指令的执行工作，总线接口单元负责完成预取指令和数据传输的工作作。两部分 既相互独立工作，又相互配合。这种结构的优点为可以实现流水作业，在执行指令同时取 一条指令，提高了微处理器的工作效率。 2）8086／8088 的内部寄存器，常用寄存器的名称，主要的用途
表 LSR 格式
FIFO 控制寄存器（FCR） 表 FCR 格式
第十二章
Interrupt Processing Flow
中断请求
主程序
入口
服务 中断响应 程序
返回
中断的整个处理过程可分为四个阶段 中断请求 → 中断响应 → 中断服务 → 中断返回
中断响应或中断服务环节隐含着中断源的识别
中断请求 • ①外设先（通过接口）发送“中断请求”信号 • 给CPU。 • ②CPU检查“中断请求”输入线。 • ③CPU有权决定是否响应中断（中断允许）：
3）标志为寄存器主要掌握 SF，ZF，AF，PF，CF 和 OF（重点） 4）掌握程序指针寄存器 IP 和堆栈指针 SP
第三章 1）图 3.2 数据的寻址方式（重点）
2）能够准确的判断寻址的方式，在寻址过程中应该注意的事项。给出段寄存器地址等准确
找到目标的物理地址
例 1，：判断下列命令是否有错误，如果有错误请指出错误原因
1) POP CS
× 禁止对 CS 寄存器赋值
2) MOV BP, AL × 源操作数和目标操作数的尺寸不一致
3) INC IP
× 不能对指令指针 IP 进行任何操作
例 2：巳知 DS；5000H，CS＝6000H，BX＝1278H, SI＝345FH,(546D7H)＝0, (546D8H)＝80H。在分别执行下面两条段内转移指令后，实际转移的目标物 理地址是多少?
注: CPU为中断机制提供的信号线：INTR, INTA, LOCK
中断响应 ①CPU在当前指令执行结束时，响应中断，进入中断的响应
周期； ②发出二个中断回答信号INTA完成一个中断响应周期 ③进行断点及标志保存 如：段地址（CS），偏移地址（IP）标志F以及压入堆栈。 ④读取中断类型号，找到中断源； ⑤装入中断服务程序的入口地址（CS，IP）
中断返回 • 中断服务程序结束，执行中断返回。 • ①自动将保存在堆栈中的标志PSW，断点（IP，CS）依次
弹出并装入。 • ②返回到中断前的地址（断点地址）开始继续执行主程序。
• 要点：掌握整个中断处理流程，每个环节有哪些硬件参与， 硬件和软件是如何交互的，哪些工作是硬件完成的，哪些 工作是软件完成的
中断服务 • ①转入中断服务程序ISR后，其服务程序的内容有： • a.与CPU交换数据，进行I/O操作； • b.外部期望CPU给以控制，进行参数修改。 • c. 可在ISR中查询中断源 • ②在程序开头，将可能使用的寄存器内容进栈，即保
护现场 -- 不要与中断响应环节中硬件自动保存的寄存 器混淆 • ③在服务程序的未尾，将入栈的寄存器内容弹出，即 恢复现场。
FPGA 主要掌握块同济大学开发的基于 FPGA 的 DigiCube 实验板模块，掌握硬件描 述语言 Verilog。
数码管显示输出 模块 (Led)
控制模块 (代CPU)
总线模块 (Bus)
Hale Waihona Puke Baidu
通信模块 (Comm)
输入模块 (ADC)
1、8259 芯片结构
2、8255 芯片
3、8254 芯片 表 1 8254 的方式控制字格式
表 2 8254 读出控制字格式
4、16550 芯片
表 3 8254 状态字格式
16550 引脚图 表 16550 内部寄存器地址及其选择方法
线路控制寄存器（LCR）
表 LCR 格式
线路状态寄存器（LSR）
(1)JMP BX (2)JMP [BX+SI]
2）堆栈的寻址方式，掌握 PUSH 和 POP 指令对 SP 的影响。
第四章 数据传送指今， MOV,LEA,XLAT,PUSH,POP,LDS,LES,MOVS,IN,OUT, 第五章算术和逻辑运算指令
第六章程序控制指今
例题：读下列程序段，该程序运行后，存放在 AX 个的结果是什么?
第 7、8 章略
第9章 掌握各个引脚的总用（重点），注意假设完成一个读写命令或 IO 命令对每个管脚的影响，即 时序图。主要参考 PPT
重点掌握每个引脚与 8255、存储器、74ls138、8254、16550、8259 的连接
第十章 存储器
译码器 74LS138 重点掌握，其硬件的连线，输入输出引脚，与 CPU 和存储器的连接等
74LS138
A
Y0
B
Y1
C
Y2
Y3
Y4
G1
Y5
G2A
Y6
G2B
Y7
A0-A14
D0-D7
OE WE
CS
2732 62256
A0-A11
D0-D7
OE
CS
第十一章 接口
重点掌握我们实验指导书中的例子。掌握与 CPU,74LS138
及其它硬件的连接。掌握 8255、8254、16550、8259，命令控制字，状态字等
– CPU根据标志寄存器FLAGS(程序状态字PSW)中的中断允许触 发标记位IF决定是否响应到来的中断请求，1为允许。
– IF可由软件设置，STI指令可开中断，CLI指令可关中断
④没有获得允许向CPU发出中断请求，则称为 中断被屏蔽（中断屏蔽）。
⑤不允许中断请求的情况： 如：在实时控制时，需采集一段连续数据为防上数据
第一章 1）重点复习数制的转换 2） 原码、反码、补码的运算，（重点）
例如，用 8 位二进制补码进行计算(-56)+(-117)，并判断出运算结果是否有溢 出：
第二章 1）8086 和 8088 微处理器内部结构。实模式存储器寻址范围。
8086／8088 微处理器的内部分为执行单元(EU)和总线接口中元(BIU)两部分：执行单元 负责完成指令的执行工作，总线接口单元负责完成预取指令和数据传输的工作作。两部分 既相互独立工作，又相互配合。这种结构的优点为可以实现流水作业，在执行指令同时取 一条指令，提高了微处理器的工作效率。 2）8086／8088 的内部寄存器，常用寄存器的名称，主要的用途
表 LSR 格式
FIFO 控制寄存器（FCR） 表 FCR 格式
第十二章
Interrupt Processing Flow
中断请求
主程序
入口
服务 中断响应 程序
返回
中断的整个处理过程可分为四个阶段 中断请求 → 中断响应 → 中断服务 → 中断返回
中断响应或中断服务环节隐含着中断源的识别
中断请求 • ①外设先（通过接口）发送“中断请求”信号 • 给CPU。 • ②CPU检查“中断请求”输入线。 • ③CPU有权决定是否响应中断（中断允许）：
3）标志为寄存器主要掌握 SF，ZF，AF，PF，CF 和 OF（重点） 4）掌握程序指针寄存器 IP 和堆栈指针 SP
第三章 1）图 3.2 数据的寻址方式（重点）
2）能够准确的判断寻址的方式，在寻址过程中应该注意的事项。给出段寄存器地址等准确
找到目标的物理地址
例 1，：判断下列命令是否有错误，如果有错误请指出错误原因
1) POP CS
× 禁止对 CS 寄存器赋值
2) MOV BP, AL × 源操作数和目标操作数的尺寸不一致
3) INC IP
× 不能对指令指针 IP 进行任何操作
例 2：巳知 DS；5000H，CS＝6000H，BX＝1278H, SI＝345FH,(546D7H)＝0, (546D8H)＝80H。在分别执行下面两条段内转移指令后，实际转移的目标物 理地址是多少?