数字电子技术基础(数字电路)第二章逻辑代数与HDL基础

数字电子技术基础
（4-28/26）
第二章 逻辑代数与HDL基础
一 二 三 四 五 六
逻辑变量与基本逻辑运算 逻辑代数的基本定律和规则 逻辑函数及其表示 逻辑函数表达式的形式
逻辑函数的化简
硬件描述语言Verilog HDL基础
（4-29/26）
逻辑函数的卡诺图化简法
例3
化简函数 F=m (0,2,5,6,7,8,9,10,11,14,15)
L ( B D )( B D )( A B )
或:
L ( B D )( B D )( A D )
或项； 或项相与。
方法2: 求非函数的最简与或式；反演 由最简或与式可直接变换为最简或非－或非式。
作业
1.5.2 ；1.6.1；1.6.3 2.2.2；2.2.3 (1)、(4)；2.2.5；2.2.6 (2) 2.3.1 (3)、(6)；2.3.4 ；2.3.5 ；
任意逻辑函数都可以表示成最大项之积的标准型， 简称最大项表达式或“标准或与式”。
五、逻辑函数的化简
引例：图示电路的逻辑功能？
A B A B L L
A 0 0 1 1
B 0 1 0 1
L 1 1 0 1
（2） （1）
电路更简单。 实现成本低。
化简目的：简化电路结构，降低电路实现成本。
最简式：项数最少；每项的变量数最少。 化简方法：代数法；图表法。
L A B AC
2. 最小项与最小项表达式
最小项
Minterm
三变量(A,B,C) 所有最小项
包含 n 个变量的与项，每个 变量以原变量或反变量的形 式出现且仅出现一次。
A × B ×C A × B ×C A × B ×C A × B ×C A × B ×C A × B ×C A × B ×C A × B ×C
（4-40/26）
L 0 0 0 0 0 1 1 1 1 1
3. 具有无关项的逻辑函数及化简
无关项及其表示
用×或表示
用约束条件表示
L CD AB 00 01 11 10 00 1 1 1 01 11 × × × × 10 1 1 × ×
L = ABC + ABC m 3 m 6
L = m 0 + m1 + m 2 + m 4 + m 5 + m 7
L = m 0 × m1 × m 2 × m 4 × m 5 × m 7 = M 0 × M1 × M 2 × M 4 × M 5 × M 7
= Õ M (0,1, 2, 4, 5, 7)
形式不唯一 与表达式对应
A B L
A 0 0 1 1
B 0 1 0 1
L 1 0 0 1
L = A×B+ A×B
波形图
卡诺图（K图） HDL
A B L 1 1 1 t1 0 1 0 t2 0 0 1 t3 1 0 0 t4
2. 逻辑函数表示方法之间的转换
A 0 0 1 1 B 0 1 0 1 L 1 0 0 1
2. 最小项与最小项表达式
最小项性质
输入变量的每一组取值都有一个 值为1的最小项与之对应。
n-1
三变量(A,B,C) 使最小项值为 所有最小项 1的变量取值
A × B ×C A × B ×C 最小项可表示为mi。 A × B ×C 2 A × B ×C å mi = 1 i=0 A × B ×C mi • m j = 0 (ij) A × B ×C A × B ×C n个邻项，相邻最小项可以合并。 A × B × C
（合并后去异存同。）
m0 m1 m2 m3 m4 m5 m6 m7
000 001 010 011 100 101
110
111
最小项表达式 （标准与或式）
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 L 0 0 0 1 0 0 1 0
L = ABC + ABC
CD AB 00 01 11 10 00 1 1 1 1 01 1 1 1 1 1 11 1 1 10 1 八个方格 合并情况例
用K图化简逻辑函数
填K图
真值表； 标准型；一般式；其它 参与合并的1方格为2k个，宁多勿少； 圈与圈允许部分重叠；但每个圈应包 含新的1方格； 圈与项，保留取值相同的变量。 所有与项相或，组成最简与或式。
L = ABC + ABC
将表达式中的运算符号用逻辑符号 替代，可得到该逻辑函数的逻辑图
A L
B
C
真值表
表达式
波形图
逻辑图
四、逻辑函数表达式的形式
1. 逻辑函数表达式的基本形式
L = AB + AC
L = ( A + B )( A + C )
L = AB × AC L = A+ B+ A+C
与或式（积之和／SOP） 或与式（和之积／POS） 与非－与非式 或非－或非式 与-或-非式
四舍 五入 判别 电路
L
（4-39/26）
3. 具有无关项的逻辑函数及化简
真值表
A B C D
四舍 五入 判别 电路
L
在实际问题中，若有些变量的取值 组合不会出现或变量的取值对函数 值没有影响，则这些变量的取值所 对应的最小项（或最大项）称为无 关项或任意项。
AB C D 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
m3 m6
L = m 3 + m 6 = å m (3, 6)
任意逻辑函数都可以表示成最小项之和的标准 型，简称最小项表达式或“标准与或式”。
注意
自学教材第47页2.2.1和2.2.2代数配项的方法。
3. 最大项与最大项表达式
最大项
Maxterm
三变量(A,B,C) 所有最大项
包含 n 个变量的或项，每个 变量以原变量或反变量的形 式出现且仅出现一次。
m0 m1 m2 m3 m4 m5 m6 m7
A+B+C A+ B+C A+ B+C A+ B+C A+ B+C A+ B+C A+ B+C A+ B+C
M0 M1 M2 M3 M4 M5 M6 M7
最大项表达式 （标准或与式）
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 L 0 0 0 1 0 0 1 0
M7 M6 M5 M4 M3 M2 M1 M0
111
110
101
100
011 010 001 000
（合并后去异存同。）
2. 最大项与最大项表达式
最大项、最小项的关系
三变量(A,B,C) 所有最小项
三变量(A,B,C) 所有最大项
n变量相同编 号的最小项与 最大项互为非 函数。
A × B ×C A × B ×C A × B ×C A × B ×C A × B ×C A × B ×C A × B ×C A × B ×C
最小项对应1方格； 最大项对应0方格。
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
L 0 0 0 1 0 0 1 0
L = ABC + ABC
一般式K图
L = A BCD + A × BC + C × D
【例】 用K图表示逻辑函数
L = A BCD + A × BC + C × D
CD AB 00 01 11 10
00 1 BD ABD 01 11 10 1 AB 1 1 1 1 1
1 1 1 1 BC
F ABD B D AB BC
37
3. 具有无关项的逻辑函数及化简
引例：
某“四舍五入”判别电路的功能：输入为8421BCD码 ，当所代表的十进制数大于4时，输出为1，否则为0。 如何用逻辑代数的方式描述该电路的功能？ A B C D
真值表
表达式
L = A×B+ A×B
A B L
波形图
逻辑图
A B L
1 1 1 t1
0 1 0 t2
0 0 1 t3
1 来自百度文库 0 t4
【例】 已知函数L 的真值表，写出 L 的表达式。
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 L 0 0 0 1 0 0 1 0
合并相邻 1方格
写最简式 注意
优先处理圈法最少的1方格！
【例】 用K图求函数的最简与或式。
L1 BD A BC A B CD AB C D A B C D
L1 CD AB 00 01 11 10 ACD 1 00 1 1 1 01 ABC 11 1 1 1 1 10 ABC ACD
B A
0 1 0
0 2
1
1 3
BC A
0 1
00 01 11 10
0 4 1 5 3 7 2 6
CD 00 01 11 10 AB 0 1 3 2
00 01 11 10
4 12 8 5 13 9 7 15 11 6 14 10
二变量
三变量
四变量
用K图表示逻辑函数
真值表K图
行 方格
标准型K图
A+ B+C A+ B+C A+ B+C A+ B+C A+ B+C A+ B+C A+ B+C A+B+C
2. 最大项与最大项表达式
最大项性质
输入变量的每一组取值都有一个 值为0的最大项与之对应。
n -1
三变量(A,B,C) 所有最大项
使最大项值为 0的变量取值
A+ B+C A+ B+C 最大项可表示为Mi。 A+ B+C 2 A+ B+C Õ Mi = 0 A+ B+C i= 0 A+ B+C Mi + Mj = 1 (ij) A+ B+C n个邻项，相邻最大项可以合并。 A + B + C
数字电子技术基础
第二章 逻辑代数与HDL基础
一 二 三 四 五 六
逻辑变量与基本逻辑运算 逻辑代数的基本定律和规则 逻辑函数及其表示 逻辑函数表达式的形式
逻辑函数的化简
硬件描述语言Verilog HDL基础
三、逻辑函数的表示
1. 逻辑函数的常用表示方法
真值表 逻辑关系直观；唯一性 表达式
逻辑图
1. 逻辑函数的代数化简法
反复使用基本公式和常用公式，消去 函数式中的多余项和多余因子。
消项
并项
A + AB = A
AB AB B
消因子 A AB A B 配项
AB AC AB AC BC
代数化简法例 【例1】
【例2】
L A B AC BC BC D BC E BCH
L2 CD AB 00 01 11 10 1 1 00 1 BD 1 1 01 BD 11 1 1 1 1 1 1 10 1
L 2 BD B D AB CD
有时最简式不唯一!
L 2 BD B D AB B C
说明：
由最简与或式可直接变换为最简与非－与非式。 最简或与式的获得： L CD AB 00 01 11 10 1 1 B+D 00 1 B+D 01 1 1 11 1 A+B 10 方法1: 合并0方格
CD AB 00 01 11 10 1 1 00 1 01 1 11 1 1 10 1
A BC
CD
说明 或与式的移植 覆盖
A BCD
合并
相邻最小项（或最大 项）可以合并。
典型合并情况举例：
K图上相邻1方格（或0 方格）可以合并。
CD CD AB 00 01 11 10 AB 00 01 11 10 1 1 00 1 1 1 00 1 1 01 01 1 1 1 1 1 11 1 1 11 1 1 10 1 10 1 两个方格 合并情况例 四个方格 合并情况例
注意画圈顺序!
L1 AB C A BC A C D ACD
【例】 用K图求函数的最简与或式。
L2
m( 0,2,3,5,7, 8,10,11,12 ,13,14,15 )
CD AB L2 CD AB 00 01 11 10 1 1 00 1 1 1 01 11 1 1 1 1 1 1 10 1 BC
2.3.1(2)
几点说明：
逻辑函数最简式有时不唯一，但最简程度相同。 或与式的化简及其它最简式 代数法化简特点 方法简单灵活，对变量数无限制 要求对公式的掌握程度高；最简标准不易掌握
2. 逻辑函数的K图（卡诺图）化简法
K图结构
用方格图的形式表示函数与变量取值的对应关系。 n变量 2n个小方格 用几何位置的相邻反映逻辑上的相邻。 n变量K图中每个方格所对应的最小（大）项的 n个邻项均可在相邻的几何位置上找到。