ASICDesign4--复旦大学专用集成电路课件
合集下载
专用集成电路Chapter4_IC数字版图设计方法
栅极 沟道 源极 CSB 衬底 耗尽层
CG S CG B CG D
栅氧化层 漏极 CD B
CGD G CGS D S
CD B 衬底 CSB
CGB (a) (b )
图2 - 19 MOS器件电容 (a) 寄生电容示意图； (b) 寄生电容电路符号示意图
ASIC Chapter 4 34/71
信息科学与技术学院
28/71
信息科学与技术学院
栅极 栅极 C0 P-Si 栅氧化层 to x 栅极 C0 Cd ep
栅极
d P-Si
to x 耗尽层
(a ) C 栅极 C0 Cd ep d P-Si 反型层 耗尽层 0 .2 0 (c) 栅极 积累 to x
(b )
耗尽 C0
反型 低频
高频 UT (d ) UG
图2 - 18 MOS电容特性 (a) 积累层； (b) 耗尽层； (c) 反型层； (d) 电容特性
ASIC Chapter 4 29/71
信息科学与技术学院
2) 耗尽层 • 当0<UG<UＴ 时， 在正的栅电压ＵG 的作用下， 衬底中的空穴受到排斥而离 开表面， 形成一个多数载流子空穴耗尽 的负电荷区域， 即耗尽层（见图 2 -18 （b））。 耗尽层电容由下式来计算： 0 Si （2 -16） Cdep A d
ASIC Chapter 4
19/71
信息科学与技术学院
W1
W1
L
L
L
L
W
RL W
W
(a)
RL W (b )
W2 R 4 L ( L 4W1 ) (c)
W2
R 2 L ( L 2W1 ) (d )
复旦微电子-模拟集成电路设计-差分放大器-PPT精品文档
如图是小信号等效电
g V V m 1 in P
V V V in in 1 in 2
V V V V V p in 1 GS 1 in 2 GS 2
V V V V V in in 1 in 2 GS 1 GS 2
V V V TH 1 TH 2 in
2 I D 1
2 I D 2
( 1 )
差动信号增大了可得到的电压摆幅 。
输出摆幅：
VDD Veff
（单端）
V V V DD ef f
（差分） 2 V V DD eff
V V V DD eff
单端和差分工作的特点
差动放大器的偏置电路更简单。 一路尾电流源可以确定差动放大器的偏置。 差动信号具有更高的线性度 差动电路具有“奇对称”的输入输出特性，故由差 动信号驱动的差动电路没有偶次（二次）谐波。呈 现的失真比单端电路小的多。 差动电路的面积较大 差动电路采用对管代替单管以得到和单端相同的增 益。因此，电路的面积增加了。但要达到同样的性 能，如线性度、抑制非理想的影响，使用单端设计 得到的面积可能更大。
单端和差分工作的特点
差动工作相当于单端工作的优点：
对环境噪声具有更强的抗干扰能力 例如：相邻的时钟线对信号线的干扰 。
差分工作
单端工作
L1对L2和L3的干扰幅度大小相等，方向相同。差分信号没有改变。
单端和差分工作的特点
例如：对电源噪声同样具有更强的抗干扰能力 。
电源对Vx和Vy的干扰幅度大小相等，方向相同。差分信号没有改变。
??????????????????????????????????????????????????????????????1112121212121sstsssstssssttgsgsosiviiviivvvvv??xx211121??????????????????????4212sstsstosivivv基本差动对的定量分析llwwlwcoxn????????????假定不变
复旦大学-集成电路设计-正向设计和反向设计
Top-Down设计关键技术
逐级细化并
目前存在的问题： ① 缺少可综合的系统级库资源 ② 通过行为级综合工具把功能级描述转换成RTL级 描述，速度最快可达到传统人工方式的20倍，但 工具尚未实用化
Cadence的SPW 4.9(Signal Processing Worksystem ) linux 版本硬件设计系统, 能自动生成RTL代码
State Key Lab of ASIC & Systems, Fudan University ,Jinmei Lai
1、正向设计与反向设计 按功能和实现的先后顺序分
功能
半导体
要求
实现
结构 功能
?
模拟修改
半导体
半导体
实现
实现 State Key Lab of ASIC & Systems, Fudan University ,Jinmei Lai
Synthesis, Synplify,和Design Compiler进行优化。 6. 提供从算法设计到FPGA流程执行的全面综合工具。
State Key Lab of ASIC & Systems, Fudan University ,Jinmei Lai
Bottom-Up
自底向上(Bottom-Up)设计
1、正向设计与反向设计
反向设计方法的应用领域越来越小
功能的多样化和专门化 集成度越来越高，数十亿晶体管;保密措施 从样品制备、图像采集、网表提取、电路整理验证，
版图设计
1. 2007年65nm 内存DR3芯片 2. 2008年10月45nm Intel 凌动处理器的Cache区域 3. 2011, 28nm工艺,VIRTEX7 68亿个晶体管
《集成电路设计》PPT课件
薄层电阻
1、合金薄膜电阻
采用一些合金材料沉积在二氧化 硅或其它介电材料表面，通过光 刻形成电阻条。常用的合金材料 有： 钽 Ta 镍铬Ni-Cr 氧化锌 ZnO 铬硅氧 CrSiO
2、多晶硅薄膜电阻
掺杂多晶硅薄膜也是一个很好的电阻 材料，广泛应用于硅基集成电路的制 造。
3、掺杂半导体电阻
不同掺杂浓度的半导体具有不同 的电阻率，利用掺杂半导体的电 阻特性，可以制造电路所需的电 阻器。
sio2
半导体
串联 C=
Ci Cs Ci +Cs
Tox
N+
P
sio2
金 属
PN金+sio属2
纵向结构
横向结构
MOS 电容电容量
ε ε Cox=
A 0 sio2
Tox
Tox: 薄氧化层厚度；A: 薄氧化层上 金属电极的面积。
一般在集成电路中Tox 不能做的太薄，所以要想提高电容量，只能增加面积。 N+层为 了减小串联电阻及防止表面出现耗尽层。
Csub s
（b）
（c）
§ 4.3 集成电路的互连技术和电感
互连线
单片芯片上器件之间互连：金属化工艺，金属铝 薄膜 电路芯片与外引线之间的连接(电路芯片与系统的 互联)：引线键合工艺
为保证模型的精确性和信号的完整性，需要对互连线的版图结构加以约 束和进行规整。
各种互连线设计应注意的问题
为减少信号或电源引起的损耗及减少芯片 面积，连线应尽量短。
第四章
集成电路设计
第四章
集成电路是由元、器件组成。元、器件分为两大类：
无源元件 电阻、电容、电感、互连线、传输线等
有源器件 各类晶体管
集成电路中的无源源件占的面积一般都比有源器件大。 所以设计时尽可能少用无源元件，尤其是电容、电感和大阻值的电阻。
ASIC设计流程PPT学习教案
• 在Primetime中进行静态时序分析。 • 在Design Compiler中进行设计优化。 • 设计的详细布线。 • 从详细布线设计中提取出实际时间延时信息
。 • 将提取出的实际时间延时信息反标注到
Design Compiler或者Primetime中。
第13页/共50页
• 使用Primetime进行版图后的静态时序分析。 • 在 Design Compiler中进行设计优化（如需要)
公司 布局布线工具: Dracula, Diva Cadence 公司 静态时序分析: Prime Time Synopsys 公司 测试： DFT Compile Synopsys 公司
第15页/共50页
3.2 ASIC开发流程步骤详细描述
在实际工作中，不同的设计团队可能拥有 不同的ASIC设计开发流程，但是这些不同的开 发流程只是在对设计流程的各个阶段命名时有 一些细微的差别。总的来说，ASIC设计的必要 步骤是缺一不可的。一个ASIC芯片的设计必须 要有一个团结合作的团队才能够完成。
第1页/共50页
集成电路设计与制造的主要流 程系 框架
统 需 求
设计
掩膜版
单晶、外 延材料
芯片制 造过程
芯片检测 封装 测试
第2页/共50页
3.1 ASIC设计流程介绍
下面我们来介绍ASIC设计的基本流程。 设计过程可分五个阶段： 第一阶段：项目策划 第二阶段：总体设计 第三阶段：详细设计和可测性设计 第四阶段：时序验证与版图设计 第五阶段：加工与完备
第8页/共50页
第五阶段：加工与完备 任务：联系生产加工，准备芯片的样片测试和应用 准备。 流程：工艺设计与生产--芯片测试--芯片应用。 输出：用户使用说明书。
。 • 将提取出的实际时间延时信息反标注到
Design Compiler或者Primetime中。
第13页/共50页
• 使用Primetime进行版图后的静态时序分析。 • 在 Design Compiler中进行设计优化（如需要)
公司 布局布线工具: Dracula, Diva Cadence 公司 静态时序分析: Prime Time Synopsys 公司 测试： DFT Compile Synopsys 公司
第15页/共50页
3.2 ASIC开发流程步骤详细描述
在实际工作中，不同的设计团队可能拥有 不同的ASIC设计开发流程，但是这些不同的开 发流程只是在对设计流程的各个阶段命名时有 一些细微的差别。总的来说，ASIC设计的必要 步骤是缺一不可的。一个ASIC芯片的设计必须 要有一个团结合作的团队才能够完成。
第1页/共50页
集成电路设计与制造的主要流 程系 框架
统 需 求
设计
掩膜版
单晶、外 延材料
芯片制 造过程
芯片检测 封装 测试
第2页/共50页
3.1 ASIC设计流程介绍
下面我们来介绍ASIC设计的基本流程。 设计过程可分五个阶段： 第一阶段：项目策划 第二阶段：总体设计 第三阶段：详细设计和可测性设计 第四阶段：时序验证与版图设计 第五阶段：加工与完备
第8页/共50页
第五阶段：加工与完备 任务：联系生产加工，准备芯片的样片测试和应用 准备。 流程：工艺设计与生产--芯片测试--芯片应用。 输出：用户使用说明书。
4-反相器
1. 精度可控：转 反向器输入高、低电平定义 化为“数学问 题(字长)”， V OH 而不是“物理 V 问题（热噪 out V IH 声）” Slope = -1 V OH 2. 复杂性可控： Undefined 不同抽象层次 Region “分而治之” 3 可使用EDA 3. V IL 工具：自动综 合和布局布线 V Slope = -1 1 OL
State Key Lab of ASIC & Systems, Fudan University，Jinmei Lai
CMOS 反相器 VTC
V DD
I
Vout 2.5
G
V in i
S D
NMOS 截止 PMOS 线性
II
NMOS 饱和 PMOS 线性 NMOS 饱和 PMOS 饱和 NMOS 线性 PMOS 饱和
静态特性小结
要使数字电路能正确工作，噪声容限应该大于
零，并且越大越好。 在设计静态CMOS电路时，若希望使噪声容限 最大并得到对称的特性，PMOS尺寸选择要比 NMOS尺寸要大些 寸要大些 增加PMOS或NMOS宽度使VM分别移向VDD或 GND。这一特性在有不对称传输特性需求时十 这 特性在有不对称传输特性需求时十 分有用。 器件尺寸的变化对反相器的开关阈值只产生很 小的影响，要较大程度地改变阈值并不容易。 在设计中，要考虑PVT的变化对电路所带来的 影响，使得电路在各种条件下均可以可靠地工 作
充电
放电
State Key Lab of ASIC & Systems, Fudan University，Jinmei Lai
输入和输出波形的50％翻转点之间 的时间，人为的逻辑门质量指标 的时间 人为的 辑门质 指标.
State Key Lab of ASIC & Systems, Fudan University，Jinmei Lai
CMOS 反相器 VTC
V DD
I
Vout 2.5
G
V in i
S D
NMOS 截止 PMOS 线性
II
NMOS 饱和 PMOS 线性 NMOS 饱和 PMOS 饱和 NMOS 线性 PMOS 饱和
静态特性小结
要使数字电路能正确工作，噪声容限应该大于
零，并且越大越好。 在设计静态CMOS电路时，若希望使噪声容限 最大并得到对称的特性，PMOS尺寸选择要比 NMOS尺寸要大些 寸要大些 增加PMOS或NMOS宽度使VM分别移向VDD或 GND。这一特性在有不对称传输特性需求时十 这 特性在有不对称传输特性需求时十 分有用。 器件尺寸的变化对反相器的开关阈值只产生很 小的影响，要较大程度地改变阈值并不容易。 在设计中，要考虑PVT的变化对电路所带来的 影响，使得电路在各种条件下均可以可靠地工 作
充电
放电
State Key Lab of ASIC & Systems, Fudan University，Jinmei Lai
输入和输出波形的50％翻转点之间 的时间，人为的逻辑门质量指标 的时间 人为的 辑门质 指标.
复旦微电子模拟集成电路设计数模与模数转换器课件
并行数模转换器
电流按比例缩放DAC
上式中，分支电流按一定的缩放比例加权产生，例如是二进 制加权。
并行数模转换器
例1：二进制电阻加权DAC
反馈电阻用于确定DAC的增益，若RF = KR/2,
电阻的范围大：
非单调；速度快（寄生无关）
并行数模转换器
例2：R-2R梯形电路
R值相近，DAC单调，速度快。
定义最低有效位LSB：
LSB
Vref 2N
满刻度值（FS）：
满刻度范围：
数模转换器特性
量化噪声：有限精度转换器将模拟值进行数字化引入的固有 不确定性。等于无限精度DAC的模拟输出减去 有限精度DAC的模拟输出减去
DAC的动态范围：等于FSR和可分辨的最小值之比。
用分贝的形式：
数模转换器特性
DAC的信噪比：满刻度值和量化噪声均方根值之比
运放带宽的影响：若是过阻尼，则GB决定运算放大器的速度
若上例中运放的GB=1MHz。则： 假定理想输出等于Vref，则输出的稳定值为Vref的0.5LSB ： 设N=8
数模转换器测试
输入-输出测试：
输出频谱测试： 码型的基频纯度高 基准噪声小
数模转换器分类
开关阵列的编码：译码器，二进制（加权）和温度编码（不加 权）
并行数模转换器
电荷DAC的最大INL和DNL： 当只有第i个电容和Vref相连，则理想输出为
则第i位的INL： 最坏情况发生在i=1时：
二进制电容加权阵列的最坏DNL情 况发生在MSB变化时。 由等效电路，得：
并行数模转换器
电荷DAC的最大DNL：
为得到最坏情况，设C1=C+ΔC，其它电容为-ΔC。
对正弦波， 用分贝的形式：
《ASIC库设计》课件
安全系统ASIC库设计
要点一
安全系统ASIC库设计 概述
安全系统是保障信息安全的重要基础 设施，而ASIC库设计则是安全系统中 的关键技术之一。通过ASIC库设计， 可以实现高速、高可靠性的安全系统 。
要点二
安全系统ASIC库设计 流程
安全系统ASIC库设计流程包括算法分 析、硬件描述语言编写、电路设计、 仿真验证和版图绘制等步骤。其中， 算法分析和硬件描述语言编写是关键 步骤，需要充分考虑算法的硬件实现 和性能优化。
ASIC库的分类与特点
总结词
介绍ASIC库的分类方法、各类ASIC库的 特点和适用场景。
VS
详细描述
ASIC库可以根据不同的分类方法分为多 种类型，如按功能可以分为数字ASIC库 和模拟ASIC库；按工艺可以分为标准逻 辑ASIC库和全定制ASIC库。不同类型的 ASIC库具有不同的特点和使用场景。标 准逻辑ASIC库适用于快速原型设计和验 证，全定制ASIC库则能够提供更高的性 能和集成度。模拟ASIC库适用于信号处 理和传感器接口等应用，而标准单元库适 用于大规模生产和通用集成电路设计。
通信系统ASIC库设计
通信系统ASIC库设计概述
通信系统是实现信息传输和交换的重要基础设施，而ASIC库设计则是通信系统中的关键技术之一。通过ASIC库设计 ，可以实现高速、低误码率、低功耗的通信系统。
通信系统ASIC库设计流程
通信系统ASIC库设计流程包括协议分析、硬件描述语言编写、电路设计、仿真验证和版图绘制等步骤。其中，协议 分析和硬件描述语言编写是关键步骤，需要充分考虑协议的硬件实现和性能优化。
自动化布局布线技术
用计算机辅助设计工具自动完成集 成电路版图布局和布线的设计技术。
专用集成电路设计方法复旦大学自编讲义
功耗优化挑战与解决方案
总结词
随着集成电路规模不断增大，功耗问题越来 越突出，成为专用集成电路设计中的一大挑 战。
详细描述
功耗优化涉及多个方面，包括晶体管级功耗 优化、逻辑级功耗优化、物理级功耗优化等 。在晶体管级功耗优化中，可以采用低功耗 晶体管和电路结构；在逻辑级功耗优化中， 可以采用动态电压和频率调节、多阈值电压 设计等技术；在物理级功耗优化中，可以采
用低功耗布局和布线技术。
可靠性优化挑战与解决方案
总结词
可靠性是专用集成电路设计的关键指标之一，涉及到 芯片的寿命、稳定性和可靠性等方面。
详细描述
可靠性优化主要涉及冗余设计、容错技术、故障检测 与恢复等方面。冗余设计可以通过增加备份电路来提 高系统可靠性；容错技术可以采用奇偶校验、海明码 等手段来检测并纠正错误；故障检测与恢复可以通过 自检机制和热备援等技术来实现。
可测试性设计挑战与解决方案
要点一
总结词
要点二
详细描述
可测试性是专用集成电路设计中不可或缺的一环，涉及到 芯片的测试、调试和故障诊断等方面。
可测试性设计可以采用内建自测试技术、扫描链路设计和 边界扫描技术等手段。内建自测试技术可以在芯片内部实 现测试算法，提高测试效率；扫描链路设计可以通过建立 扫描链路来快速定位故障；边界扫描技术则可以用于测试 芯片的管脚状态，帮助工程师快速找到问题所在。
ቤተ መጻሕፍቲ ባይዱ
主流平台
主流的专用集成电路设计平台包括FPGA （现场可编程门阵列）和ASIC（应用特定 集成电路）。FPGA是一种可编程逻辑器件， 通过编程配置逻辑门来实现定制的电路功能。 ASIC是一种定制的集成电路，根据特定应 用需求进行设计和制造。
设计工具的发展趋势
ASIC设计复习解析课件
电 路，或在更稳定的工艺下制造该电路。 24：工艺失效是由于圆片制造过程中的缺陷造成。这可能是氧化层中的针孔，或由 于掩模上存在灰尘斑点；或金属可能有划痕、缝隙及短路；也可能在压焊块上有污 染物或钝化物。 25：封装相关的失效是由于将一个原本是好的管芯装入管壳里的过程中所造成的缺 陷。这包括连线问题、管芯粘贴不牢或管壳的机械性能不好等。 26：测试失效是由于没有正确地进行测试或没有足够的保护余量而造成的。
b.芯片的面积会较大。硬IP的版图必须作为模块直接安放在芯片版图中， 而基于模块的设计所得到的芯片面积，通常比将模块打碎后，进行布 局布线得到的芯片面积大。
c.硬IP的设计是完全无法更改的，因此其应用范围也受到了一定的限制。
5.SoC芯片的系统设计流程包括以下五个步骤。 (1)系统规范：芯片的功能要求、性能要求，芯片的成本与芯片的设计时 间，并建立系统的预备规范。 (2)模型细化与测试：建立可执行系统描述的验证环境，验证系统描述的 功能并进行算法的性能评价。 (3)系统的软硬件划分：确定哪部分运算由软件实现，哪部分运算由硬件 实现.确定软硬件间的接口，设计两者间的通信协议。 (4)模块定义：将硬件功能划分为不同的宏模块，各模块的功能由IP实现 或需重新设计。 (5)系统功能模型与软硬件混合模拟：建立一个硬件行为模型与软件模 型，建立一个可靠的硬件与软件的可执行功能描述，验证后续设计工作 的结果。
17.固定门阵列:指门阵列芯片中阵列的行数、列数、每行的门数，以及四周 的I/O单元数等均为固定的结构。
18.标准单元法与门阵列法在设计流程上的比较: (1)在门阵列法中逻辑图是转换成门阵列所具有的单元或宏单元，而标准 单元法则转换成标准单元库中所具有的标准单元。
(2)门阵列设计时首先要选定某一种门复杂度的基片，布局和布线是在最 大的门数目、最大的压焊块数目、布线通道的间距都确定的前提下进行
b.芯片的面积会较大。硬IP的版图必须作为模块直接安放在芯片版图中， 而基于模块的设计所得到的芯片面积，通常比将模块打碎后，进行布 局布线得到的芯片面积大。
c.硬IP的设计是完全无法更改的，因此其应用范围也受到了一定的限制。
5.SoC芯片的系统设计流程包括以下五个步骤。 (1)系统规范：芯片的功能要求、性能要求，芯片的成本与芯片的设计时 间，并建立系统的预备规范。 (2)模型细化与测试：建立可执行系统描述的验证环境，验证系统描述的 功能并进行算法的性能评价。 (3)系统的软硬件划分：确定哪部分运算由软件实现，哪部分运算由硬件 实现.确定软硬件间的接口，设计两者间的通信协议。 (4)模块定义：将硬件功能划分为不同的宏模块，各模块的功能由IP实现 或需重新设计。 (5)系统功能模型与软硬件混合模拟：建立一个硬件行为模型与软件模 型，建立一个可靠的硬件与软件的可执行功能描述，验证后续设计工作 的结果。
17.固定门阵列:指门阵列芯片中阵列的行数、列数、每行的门数，以及四周 的I/O单元数等均为固定的结构。
18.标准单元法与门阵列法在设计流程上的比较: (1)在门阵列法中逻辑图是转换成门阵列所具有的单元或宏单元，而标准 单元法则转换成标准单元库中所具有的标准单元。
(2)门阵列设计时首先要选定某一种门复杂度的基片，布局和布线是在最 大的门数目、最大的压焊块数目、布线通道的间距都确定的前提下进行
复旦大学-集成电路设计-设计流程
–集成电路设计流程与EDA软件•半定制设计流程•全定制设计流程–选择EDA设计工具的原则–主要的EDA Vendor工具特色–集成电路设计流程与EDA软件•半定制设计流程•全定制设计流程–选择EDA设计工具的原则–主要的EDA Vendor工具特色迭代性2与3可互换LVS/DRC1. 设计输入硬件描述语言设计输入，任何文本编辑工具–如：Ultraedit （IDM Computer Solutions 公司）; vi （Linux 文本编辑工具）–仿真器自带编辑器…计规范检查:LEDA （Synopsys ）－增强了设计人员检查HDL 代码的能力，包括可综合性，可仿真性、可测试性和可重用性Logic Design Flow2、逻辑综合–Synopsys:Design Compiler;380到500个综合库198890 %ASIC设计师选用1年的license 83万RMBLogic Design Flowdesign entryPhysical Design FlowDesign & timing SetupFloor Planning布图规划：包括裸片大小的规划、I/O规划、电源规划、大量硬核或模块（hard core、block）的规划等，是对芯片内部结构的完整规划和设计。
布图规划的合理与否直接关系到芯片的时序收敛、布线通畅。
CTSCTS步骤中，需要对设计的时钟分布有大体的了解，buffer tree的级数，时钟的skew等分为全局布线（global routing ）、详细布线（detailrouting ）和布线修正（search and repair ）。
RoutingDesign For Manufacturability(DFM)保证芯片能被foundry正确制造：1.天线效应修补：如果某一层的一个信号线过长，在制造过程中可能会吸收大量的电荷，从而造成栅氧化层击穿。
一般工具软件会使信号跳层或者插入反偏二极管来消除；2.单孔变多孔：布线完成后不同层的金属在连接处都只用了单一孔来进行连接，这样接触电阻大，而且如果制造出问题时容易断路。
复旦微电子模拟集成电路设计单级放大器PPT教案学习
Vo
1/ gm2 rds2
Vo
gm1Vin
1 gm2
// rds1
// rds2
AV
g
m1
1 gm
2
// rds1 // rds2
第18页/共34页
共源放大器
在M2边上并联一个恒流源，M2 的
Is
电
M2
流将下降，跨导下降，增益提高。
3
Vout
取： Is 4 I1
Vin M1
AV
共源放大器
源极负反馈使输出阻抗增加：等效图中忽略了Rd。
I
Vin 0
gm Vin Vs ro
gmbVs
Vout
考虑输出阻抗： 输入接地，输出加
激励。
Vs
Vs I Rs
Rs
Iro I gm gmb Vs
Vout IRs I gm gmb IRs ro
rout Rs 1 gm gmb Rs ro ro 1 gm gmb ro Rs
AV
W L1
1
W 1
L2
Av决定于M1和M2的W/L之比，是恒定的。电路的线性度高。
第15页/共34页
共源放大器
NMOS二极管负载的大信号分析：
Vdd-Vth2
Vout
a)
当Vin VTH 1,Vout VDD VTH 2
b)
当Vin VTH 1, M1、M2 饱和
A
Vth1 Vin
第20页/共34页
共源放大器
b)
对M2， I
Veff
2
W L
Veff
2
若I是恒定值，当W2 增加时，Veff2下降，Vds2可以
复旦集成电路工艺课件-01
Physical gate length in nm
Gate
Drain
silicide metal
metal
Source
Year
Drain
channel
gate oxide
No complete technological solution available !!!
ITRS, the International Technology Roadmap for Semiconductors: /
INFO130024.02
集成电路工艺原理
第一讲 前言
IC技术发展历程 •1980s CMOS
40/43
•低功耗、散热 •集成度提高 •12～14块光刻版
INFO130024.02
集成电路工艺原理
第一讲 前言
最简单的IC CMOS工艺举例 反相器 或非门
41/43
INFO130024.02
集成电路工艺原理
INFO130024.02
集成电路工艺原理
第一讲 前言 简短回顾：一项基于科学的伟大发明
11/43
Bardeen, Brattain, Shockley, First Ge-based bipolar transistor invented 1947, Bell Labs. Nobel prize Kilby (TI) & Noyce (Fairchild), Invention of integrated circuits 1959, Nobel prize Atalla, First Si-based MOSFET invented 1960, Bell Labs. Planar technology, Jean Hoerni, 1960, Fairchild First CMOS circuit invented 1963, Fairchild ―Moore’s law‖ coined 1965, Fairchild Dennard, scaling rule presented 1974, IBM First Si technology roadmap published 1994, USA
复旦大学模拟集成电路课件
• 劣势
– – – – – 沟道电阻下降、跨导下降 阈值电压下降速度低于电源电压、信号幅度下降 噪声上升、动态幅度下降 更加非线性 更加偏离MOS的平方律电流特性、建模更难
模拟信号处理
• 首先确定系统中的模拟和数字部分的划分 • 系统分成三个模块
– 预处理模块：将模拟信号转变为数字信号 – 数字处理模块：数字信号处理(DSP) – 后加工模块：将数字信号转换为模拟信号
F(E) =
1 1 + e(E - E F )/kT
– 本征载流子浓度：
n i = 3.9 × 1016 T 3/2e -Eg0/2kT
室温下（300K）
n i = 1.45 × 1010 cm-3
T↑,
n i↑。 T每升高11度，Ni 为原来的2倍。
掺杂半导体的费米势
EC EF=e φF Ei Eg Ev
• 难以利用自动设计工具
模拟集成电路设计的特点
• 直观的设计
– 模拟设计的复杂性
• 在速度、功耗、增益、 精度、电源电压、线性度等因素间折中 • 噪声、串扰、电源电压下降、温度对性能的影响大 • 模拟电路二级效益的建模和仿真存在难题。仿真不能发现所有 设计问题 。
模拟集成电路设计步骤
电路设计
– 解决方法：直观和经验设计
系统中的模拟电路
• 预处理模块：
– 输入信号：传感器输出、语音信号、射频信号等 – 滤波器(filter)：根据采样原理，限制输入模数转换器的信 号带宽。 – 自动增益控制电路(AGC)：控制模数转换器的输入信号的 幅度，是一个可控增益放大器。 – 模数转换器(ADC或 A/D) ：将模拟信号转换为数字信号。 – 频率综合器或锁相环(PLL)：提供信号采样的精确时钟。
集成电路课件ppt
总结词
集成电路的发展历程经历了从小规模集成电路到大规模集成电路再到超大规模集成电路的演变。随着技术的不断发展，集成电路的集成度越来越高，功能越来越强大。
要点一
要点二
详细描述
集成电路的发展历程是一个不断创新和演进的过程。最早的集成电路是小规模集成电路，只能实现简单的电路功能。随着技术的不断发展，集成电路的集成度越来越高，功能越来越强大。从20世纪60年代开始，大规模集成电路的出现使得电子设备变得更加小型化、轻便化。进入20世纪80年代后，超大规模集成电路的发展进一步推动了电子设备的微型化和智能化。如今，随着半导体制造工艺的不断进步，集成电路的集成度越来越高，性能越来越强大，为各种电子设备的发展提供了强大的支持。
全球集成电路产业竞争格局日益激烈，企业兼并重组加速，产业集中度不断提高。
中国集成电路产业面临技术瓶颈、人才短缺、产业链不完善等挑战，需要加强自主研发和创新能力。
中国政府出台了一系列政策措施，支持集成电路产业发展，推动产业升级和转型。
中国集成电路产业发展迅速，市场规模不断扩大，技术水平不断提高。
01
导出与交付
根据集成电路的规格和性能要求，选择合适的封装形式，如DIP、SOP、QFP等。
封装形式
测试设备
测试程序
测试报告
使用专业测试设备对集成电路进行功能测试、性能测试和可靠性验证。
编写测试程序，模拟集成电路的实际工作场景，进行全面测试。
根据测试结果生成测试报告，记录集成电路的性能指标和可靠性数据。
加强集成电路教育资源建设，包括教材建设、师资队伍建设、实验设备建设等，以提高教育质量。
建立集成电路教育平台，实现优质教育资源的共享和交流，促进教育公平和协同发展。
加强校企合作，推动产学研用深度融合，为学生提供实践机会和就业渠道，提高人才培养的针对性和实用性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
复旦大学专用集成电路与系统实验室
复旦大学专用集成电路与系统实验室
第四章 可编程ASIC 多路选择器型可编程逻辑单元结构--多路选择器型可编程逻辑单
元结构中基本的构成部分是多路选择器 (Mux)，它是利用多路开 关的特性来形成不同的逻辑功能。 例如具有选择输入s和输入信号a和b的多路开关，输出的f=sa+sb, 当置b为逻辑零时，多路开关实现与的功能:f=sa;当置a为逻辑1时， 多路开关实现或的功能，f=s+b。 Actel公司的Act系列器件的可编程逻辑单元采用MUX型结构。 图(4· 13)为Act-l的逻辑模块(称为LM)。它可以完成任何输 入为二变量的功能、大部分三变量功能及某些四变量功能。Act-l 的LM由三个两输入多路开关和一个或门成，共有八个输入和一个 输出，可以实现的函数为: ______ _ _ f=(S3+S4)(S1w+S1x)+(S3+S4)(S2y+S2z) 通过对输入变量进行不同的设置，可以实现7力种逻辑函数 多路开关型的LM结构其基本单元较小，结构简单，逻辑单元的利 用率高，但因此而需要大而复杂的连线资源
复旦大学专用集成电路与系统实验室
复旦大学专用集成电路与系统实验室
第四章 可编程ASIC
传统PLD类型的可编程逻辑单元结构--现今流行的复杂
PLD即CPLD结构是从传统PLD结构演变而来的。以 Altera公司的MAX系列CPLD为例，它的宏单元中的逻 辑阵列是由可编程宽输入的与阵列和固定的或门及异 或门组成。我们知道，任意组合逻辑都可以用输入变 量的乘积项之和形式表示出来。因此这种AND-OR阵 列结构能够产生输入变量的任意组合逻辑。 MAX7000系列宏单元由逻辑阵列，乘积项,选择矩阵和 可编程触发器组成,可用较少的功能块来形成逻辑函数， 这样可以降低连线的规模，使连线延迟得到较好的控 制
SRAM编程技术 – SRAM编程技术是由静态存贮单元来实现编 程控制的。对芯片内阵列分布的SRAM加载 不同的配置数据，芯片可实现不同的逻辑功 能。 – 编程控制是用SRAM单元去控制传输门或多 路选择器，每个静态存储单元载入配置数据 中的一位，控制FPGA逻辑单元阵列中的一 个编程选择。采用SRAM编程技术可以重复 编程，且电路编程构造与再构造的速度很快
复旦大学专用集成电路与系统实验室
第四章 可编程ASIC
4.1概述 – 可编程ASIC (FPGA,CPLD)特点
• • • • • 规模较大(几千门~几百万门) 适用于时序,组合等各种逻辑电路 大部分具有重复特性 设计周期短,风险小,设计费用低 现场和在系统编程
复旦大学专用集成电路与系统实验室
4.2.2编程技术--可编程逻辑器件是通过可
编程开关来实现器件内部连线和逻辑功 能块的编程控制。习惯上把编程开关的 实现方法称为编程技术。
– 可编程ASIC的编程技术主要可分为
• 静态RAM (SRAM)编程技术 • 浮栅编程技术 • 反熔丝编程技术
复旦大学专用集成电路与系统实验室
第四章 可编程ASIC
• 开关面积小，导通电阻低。 • 不需要附加PROM或EPROM，保密性好。
– 主要缺点是一次性编程，成本相对提高。
复旦大学专用集成电路与系统实验室
第四章 可编程ASIC
反熔丝(Antituse)编程技术
– Actel公司的ACT系列FPGA采用反熔丝编程 技术。美国的QuickLogic公司及Xlinx8100系 列，也采用反熔丝技术。由于需求问题， Xlinx已放弃反熔丝技术，Cypress也不采用 反熔丝编程元件而要推出基于SRAM的产品。
• 基于查找表的逻辑单元结构 • 基于多路选择器的逻辑单元结构。 • 传统可编程阵列逻辑。
复旦大学专用集成电路与系统实验室
第四章 可编程ASIC
可编程输入一输出块I/O提供外部封装腿
与内部逻辑块之间的接口。I/O的设计须 考虑许多要求
• 支持输入、输出、双向、集电极开路和三态输出 模式 • 与同一生产厂家的其它可编程ASIC系列芯片接 口 • 可根据需要选择高驱动能力高速或低功耗、低噪 声等等。 • 要求1/0块能兼容多个电压标准
复旦大学专用集成电路与系统实验室
第四章 可编程ASIC
基于查找表型(LUT)可编程逻辑单元结构--基于
查找表型可编程逻辑单元结构的器件，其组合 逻辑功能是通过“查找表”来实现的。查找表 LUT是利用数字存储技术将逻辑功能真值表存 储起来，通过“查表”方式实现逻辑功能 查找表型结构的优点是可以构成相当大的逻辑。 目前采用这种结构的产品有Xlinx的XC3000， XC4000，XC5000系列及Spartan系列和Virtex系 列;Altera的FLEX10K，FLEX8K，FLEX6000系 列;APEX20K系列也具有LUT结构。
复旦大学专用集成电路与系统实验室
第四章 可编程ASIC
可编程连线资源提供逻辑功能块与逻辑
功能块之间及逻辑功能块与I/O之间的连 线。
– 连线资源的延迟特性直接影响芯片的性能。 按布线延迟可否预先估算，可编程互连资源 可分为统计型和确造型二类
复旦大学专用集成电路与系统实验室
第四章 可编程ASIC
复旦大学专用集成电路与系统实验室
第四章 可编程ASIC
浮栅编程技术
– 浮栅编程技术包括EPROM、EEROM及闪速存储器 (Flash Memory)。这三种存储器都是用悬浮栅存储 电荷的方法来保存编程数据的，因此在断电时，存 储的数据不会丢失 – 浮栅编程技术具有可擦除性，电路可再构造，并且 可作为非丢失器件，在掉电后仍能保持编程数据， 不需要外接永久性存储器。 – 浮栅编程技术的工艺较复朵，功耗比较高。 – 浮栅编程技术的主要产品是Altera公司的Classic和 MAX系列产品，Latice，AMD公司的产品也采用浮 栅编程技术，Xlinx的CPLD产品采用FastFlash技术。
复旦大学专用集成电路与系统实验室
复旦大学专用集成电路与系统实验室
第四章 可编程ASIC
传统PLD类型的可编程逻辑单元结构--现今流行的复杂PLD即
CPLD结构是从传统PLD结构演变而来的。以Altera公司的MAX系 列CPLD为例，它的宏单元中的逻辑阵列是由可编程宽输入的与 阵列和固定的或门及异或门组成。我们知道，任意组合逻辑都可 以用输入变量的乘积项之和形式表示出来。因此这种AND-OR阵 列结构能够产生输入变量的任意组合逻辑。 MAX7000系列宏单元由逻辑阵列，乘积项,选择矩阵和可编程触 发器组成,可用较少的功能块来形成逻辑函数，这样可以降低连线 的规模，使连线延迟得到较好的控制 这类结构的缺点是输入端有效利用率不可能很高，导致芯片面积 利用率的降低。同时CPLD结构的乘积项阵列用到线与结构和上 拉电阻，故增加了静态功耗。
复旦大学专用集成电路与系统实验室
复旦大学专用集成电路与系统实验室
复旦大学专用集成电路与系统实验室
第四章 可编程ASIC
例子:用查找表结构实现一位全加器的方法。一位全加
器有三个输入Ao，Bo和进位输入Ci;有二个输出:和数 输出So和进位输出Co。其逻辑方程为: So=Ao+Bo+Co，Co=AoCi+BoCi+AoBo 用查找表结构实现一位全加器，要求查找表有三个 以上的输入端和二个以上的输出端。若选用XC3000系 列可将原来五输入的32xl SRAM分成两个16x1的存储 器;每个存储器只用1半，即用两个三输入的8X1存储器 分别存入So，Co的值。 如果选用含有四输入查找表的系列实现一位分加器， 需要用二个四输入16Xl SRAM，每个存贮器也只用1半。
复旦大学专用集成电路与系统实验室
第四章 可编程ASIC
复旦大学专用集成电路与系统实验室
第四章 可编程ASIC
复旦大学专用集成电路与系统实验室
第四章 可编程ASIC
4.2.3可编程逻辑单元结构 – 可编程逻辑单元是可编程ASIC的核心，是 可编程ASlC器件实现各种逻辑功能的基础， 目前可编程ASIC的逻辑单元结构主要有以 下几类: – 基于查找表LUT(Look-up-Table)的结构 – 基于多路选择器 (MUX)的结构 – 基于传统PLD结构的可编程逻辑单元
复旦大学专用集成电路与系统实验室
第四章 可编程ASIC
4.1概述 – 可编程逻辑器件 (programable Logic Device) 简称PLD
• • • • • 70年代 PROM, PLA, PAL 80年代初 GAL Latice 公司 84年 EPLD (CPLD) Altera 公司 85年 FPGA Xilinx 公司 90年代 0.18um, 1.8V, 5~6层布线,几百万门, 速度200MHz,内部RAM, 片内DLL,丰 富的布线资源. 强大的EDA软件和IP 支持,朝高速,高密度,低功耗,大容量 方向发展
现相同功能时每次实现相同的布线模式。所以这类 PLD器件布线延迟特性是确定的。 Altera公司器件属确定型互连结构。图 (4· 为 16) MAX7000 系列器件的结构示意图。其PIA (Programmable Interconnect Array)可编程互连阵列为全 局总线可编程通道，通过编程将各逻辑阵列块相互连 接构成所需的逻辑。MAX7000的所有专用输入，I/0控 制和宏单元输出均馈送到PIA，PIA把这些信号送到整 个器件内的各个地方。PIA好象一个巨大的开关块。它 使得一个LAB的输出很方便地与另一个LAB 的输入相 连。并且通过固定的开关数，使得布线与延迟计算变 得非常简单，并且确定。
复旦大学专用集成电路与系统实验室
第四章 可编程ASIC
复旦大学专用集成电路与系统实验室
第四章 可编程ASIC
– 采用SRAM 编程技术时，通常将一定格式的 配置数据存放于ASIC芯片外附加的PROM或 EPROM中，在系统加电进行配置时，将配 置数据加入ASIC芯片内的SRAM单元中，亦 可由微处理器控制，直接将数据加载SRAM 单元中 – 目前采用SRAM编程技术的ASIC产品，主要 有XilinxFPGA各个系列，AlteraFLEX各个系 列和APEX系列的产品以及AT&T公司的 DRCA系列产品等。Actel的系统可编程门阵 列 (SPGA)也采用了SRAM编程技术