16位和32位微处理器 PPT课件
合集下载
《计算机硬件技术基础(第三版)》第3章 32位微处理器
计算机硬件技术基础
（１）总线接口部件 总线接口部件与片内Cache外部总线接口实行的是逻辑接口连接。当访问 Cache出现没命中、或需更改系统存储器内容、或需向Cache写入某些信 息时，就要通过总线接口从外部存储器系统中取出一批数据。 （２）预取缓冲部件 预取缓冲部件 取指令是指从高速缓冲存储器Cache内或从内存储器中取出指令代码， 以备译码之用的操作。 （３）指令译码部件 指令译码部件 译码操作， 一是检查一条指令的格式， 二是确定它是哪种类型操作的指令，并给出这条指令所需的操作数。 （４）控制部件 控制部件 Pentium微处理器控制部件的作用是，负责解释来自指令译码部件的 指令字和控制ROM的微代码。控制部件的输出控制着整数流水线部件和 浮点部件。 （5）执行部件 执行部件 是微处理器用于执行指令所规定的具体操作的CPU的核心硬件部分。 这些非常具体的操作是指诸如数值运算、逻辑操作以及分支转移处理等。
为了支持在Pentium内采用的分支转移预测新技术，芯片内装备有两个 预取缓冲存储器，一个是以线性方式来预取代码，另一个则是根据分支转 移目标缓冲器（BTB）预取代码。这样就可以保证在执行之前将所需用的 指令从存储器预取出来。 由于Pentium采用了这项技术，可以在无延迟的情况下正确地预测各 种转移。另外，V流水线中的条件转移指令可以与一条比较类指令成对执 行，当然也可以与U流水线中的置标志指令配合执行。但Pentium作到了 与现有软件是完全兼容，所以不必修改现有软件。
计算机硬件技术基础
3．1 ．
CISC和RISC 和
1 复杂指令系统计算机 复杂指令系统计算机—CISC 每一种微处理器的CPU都有属于它自己的指令系统。 CPU正是通过执行一系列的特定的指令来实现应用程序 的某种功能。像Intel x86系列，为了增加新的功能， 就必须增加新的指令；另一方面，为了保持向上兼容， 又必须保留原有的指令。每条指令又有若干个不同的操 作字段，用来说明要操作的数据类型，以及存放的位置。 这就意味着一个较大的指令系统和复杂的寻址技术。以 这样的微处理器为平台的计算机系统就是“复杂指令系 统计算机”(CISC)。 CISC也有许多优点，如指令经编译后生成的指令程 序较小执行起来较快，节省硬件资源。像存取指令的次 数少，占用较少的存储器等。
（１）总线接口部件 总线接口部件与片内Cache外部总线接口实行的是逻辑接口连接。当访问 Cache出现没命中、或需更改系统存储器内容、或需向Cache写入某些信 息时，就要通过总线接口从外部存储器系统中取出一批数据。 （２）预取缓冲部件 预取缓冲部件 取指令是指从高速缓冲存储器Cache内或从内存储器中取出指令代码， 以备译码之用的操作。 （３）指令译码部件 指令译码部件 译码操作， 一是检查一条指令的格式， 二是确定它是哪种类型操作的指令，并给出这条指令所需的操作数。 （４）控制部件 控制部件 Pentium微处理器控制部件的作用是，负责解释来自指令译码部件的 指令字和控制ROM的微代码。控制部件的输出控制着整数流水线部件和 浮点部件。 （5）执行部件 执行部件 是微处理器用于执行指令所规定的具体操作的CPU的核心硬件部分。 这些非常具体的操作是指诸如数值运算、逻辑操作以及分支转移处理等。
为了支持在Pentium内采用的分支转移预测新技术，芯片内装备有两个 预取缓冲存储器，一个是以线性方式来预取代码，另一个则是根据分支转 移目标缓冲器（BTB）预取代码。这样就可以保证在执行之前将所需用的 指令从存储器预取出来。 由于Pentium采用了这项技术，可以在无延迟的情况下正确地预测各 种转移。另外，V流水线中的条件转移指令可以与一条比较类指令成对执 行，当然也可以与U流水线中的置标志指令配合执行。但Pentium作到了 与现有软件是完全兼容，所以不必修改现有软件。
计算机硬件技术基础
3．1 ．
CISC和RISC 和
1 复杂指令系统计算机 复杂指令系统计算机—CISC 每一种微处理器的CPU都有属于它自己的指令系统。 CPU正是通过执行一系列的特定的指令来实现应用程序 的某种功能。像Intel x86系列，为了增加新的功能， 就必须增加新的指令；另一方面，为了保持向上兼容， 又必须保留原有的指令。每条指令又有若干个不同的操 作字段，用来说明要操作的数据类型，以及存放的位置。 这就意味着一个较大的指令系统和复杂的寻址技术。以 这样的微处理器为平台的计算机系统就是“复杂指令系 统计算机”(CISC)。 CISC也有许多优点，如指令经编译后生成的指令程 序较小执行起来较快，节省硬件资源。像存取指令的次 数少，占用较少的存储器等。
精品课件-- Intel系列微处理器
5
2.指令流水线和存储器的分段模式 (1) 指令流水线
由于EU和BIU两个独立的功能部件可以并行工作，改变了以前8位微处理 器执行程序时的串行工作方式，使得取指令操作码和分析、执行操作重叠进 行，从而形成了两级指令流水线结构，提高了微处理器的运行速度。如图。
6
(2)存储器的分段模式 8086/8088引入了“分段”的概念。即把1MB的物理存储空间分成若干个逻
图2-5 80486的流水线工作示意图
15
2.内部寄存器组 80486的寄存器按功能可分为四类：基本寄存器、系统级寄存器、调
试和测试寄存器、浮点寄存器。 (1)基本寄存器
图2-6 基本寄存器
16
(2)系统级寄存器 系统级寄存器包括4个控制寄存器和4个系统地址寄存器。
1）控制寄存器 80486有4个32位的控制寄存器(CR0、CR1、CR2和CR3)，它们的作用是保存全局
物理地址=段基址×l6＋段内偏移地址
BIU中的4个16位的段寄存器CS、SS、 DS和ES分别存放着4个当前段(代码段,堆 栈段,数据段,附加段)的段基址。
7
2.1.2 80286微处理器 80286是继8086之后推出的一种增强型标准16位微处理器。与8086/8088
相比，它在结构上有很大改进，性能上有明显提高。主要表现在： (1) 内部由执行单元EU（Execution Unit）、总线单元BU（Bus Unit）、
13
2.2.2 80486微处理器的内部结构 1.内部结构
图2-4 80486微处理器的内部结构示意图
14
由图2-4可见,80486微处理器的内部结构主要由8个逻辑单元组成：总 线接口单元、指令预取单元、指令译码单元、指令执行单元、段管理单 元、页管理单元、高速缓冲存储器单元和浮点运算单元。
2.指令流水线和存储器的分段模式 (1) 指令流水线
由于EU和BIU两个独立的功能部件可以并行工作，改变了以前8位微处理 器执行程序时的串行工作方式，使得取指令操作码和分析、执行操作重叠进 行，从而形成了两级指令流水线结构，提高了微处理器的运行速度。如图。
6
(2)存储器的分段模式 8086/8088引入了“分段”的概念。即把1MB的物理存储空间分成若干个逻
图2-5 80486的流水线工作示意图
15
2.内部寄存器组 80486的寄存器按功能可分为四类：基本寄存器、系统级寄存器、调
试和测试寄存器、浮点寄存器。 (1)基本寄存器
图2-6 基本寄存器
16
(2)系统级寄存器 系统级寄存器包括4个控制寄存器和4个系统地址寄存器。
1）控制寄存器 80486有4个32位的控制寄存器(CR0、CR1、CR2和CR3)，它们的作用是保存全局
物理地址=段基址×l6＋段内偏移地址
BIU中的4个16位的段寄存器CS、SS、 DS和ES分别存放着4个当前段(代码段,堆 栈段,数据段,附加段)的段基址。
7
2.1.2 80286微处理器 80286是继8086之后推出的一种增强型标准16位微处理器。与8086/8088
相比，它在结构上有很大改进，性能上有明显提高。主要表现在： (1) 内部由执行单元EU（Execution Unit）、总线单元BU（Bus Unit）、
13
2.2.2 80486微处理器的内部结构 1.内部结构
图2-4 80486微处理器的内部结构示意图
14
由图2-4可见,80486微处理器的内部结构主要由8个逻辑单元组成：总 线接口单元、指令预取单元、指令译码单元、指令执行单元、段管理单 元、页管理单元、高速缓冲存储器单元和浮点运算单元。
第2章__16位微处理器
ALE：输出
地址锁存允许信号，表示地址/数据总线上传输的是地址 信号。
最小模式下的主要引线
RESET：输入
复位信号，保持4个以上时钟周期的高电平时将引起CPU进 入复位过程（IF清0，并从存储单元FFFF0H开始执行指令）；
BHE/S7：输出
高8位数据总线允许。在读/写操作期间允许高8位数据总线 D16～D8有效（即读/写数据的高8位）。
二、8086CPU的引线及功能
引脚定义方法大致分为：
每个引脚只传送一种信息（如RD） 电平的高低代表不同的含义（如M/IO） 在不同模式下有不同的名称和定义（如WR/LOCK） 分时复用引脚（如AD15～AD0） 引脚的输入、输出分别传送不同的信息（如RQ/GT0）
最小模式下的主要引线
2.4 8086/8088存储器组织
8086可访问1MB的存储空间（为什么？）
哪个寄存器能够放得下20位的地址？ 用分段的方法解决。
段是存储器中的一块区域
段起始于存储器内16字节整倍数的边界处。
段首地址的最低4位一定为0
用段和偏移的组合访问存储单元
每个段最大为64KB，最小为16B（为什么？） 所有存储单元的地址都由段地址加偏移地址组成 段地址被装入段寄存器中以供寻址使用 偏移地址用于在64KB存储器段内选择任一单元
DS：数据段寄存器
这两个段存放操作数
ES：附加段寄存器
SS：堆栈段寄存器：指示堆栈区域的位置
CS
DS/ES
SS
代码段
数据段
堆栈段
三、控制寄存器
IP：指令指针寄存器
其内容为下一条要执行的指令的偏移地址。
FLAGS：标志寄存器
地址锁存允许信号，表示地址/数据总线上传输的是地址 信号。
最小模式下的主要引线
RESET：输入
复位信号，保持4个以上时钟周期的高电平时将引起CPU进 入复位过程（IF清0，并从存储单元FFFF0H开始执行指令）；
BHE/S7：输出
高8位数据总线允许。在读/写操作期间允许高8位数据总线 D16～D8有效（即读/写数据的高8位）。
二、8086CPU的引线及功能
引脚定义方法大致分为：
每个引脚只传送一种信息（如RD） 电平的高低代表不同的含义（如M/IO） 在不同模式下有不同的名称和定义（如WR/LOCK） 分时复用引脚（如AD15～AD0） 引脚的输入、输出分别传送不同的信息（如RQ/GT0）
最小模式下的主要引线
2.4 8086/8088存储器组织
8086可访问1MB的存储空间（为什么？）
哪个寄存器能够放得下20位的地址？ 用分段的方法解决。
段是存储器中的一块区域
段起始于存储器内16字节整倍数的边界处。
段首地址的最低4位一定为0
用段和偏移的组合访问存储单元
每个段最大为64KB，最小为16B（为什么？） 所有存储单元的地址都由段地址加偏移地址组成 段地址被装入段寄存器中以供寻址使用 偏移地址用于在64KB存储器段内选择任一单元
DS：数据段寄存器
这两个段存放操作数
ES：附加段寄存器
SS：堆栈段寄存器：指示堆栈区域的位置
CS
DS/ES
SS
代码段
数据段
堆栈段
三、控制寄存器
IP：指令指针寄存器
其内容为下一条要执行的指令的偏移地址。
FLAGS：标志寄存器
微型计算机的硬件组成PPT课件
▪ 1982年的80286芯片虽然是16位芯片，但是其内部已包含13.4万个晶体 管，时钟频率也达到了前所未有的20MHz。其内、外部数据总线均为 16位，地址总线为24位，可以使用16MB内存，可使用的工作方式包括 实模式和保护模式两种。
▪ 三十二位微处理器的代表产品首推Intel公司1985年推出的80386，这是 一种全三十二位微处理器芯片，也是X86家族中第一款三十二位芯片， 其内部包含27.5万个晶体管，时钟频率为12.5MHz，后逐步提高到 33MHz。8 0386的内部和外部数据总线都是32位，地址总线也是32位， 可以寻址到4GB内存。它除了具有实模式和保护模式 以外，还增加了 一种虚拟86的工作方式，可以通过同时模拟多个8086处理器来提供多 任务能力。1989年Intel公 司又推出准三十二位处理器芯片80386SX。 它的内部数据总线为三十二位，与80386相同，外部数据总线为十六 位。 也就是说，80386SX的内部处理速度与80386接近，也支持真正的多任 务操作，而它又可以接受为80286开发 输入/输出接口芯片。80386SX 的性能优于80286，而价格只是80386的三分之一。386处理器没有内 置协处理器，因此不能执行浮点运算指令，如果您需要进行浮点运算时， 必须额外购买昂贵的80387协处理器芯片。
2.1.1 CPU的发展
▪ CPU从最初发展至今已经有二十多年的历史了，这期间，按照其处理 信息的字长，CPU可以分为：四位微处 理器、八位微处理器、十六位
微处理器、三十二位微处理器以及六十四位微处理器等等。
➢ INTEL
▪ 1971年，早期的Intel公司推出了世界上第一台微处理器4004，这便是 第一个用于计算机的四位微处理器， 它包含2300个晶体管
▪ 三十二位微处理器的代表产品首推Intel公司1985年推出的80386，这是 一种全三十二位微处理器芯片，也是X86家族中第一款三十二位芯片， 其内部包含27.5万个晶体管，时钟频率为12.5MHz，后逐步提高到 33MHz。8 0386的内部和外部数据总线都是32位，地址总线也是32位， 可以寻址到4GB内存。它除了具有实模式和保护模式 以外，还增加了 一种虚拟86的工作方式，可以通过同时模拟多个8086处理器来提供多 任务能力。1989年Intel公 司又推出准三十二位处理器芯片80386SX。 它的内部数据总线为三十二位，与80386相同，外部数据总线为十六 位。 也就是说，80386SX的内部处理速度与80386接近，也支持真正的多任 务操作，而它又可以接受为80286开发 输入/输出接口芯片。80386SX 的性能优于80286，而价格只是80386的三分之一。386处理器没有内 置协处理器，因此不能执行浮点运算指令，如果您需要进行浮点运算时， 必须额外购买昂贵的80387协处理器芯片。
2.1.1 CPU的发展
▪ CPU从最初发展至今已经有二十多年的历史了，这期间，按照其处理 信息的字长，CPU可以分为：四位微处 理器、八位微处理器、十六位
微处理器、三十二位微处理器以及六十四位微处理器等等。
➢ INTEL
▪ 1971年，早期的Intel公司推出了世界上第一台微处理器4004，这便是 第一个用于计算机的四位微处理器， 它包含2300个晶体管
S3C2410简介
— 可通过软件选择大小端 — 地址空间:每个Bank 128Mbytes (总共 1GB) —除 bank0 (16/32-bit) 外，所有的Bank都可以通过编程选择总线宽度= (8/16/32-bit) — 共 8 个banks
前6个Bank用于控制 ROM, SRAM, etc. 最后2个Bank用于控制 ROM, SRAM, SDRAM, etc . — 7个Bank固定起始地址； — 最后一个Bank可调整起始地址； — 最后两个Bank大小可编程； —所有Bank存储周期可编程控制。
存储器控制是通过相关的寄存器来实施的。 寄存器分为控制寄存器和状态寄存器。可以给控制寄 存器赋值以得到所需要的状态,而状态寄存器会根据情况自 行产生变化。不要试图控制状态寄存器。 存储器控制器是由若干寄存器组成。了解这些寄存器 ，就可以阅读或编写Bootloader程序了。
精选版课件ppt112.7.3 存储器控制器(续1)
S3C4120X具有三种启动方式，可通过OM [1:0]管脚 (OM0为管脚U14, OM1为管脚U15)进行选择。
OM [1:0] = 00 OM [1:0] = 01 OM [1:0] = 10 OM [1:0] = 11
从Nand Flash 启动； 从16位宽的ROM启动； 从32位宽的ROM启动； TEST模式。
S3C2410A具备一个内部SRAM缓冲器--“Steppingstone”。
当系统启动时，NAND flash存储器的前面4KByte字节将被自 动载入到Steppingstone中，然后系统自动执行这些载入的引 导代码。
精选版课件ppt
17
CPU操作 (boot代码)
Steppingstone (4KB Buffer)
前6个Bank用于控制 ROM, SRAM, etc. 最后2个Bank用于控制 ROM, SRAM, SDRAM, etc . — 7个Bank固定起始地址； — 最后一个Bank可调整起始地址； — 最后两个Bank大小可编程； —所有Bank存储周期可编程控制。
存储器控制是通过相关的寄存器来实施的。 寄存器分为控制寄存器和状态寄存器。可以给控制寄 存器赋值以得到所需要的状态,而状态寄存器会根据情况自 行产生变化。不要试图控制状态寄存器。 存储器控制器是由若干寄存器组成。了解这些寄存器 ，就可以阅读或编写Bootloader程序了。
精选版课件ppt112.7.3 存储器控制器(续1)
S3C4120X具有三种启动方式，可通过OM [1:0]管脚 (OM0为管脚U14, OM1为管脚U15)进行选择。
OM [1:0] = 00 OM [1:0] = 01 OM [1:0] = 10 OM [1:0] = 11
从Nand Flash 启动； 从16位宽的ROM启动； 从32位宽的ROM启动； TEST模式。
S3C2410A具备一个内部SRAM缓冲器--“Steppingstone”。
当系统启动时，NAND flash存储器的前面4KByte字节将被自 动载入到Steppingstone中，然后系统自动执行这些载入的引 导代码。
精选版课件ppt
17
CPU操作 (boot代码)
Steppingstone (4KB Buffer)
ARM体系架构解析ppt课件
1）程序存储器与数据存储器分开.
2）提供了较大的存储器带宽，各自有自己的
总线。
3）适合于数字信号处理.
4）大多数DSP都是哈佛结构.
5）ARM9是哈佛结构
6）取指和取数在同一周期进行，提高速度，
改进哈佛体系结构分成三个存储区：程序、数据、
程序和数据共用。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
6）将结果回写到寄存器组（res）
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
流水线技术
❖
三级流水线技术
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
因此，把它称为流水线工作方式。
处理器按照一系列步骤来执行每一条指令。典
型的步骤为：
1）从存储器读取指令（fetch）
2）译码以鉴别它是哪一类指令（dec）
3）从寄存器组取得所需的操作数（reg）
4）将操作数进行组合以得到结果或存储器地址（exe）
5）如果需要，则访问存储器存取数据（mem）
冯·诺依曼体系的特点
1）数据与指令都存储在同一存储区中，取指
令与取数据利用同一数据总线。
❖ 2）被早期大多数计算机所采用
❖ 3）ARM7——冯诺依曼体系
❖
结构简单,但速度较慢。取指不能同时取数据
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
2）提供了较大的存储器带宽，各自有自己的
总线。
3）适合于数字信号处理.
4）大多数DSP都是哈佛结构.
5）ARM9是哈佛结构
6）取指和取数在同一周期进行，提高速度，
改进哈佛体系结构分成三个存储区：程序、数据、
程序和数据共用。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
6）将结果回写到寄存器组（res）
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
流水线技术
❖
三级流水线技术
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
因此，把它称为流水线工作方式。
处理器按照一系列步骤来执行每一条指令。典
型的步骤为：
1）从存储器读取指令（fetch）
2）译码以鉴别它是哪一类指令（dec）
3）从寄存器组取得所需的操作数（reg）
4）将操作数进行组合以得到结果或存储器地址（exe）
5）如果需要，则访问存储器存取数据（mem）
冯·诺依曼体系的特点
1）数据与指令都存储在同一存储区中，取指
令与取数据利用同一数据总线。
❖ 2）被早期大多数计算机所采用
❖ 3）ARM7——冯诺依曼体系
❖
结构简单,但速度较慢。取指不能同时取数据
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
微机原理及应用(第五版)PPT课件
压缩BCD码占80位,即10个字节.能存储20位 BCD数,但在80387中只用了18位BCD数.余下 1个字节的最高位为符号位.其余7位不用.
7位不用
最高位是符号位
2021
微机原理及应26用
1.2.3 实型数
任何一个二进制数可以表示成: N=+Y×2J 称为浮点表示法
80387规定： 指数采用移码表示。短型实数阶码占8位;长型实数
• 80386对字符串的操作有:移动;传送; 比较;查找等.
• 分类:字节串;字串;双字串.
2021
微机原理及应22用
1.1.5 位及位串
• 80x86CPU都支持位操作.80386/80486有位串操 作.位串最长是232个位.
• 位偏移量:一个位在位串中的地址.由字节地址 和位余数组成.
设位串是从ｍ地址开始存储的,位偏移量分别为23 和-18的位在什么地方?
例
11110010B
左移一位 11100100B
右移一位 11111001B
[-14]补 [-28]补 [-7]补
2021
微机原理及应19用
3).反码表示的负数
左移和右移空位全补1.
例
11110001B
左移一位 11100011B
右移一位 11111000B
7.有关0的问题
[-14]补 [-28]补 [-7]补
• 二进制:数的后面加后缀B. • 十进制:数的后面加后缀D或不加. • 十六进制:数的后面加后缀H.
2021
微机原理及应5用
1.1.3 整数
1.无符号数
8、16、32位全部用来表示数值本身。
最低位LSB是0位，最高位MSB是7、15、31。
2.带符号整数
7位不用
最高位是符号位
2021
微机原理及应26用
1.2.3 实型数
任何一个二进制数可以表示成: N=+Y×2J 称为浮点表示法
80387规定： 指数采用移码表示。短型实数阶码占8位;长型实数
• 80386对字符串的操作有:移动;传送; 比较;查找等.
• 分类:字节串;字串;双字串.
2021
微机原理及应22用
1.1.5 位及位串
• 80x86CPU都支持位操作.80386/80486有位串操 作.位串最长是232个位.
• 位偏移量:一个位在位串中的地址.由字节地址 和位余数组成.
设位串是从ｍ地址开始存储的,位偏移量分别为23 和-18的位在什么地方?
例
11110010B
左移一位 11100100B
右移一位 11111001B
[-14]补 [-28]补 [-7]补
2021
微机原理及应19用
3).反码表示的负数
左移和右移空位全补1.
例
11110001B
左移一位 11100011B
右移一位 11111000B
7.有关0的问题
[-14]补 [-28]补 [-7]补
• 二进制:数的后面加后缀B. • 十进制:数的后面加后缀D或不加. • 十六进制:数的后面加后缀H.
2021
微机原理及应5用
1.1.3 整数
1.无符号数
8、16、32位全部用来表示数值本身。
最低位LSB是0位，最高位MSB是7、15、31。
2.带符号整数
微机原理和接口技术-1-1绪论-微机发展史zq-PPT课件
11
2015.9 Zuo
华中科技大学计算机学院
微机原理与接口技术 – 生物医学工程
Chapter1 绪论
世界上第一台电子数字计算机－电子数字积分计算机 ENIAC(Electronic Numerical Integrator And Computer)， 由美国宾夕法尼亚大学于1946年研制成功并投入使用。
微机原理与接口技术 – 生物医学工程
Chapter1 绪论
第三代电子计算机—— IBM S/360
S/360极强的通用性适用于各方面的用户，它具有 “360度”全方位的特点，并因此得名。 开发S/360被称为“世纪豪赌”，IBM为此投入了 50亿美元的研发费用，远远超过制造原子弹的“曼 哈顿计划”的20亿美元。
计 算 兼 容 性
18
2015.9 Zuo
华中科技大学计算机学院
微机原理与接口技术 – 生物医学工程
Chapter1 绪论
第四代计算机
从1970年至今的计算机基本上都属于第四代计算机， 它们都采用大规模和超大规模集成电路。随着技术的 进展，计算机开始分化成通用大型机、巨型机、中型 机、小型机和微型机、单片机。 微型计算机（Microcomputer）与其他机型计算机的 区别：其中央处理器（CPU）采用了大规模、超大规 模集成电路技术，而其他类型计算机的CPU由相当多 的分离元件电路或集成电路所组成。称微型计算机的 CPU为微处理器（MPU：Micro Processing Unit）。
19
2015.9 Zuo
华中科技大学计算机学院
微机原理与接口技术 – 生物医学工程
Chapter1 绪论
1.2 微型计算机的发展概况
第一代（1971-1973年）：4位和低档8位微处理器时代
11-32位微处理器
十一、32位微处理器
4.1. 微处理器的发展历程
1978年Intel i8086 （第三代 16位CPU的代表）
• 3微米制造技术 • 集成度达到29000个晶体管 • 内部和外部总线都是16位，寻址20位 • 主频达4.77MHZ • 同类处理器
M68000、Z8000
4.1. 微处理器的发展历程
可供使用的存储空间总量为64TB
4. 80386的存储器管理
分段管理的优点
• 可以大大扩展存储空间
• 段地址不再由16位段寄存器直接指出， 而是由段描述符指出，存储器长度只受段描述符的限制
• 可以实现虚拟存储
• 不必将所有段都调入内存，可以随用随调 • 通过访问段描述符可以知道该段是否在内存中
• 可以实现多任务的隔离
• 实现程序的浮动装配 • 实现程序代码中的地址（逻辑地址）与 物理地址的分离
4. 80386的存储器管理
分段管理
• 80386的分段：
• 用8字节（64位）的段描述符取代8086段基址寄存器 • 段描述符记录段基址（32位）、长度（20位，以页位单位） • 每段对应一个段描述符 • 使用描述符表来管理全部的段描述符 • 每段最大4GB，每个任务最多可以拥有16K段，
理
3. 80386的工作方式
特权级与保护环
应用
OS扩展 系统服务
安全 核心 0环 1环 2环 3环
应用程序 数据库系统 操作系统
3. 80386的工作方式
虚拟8086方式
• 高速的、带有保护机制的8086 • 主要目的是为了兼容大量8086下的应用程序
4. 80386的存储器管理
多任务操作系统对存储器管理的要求
的推出，才将浮点和整数运算单元合并在一起。
4.1. 微处理器的发展历程
1978年Intel i8086 （第三代 16位CPU的代表）
• 3微米制造技术 • 集成度达到29000个晶体管 • 内部和外部总线都是16位，寻址20位 • 主频达4.77MHZ • 同类处理器
M68000、Z8000
4.1. 微处理器的发展历程
可供使用的存储空间总量为64TB
4. 80386的存储器管理
分段管理的优点
• 可以大大扩展存储空间
• 段地址不再由16位段寄存器直接指出， 而是由段描述符指出，存储器长度只受段描述符的限制
• 可以实现虚拟存储
• 不必将所有段都调入内存，可以随用随调 • 通过访问段描述符可以知道该段是否在内存中
• 可以实现多任务的隔离
• 实现程序的浮动装配 • 实现程序代码中的地址（逻辑地址）与 物理地址的分离
4. 80386的存储器管理
分段管理
• 80386的分段：
• 用8字节（64位）的段描述符取代8086段基址寄存器 • 段描述符记录段基址（32位）、长度（20位，以页位单位） • 每段对应一个段描述符 • 使用描述符表来管理全部的段描述符 • 每段最大4GB，每个任务最多可以拥有16K段，
理
3. 80386的工作方式
特权级与保护环
应用
OS扩展 系统服务
安全 核心 0环 1环 2环 3环
应用程序 数据库系统 操作系统
3. 80386的工作方式
虚拟8086方式
• 高速的、带有保护机制的8086 • 主要目的是为了兼容大量8086下的应用程序
4. 80386的存储器管理
多任务操作系统对存储器管理的要求
的推出，才将浮点和整数运算单元合并在一起。
微机原理及应用课件第2章
四、内部寄存器
内部寄存器的类型
含14个16位寄存器，按功能可分为三类
8个通用寄存器 4个段寄存器 2个控制寄存器
深入理解：每个寄存器中数据的含义
28
1. 通用寄存器
数据寄存器（AX，BX，CX，DX） 地址指针寄存器（SP，BP） 变址寄存器（SI，DI）
29
数据寄存器
8088/8086含4个16位数据寄存器，它们又可分为8个 8位寄存器，即：
DX：
数据寄存器。在间接寻址的I/O指令中存放I/O端口地址；在 32位乘除法运算时，存放高16位数。
地址指针寄存器
SP：堆栈指针寄存器，其内容为栈顶的偏移地址； BP：基址指针寄存器，常用于在访问内存时存放内存单
元的偏移地址。
BP与BX的区别：
作为通用寄存器，二者均可用于存放数据； 作为基址寄存器，用BX表示所寻找的数据在数据段；用
┇
操作数
35
状态标志位（1）
CF（Carry Flag）
进位标志位。加(减)法运算时，若最高位有进(借)位则CF=1
OF（Overflow Flag）
溢出标志位。当算术运算的结果超出了有符号数的可表达范 围时，OF=l
ZF（Zero Flag）
零标志位。当运算结果为零时ZF=1
SF（Sign Flag）
欲实现对1MB内存空间的正确访问，每个内
存单元在整个内存空间中必须具备20位字长
的惟一地址
物理地址
XXXXXH
12H
00H
内存地址变换：
…
如何将直接产生的16位编码变换
…
为20位物理地址?
┇
内存单元的编址（1）
内存每个单元的地址在逻辑上都由两部分组成：
4 微机原理第四章 16位微处理器
20 位
AX BX CX DX
16 位 段 寄 存 器
指令指针
SP
BP DI SI
CS DS SS ES IP 内部暂存器 外部总线
EU
16 位
数据总线
运 算 寄 存器
总线
BIU
执行 控制 电路
控制 逻辑
8088 8位 8086 16位
A L U
指令对列
1 2 3 4
标志寄存器
8086为 6 字节
（（ 5 ）在执行转移指令时，指令队列中的原有内容被自动清 (3) 4 在执行指令的时，需要访问 EU又没有总线访问时， M或I/O设备，8088 EU会请求 BIU 1）当指令列已满，而且 ）每当 8086 的指令队列中有两个空字节（ 有一 2 EU 准备执行一条指令时，它会从指令队列取指 除， BIU 会接着往指令队列中装入另一个程序段中的指令。 便进入空闲状态。 BIU ，完成访问内存或 I/O端口的操作。 个空字节）时， BIU就会自动把指令取到指令队列中。 令，然后用几个时钟周期去执行指令。
16 位
总线接 口单元 （BIU）
总线 控制 逻辑 外部总线
8088 8位 8086 16位
运 算 寄 存器
指令对列
A L U
执行 控制 电路
8086为 6 字节
1
2
3
4
标志寄存器
执行单元 （EU）
4.1 8086的结构 从功能上分为两部分：BIU和EU, 内部结构如图所示。
4.2.1 执行单元EU
片内总线等
1. 第一代——4位或低档8位微处理器 第一代微处理器的典型产品是Intel公司
1971年研制成功的4004（4位CPU）及1972年 推出的低档8位CPU 8008。
微机原理与接口技术-四章-16位微处理器
数据与指令的存储与访问
内存示意图
地址是数 据存放的 门牌号码 是标明数 据所在位 置的唯一 代号
所有CPU可以访问的数 据与指令都以二进制数 的形式存放在内存中
地址 0 1 2 … 255 …
内 容 00000100B（4） 10000000B（128） 00010001B（17） …… 00001111B (15) ……
数据寄存器
SP BP SI DI
IP
通用寄存器
地址指针和 变址寄存器
FLAGS
CS DS SS ES
控制寄存器
段寄存器
8086CPU内部寄存器结构
3．段寄存器 8086有四个段寄存器。为了寻址1MB内存，将内存分成若 干个逻辑段。每个段长64KB。使用四个段寄存器存放各段的基 本地址。 BIU中的四个段寄存器分别称为代码段CS(Code Segment) 寄存器、数据段DS(Data Segment) 寄存器、堆栈段SS(Stack Segment) 寄存器和附加段ES(Extra Segment) 寄存器。 CS段寄存器给出当前代码段的基址。DS段寄存器给出当前 数据段的基址。SS段寄存器给出当前堆栈段的基址。ES段寄存 器给出当前使用的附加段的基址。 4．控制寄存器 包括IP和FR两个16位寄存器。IP为指令指针寄存器，用来 存放代码段中的偏移地址。它与CS寄存器联用确定下一条指令 的物理地址。FR寄存器，下一小节将详细介绍。
2．指针及变址寄存器 包括SP、BP、SI、DI四个16位寄存器。它们可以像数据 寄存器一样在运算过程中存放操作数，但它们只能以字（16 位）为单位使用。此外，在段内寻址时用它们来提供偏移地 址。 SP：称为堆栈指针寄存器。用来指示栈顶的偏移地址， BP：称为基址指针寄存器。用作堆栈区中的一个基地址以 便访问堆栈中的其他信息。 SI：源变址寄存器。当与DS联用时，用来确定数据段中某 一存储单元的地址，在串处理指令中，SI作为隐含的源变址 寄存器，与DS联用达到在数据段寻址的目的。 DI：目的变址寄存器。在串处理指令中，DI作为隐含的目 的变址寄存器并ES联用在附加段中寻址，其它功能和使用方 法与SI基本相同。
微机原理16位32位CPU(8086)
A19-A16：输出访问存储器的20位地址的高4位地址A19-A16。
S6-S3：输出CPU的工作状态。 S6：指示8086/8088当前是否与总线相连， S6=0，表示 8086/8088当前与总线相连。 S5：表明中断允许标志当前的设置。 S5=0，表示CPU中断是关闭的，禁止一切可屏蔽中断源的 中断请求；S5=1，表示CPU中断是开放的，允许一切可屏 蔽中断源的中断申请。
出一个“准备好”信号，之后CPU才会自动脱离TW状态而进入T4状态。
• ⑤在T4状态，总线周期结束。
2.1.2 8086的引脚信号和工作模式
1. 最小模式和最大模式的概念
根据所连的存储器和外设规模的不同，使它们可以在两种模式下工 作： (1)最小模式:
在系统中只有一8086/8088CPU。 (2)最大模式： 有两个或两个以上的CPU，一个为主处理器8086/8088， 另一个为协处理器8087/8089。 数值运算协处理器8087, 输入输出协处理器8089。
奇
进
偶
借
标
位
志
标
志
1-有进Байду номын сангаас借位 0-无进、借位
1-低4位向高4位有进、借位 0-低4位向高4位无进、借位
④标志寄存器
根据功能，标志可以分为两类：状态标志和控制标志 状态标志：表示前面的操作执行后，ALU所处的状态，这种状态像某
种先决条件一样影响后面的操作。 控制标志：表示对某一种特定的功能起控制作用。指令系统中有专门
2.1.1 8086的编程结构
在编程结构图中，从功能上划分，8086分为两大部分：即 总线接口部件BIU（Bus Interface Unit） 执行部件EU（Execution Unit）
S6-S3：输出CPU的工作状态。 S6：指示8086/8088当前是否与总线相连， S6=0，表示 8086/8088当前与总线相连。 S5：表明中断允许标志当前的设置。 S5=0，表示CPU中断是关闭的，禁止一切可屏蔽中断源的 中断请求；S5=1，表示CPU中断是开放的，允许一切可屏 蔽中断源的中断申请。
出一个“准备好”信号，之后CPU才会自动脱离TW状态而进入T4状态。
• ⑤在T4状态，总线周期结束。
2.1.2 8086的引脚信号和工作模式
1. 最小模式和最大模式的概念
根据所连的存储器和外设规模的不同，使它们可以在两种模式下工 作： (1)最小模式:
在系统中只有一8086/8088CPU。 (2)最大模式： 有两个或两个以上的CPU，一个为主处理器8086/8088， 另一个为协处理器8087/8089。 数值运算协处理器8087, 输入输出协处理器8089。
奇
进
偶
借
标
位
志
标
志
1-有进Байду номын сангаас借位 0-无进、借位
1-低4位向高4位有进、借位 0-低4位向高4位无进、借位
④标志寄存器
根据功能，标志可以分为两类：状态标志和控制标志 状态标志：表示前面的操作执行后，ALU所处的状态，这种状态像某
种先决条件一样影响后面的操作。 控制标志：表示对某一种特定的功能起控制作用。指令系统中有专门
2.1.1 8086的编程结构
在编程结构图中，从功能上划分，8086分为两大部分：即 总线接口部件BIU（Bus Interface Unit） 执行部件EU（Execution Unit）