第五章 中央处理器(CPU)PPT.ppt
合集下载
cpu工作原理ppt课件
·（ M） IR
·IR操 作码译码，识别MOV指令
整理ppt
15
在第二个CPU周期，CPU根据译码结果， 进行指令所要求的操作。
具体操作如下： ·送控制信号到ALU ·ALU响应控制信号，将R1的内容送入R0
整理ppt
16
二、LAD指令的指令周期
LAD指令是一条RS指令，其指令周期需3 个CPU周期。各周期的具体操作如下：
对于CPU周期，可以规定其为固定长度， 也可以采用不固定长度。
我们后面的讨论都建立在：假定CPU周期 是固定长度，并以读取一个指令字的时间 作为一个CPU周期。
整理ppt
13
5.2.2 典型指令的指令周期 设有一段程序： 101 MOV R0，R1 ；（R1）→ R0 102 LAD R1，6 ；（6）→ R1 103 ADD R1，R2 ；（R1）+（R2）→ R2 104 STO R2，（R3） 105 JMP 101 ；无条件转移到101单元 106 AND R1，R3
整理ppt
9
根据设计方法不同，操作控制器可分为三 种类型：
①时序逻辑型
采用时序逻辑电路设计实现操作控制器。 这种控制器称为硬布线控制器。
②存储逻辑型
采用存储逻辑设计实现操作控制器。这 种控制器称为微程序控制器。
整理ppt
10
5.2 指令周期
5.2.1 基本概念 .指令周期：取出并执行一条指令的时间。 ·CPU周期：又称为机器周期，若干个CPU 周期构成一个指令周期。常用 访问一次内存所花的时间来规 定CPU周期。 ·时钟周期：又称为T周期，若干个时钟周期构成 一个CPU周期。它是处理操作的最小 时间单位。
D
&
&
第5章 中央处理器PPT课件
第五章 中央处理器
01.08.2020 5:04
11
整体 概述
01.08.2020 5:04
一 请在这里输入您的主要叙述内容
二
请在这里输入您的主要 叙述内容
三 请在这里输入您的主要叙述内容
22
第五章 中央处理器
CPU的功能和组成 (掌握) 指令周期（掌握） 时序产生器和控制方式(理解) 微程序控制器（掌握） 微程序设计技术（掌握） 硬布线控制器(理解) CPU的新技术(理解)
运算器的主要功能：
1.执行所有的算术运算。
2.执行所有的逻辑运算，并进行逻辑测试。
01.08.2020 5:04
66
CPU
状态条件寄存器
算术逻辑单元
ALU
程序计数器PC
累加器AC
c
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
指令译码器
c
地址寄存指令寄存器IR
地址总线ABUS
1. 从程序首地址开始。 2. 分步执行每一条指令，并形成下条待执行指令 的地址。 3. 自动地连续执行指令，直到程序的最后一条指 令。
01.08.2020 5:04
12 12
•指令的执行过程 指令周期
—读取指令
指令地址送入主存地址寄存器
读主存，读出内容送入指定的寄存器
形
—分析指令
成 下
—按指令规定内容执行指令
缓冲寄存器用来暂时存放由内存储器读出的一条指令 或一个数据字；反之，当向内存存入一条指令或一个数据 字时，也暂时将它们存放在缓冲寄存器中。
01.08.2020 5:04
10 10
CPU的功能
（1）指令控制 ：程序是指令的有序集合，保证机器 按规定的顺序执行程序。 （2）操作控制：CPU管理并产生由内存取出的每条指 令的操作信号，并把各种操作信号送往相应的部件， 从而控制这些部件按指令的要求进行动作。
01.08.2020 5:04
11
整体 概述
01.08.2020 5:04
一 请在这里输入您的主要叙述内容
二
请在这里输入您的主要 叙述内容
三 请在这里输入您的主要叙述内容
22
第五章 中央处理器
CPU的功能和组成 (掌握) 指令周期（掌握） 时序产生器和控制方式(理解) 微程序控制器（掌握） 微程序设计技术（掌握） 硬布线控制器(理解) CPU的新技术(理解)
运算器的主要功能：
1.执行所有的算术运算。
2.执行所有的逻辑运算，并进行逻辑测试。
01.08.2020 5:04
66
CPU
状态条件寄存器
算术逻辑单元
ALU
程序计数器PC
累加器AC
c
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
指令译码器
c
地址寄存指令寄存器IR
地址总线ABUS
1. 从程序首地址开始。 2. 分步执行每一条指令，并形成下条待执行指令 的地址。 3. 自动地连续执行指令，直到程序的最后一条指 令。
01.08.2020 5:04
12 12
•指令的执行过程 指令周期
—读取指令
指令地址送入主存地址寄存器
读主存，读出内容送入指定的寄存器
形
—分析指令
成 下
—按指令规定内容执行指令
缓冲寄存器用来暂时存放由内存储器读出的一条指令 或一个数据字；反之，当向内存存入一条指令或一个数据 字时，也暂时将它们存放在缓冲寄存器中。
01.08.2020 5:04
10 10
CPU的功能
（1）指令控制 ：程序是指令的有序集合，保证机器 按规定的顺序执行程序。 （2）操作控制：CPU管理并产生由内存取出的每条指 令的操作信号，并把各种操作信号送往相应的部件， 从而控制这些部件按指令的要求进行动作。
“计算机组成与系统结构”第5章 中央处理器CPU.ppt
计算机组成与系统结构
上海交通大学 网络教育学院
第1章 计算机系统概论 第2章 运算方法和运算器 第3章 存储系统 第4章 指令系统 第5章 中央处理器（CPU） 第6章 总线系统 第7章 输入输出（I/O）系统 第8章 并行计算机系统
2019年12月7日星期六
网络教育学院
2
第5章 中央处理器（CPU）
2019年12月7日星期六
网络教育学院
26
5.1.4 操作控制器和时序发生器
1．微操作与数据通路 2．操作控制器 3．时序发生器
2019年12月7日星期六
网络教育学院
27
1．微操作与数据通路
• 微操作（Microoperation）
• 控制器在实现一条指令的功能时，总是把每一 条指令分解成时间上先后有序的一系列最基本 、最简单、不可再分的操作控制动作
• 指令的相互顺序不能任意颠倒，必须严格按照 程序规定的顺序执行
• 保证计算机按一定顺序执行程序是CPU的首 要任务
2019年12月7日星期六
网络教育学院
9
2）操作控制
• 操作控制就是控制指令进行操作 • 一条指令的功能往往由若干个操作信号的
组合来实现
• CPU管理并产生每条指令的操作信号 • 把各种操作信号送往相应的部件 • 从而控制这些部件按指令的要求进行操作
• 显然，运算器中至少要有一个累加寄存器
2019年12月7日星期六
网络教育学院
25
6. 程序状态字寄存器
• 程序状态字（Program Status Word，PSW）用来表 征当前运算的状态及程序的工作方式
• 程序状态字寄存器
• 用来保存由算术/逻辑指令运行或测试的结果所建立起 来的各种条件码内容
上海交通大学 网络教育学院
第1章 计算机系统概论 第2章 运算方法和运算器 第3章 存储系统 第4章 指令系统 第5章 中央处理器（CPU） 第6章 总线系统 第7章 输入输出（I/O）系统 第8章 并行计算机系统
2019年12月7日星期六
网络教育学院
2
第5章 中央处理器（CPU）
2019年12月7日星期六
网络教育学院
26
5.1.4 操作控制器和时序发生器
1．微操作与数据通路 2．操作控制器 3．时序发生器
2019年12月7日星期六
网络教育学院
27
1．微操作与数据通路
• 微操作（Microoperation）
• 控制器在实现一条指令的功能时，总是把每一 条指令分解成时间上先后有序的一系列最基本 、最简单、不可再分的操作控制动作
• 指令的相互顺序不能任意颠倒，必须严格按照 程序规定的顺序执行
• 保证计算机按一定顺序执行程序是CPU的首 要任务
2019年12月7日星期六
网络教育学院
9
2）操作控制
• 操作控制就是控制指令进行操作 • 一条指令的功能往往由若干个操作信号的
组合来实现
• CPU管理并产生每条指令的操作信号 • 把各种操作信号送往相应的部件 • 从而控制这些部件按指令的要求进行操作
• 显然，运算器中至少要有一个累加寄存器
2019年12月7日星期六
网络教育学院
25
6. 程序状态字寄存器
• 程序状态字（Program Status Word，PSW）用来表 征当前运算的状态及程序的工作方式
• 程序状态字寄存器
• 用来保存由算术/逻辑指令运行或测试的结果所建立起 来的各种条件码内容
第5章中央处理器(CPU)CentralProcessingUnit(共162张PPT)
第三页，共一百六十二页。
2022/1/5
计算机组成与结构 第5章 中央处理器(CPU)
4
5.1 CPU的功能和基本结构
5.1.1 CPU的功能
• 对冯·诺依曼结构计算机，计算机对信息(xìnxī)进行处 理(或计算)是通过程序执行而实现的，程序是完成 某个确定算法的指令序列，要预先存放在存储器中。 将程序写入存储器后，便可由计算机自动完成指令 的执行，控制器的主要任务就是完成此项工作的， 它负责协调并控制计算机各部件执行程序的指令序 列，并对数据进行加工，其基本功能是取指令、分 析指令和执行指令 。
部件的反馈信号调整时序控制信号。
第十六页，共一百六十二页。
2022/1/5
计算机组成与结构 第5章 中央处理器(CPU)
17
5.2 数据通路的功能和基本结构
5.2.2 数据通路的基本结构
3. 总线：
• CPU内部各部件通过片内总线进行信息交换。
• CPU和计算机内的其他部件，如存储器、IO设备， 通过计算机内部总线连接(liánjiē)。
第五页，共一百六十二页。
2022/1/5
计算机组成与结构 第5章 中央处理器(CPU)
6
5.1 CPU的功能和基本结构
5.1.1 CPU的功能
• 此外，程序和数据要输入机器，运算结果要输出，机器运行过程中 出现的某些异常情况或请求要进行处理，人与机器之间要进行对话， 控制器还应具有以下功能：
• 4．控制程序和数据的输入与结果输出：根据程序安排或人的干预，在 适当的时候向输入输出设备发出一些相应的命令来完成(wán chéng)I/O功 能
15
5.2 数据通路的功能和基本结构
5.2.2 数据通路的基本结构
计算机组成原理第5章中央处理器 PPT课件
IRo PCo
R2Y
R0X
A总线
DRi R0i
R3i
Xi
＋ －
DR R0 R1 R2 R3
X
ALU
DRo R0o
Y R3o Yi
B总线
G G
X＋YR0
IRi PCi ARi R/W IR PC AR M
IRo PCo
A总线
DRi R0i
R3i
Xi
＋ －
DR R0 R1 R2 R3
X
ALU
DRo R0o
地址总线ABUS
算术逻辑单元
0A+6L=U6
累加器AC 000 006
+1
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
指令译码器
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
30 000 006 31 40
ADD
0A0D0 D006
c
缓冲寄存器DR
ADD @ X 取指周期
C3
AC
PC
IR
C0
C4
时钟
CU 标志 … 控制信号
ALU
… …
控制 信号
C2 MM DD RR
C1 M A R
ADD @ X 间址周期
C3
AC
PPCC
IR
C0
时钟
CU 标志 … 控制信号
ALU
… …
控制 信号
C2 MM DD RR C5
C1 M A R
ADD @ X 执行周期
执行CLA指令
算术逻辑单元
西安电子科技大学_计算机组成原理第5章中央处理器_课件PPT
控制信号 指令译码 /控制器
F→IR
IR
总线B IR→B
设ALU的功能有： F = A + B (ADD)， F = A - B (SUB)， F = A + 1 (INC)， F = A - 1 (DEC)，
MAR F→MAR
ABUS
M
Read Write
DBUS
F→PC F→R0 F→R1
F→Rn-1
28
5了5条微指令I1～I5所发出的控制信号a～j。 设计微指令的控制字段，要求保持微指令本身的并 行性，需要最少的控制位数为______。
A. 6
B. 7
C. 8
D. 10
微指令
激活的控制信号
abcde f gh i j
I1 √
√√√
I2
√√
√√
I3
西安电子科技大学 计算机学院
计算机组成原理考研辅导
5 第 章 中央处理器
2021年9月3日 21:40:12
考研大纲
（一）CPU的功能和基本结构 （二）指令执行过程 （三）数据通路的功能和基本结构 （四）控制器的功能和工作原理
1. 硬布线控制器 2. 微程序控制器
微程序、微指令和微命令 微指令格式，微命令的编码方式 微地址的形成方式
水平型 垂直型 混合型
A1 A2 … An-1 An 判断测试字段 后续地址字段
操作控制
顺序控制
μOP 微操作码
Rd 目的地址
Rs 源地址
25
5.4 硬布线控制器和微程序控制器 二、微程序控制器 硬布线与微程序控制器的特点： 硬布线：速度快，不规整，修改及扩充困难 微程序：速度慢，规整，容易修改及扩充
《中央处理器》课件
量子计算处理器
总结词
量子计算处理器是一种基于量子力学原理的 处理器，具有超强的计算能力和处理复杂问 题的潜力。
详细描述
量子计算处理器利用量子比特作为信息的基 本单位，通过量子叠加和量子纠缠等量子力 学现象，实现高度并行计算和指数级加速。 它有望解决一些经典计算机无法处理的复杂 问题，如化学反应模拟、优化问题等。目前 量子计算技术仍处于发展初期，但未来有望
人工智能集成
人工智能和机器学习技术在中 央处理器中的应用将更加广泛 ，集成AI功能的处理器将逐渐
普及。
未来中央处理器的技术挑战与机遇
制程技术瓶颈
随着制程技术逐渐接近物理极限，如 何进一步提升中央处理器的性能面临 挑战。
数据安全与隐私保护
随着中央处理器广泛应用于各种设备 ，数据安全和隐私保护成为亟待解决 的问题。
内存管理
负责内存空间的分配、回收和保护等 操作，保证程序的正常运行。
03 中央处理器的技术指标
主频与外频
主频
中央处理器的主频，也称为时钟频率，是指CPU内核工作的 时钟频率。主频越高，CPU处理速度越快。
外频
外频是指CPU与外部元件进行数据交换的速度，通常以MHz （兆赫兹）为单位。外频越高，CPU与外部设备的数据交换 速度越快。
中央处理器的性能优化
01
02
03
指令集优化
针对特定应用领域，设计 更高效的指令集，提高指 令执行速度。
流水线技术
通过流水线技术，将指令 执行过程划分为多个阶段 ，并行处理多个指令，提 高处理器的工作效率。
缓存技术
利用缓存存储常用数据和 指令，减少对内存的访问 延迟，提高数据和指令的 存取速度。
多核处理器的编程模型与优化
计算机组成原理中央处理器CPU.ppt
• 其微程序流程如下图：
40
41
5.5 并行处理技术
一、指令流水线 先看右图模型，分
析内存中各条指 令在CPU中的执 行过程，思考各 个部件的利用情 况。
42
• 上面的指令的执行流程可以用如下的图表示， 这种运行过程称“串行执行方式”，这种方 式的缺点是 计算机的部件利用率不高；为使 计算机执行程序更快，提高部件利用率，看 下图。
微操作，是并行操作，其微命令可以分在不同 的字段内，以便配合进行微操作控制(组合性的 操作控制)。这是微命令的相容性。 • （b）在同一节拍内，不允许同时出现具有 “排它”性的微操作，是串行操作，其微命令 可分在一个字段内，这是微命令的互斥性。
23
• 5.4.3微地址形成方法
• 问题是：如何确定微程序的入口地址？ 当微程序有两路分支时，如何确定下一 条微指令的地址？这就是微地址形成方 法。
19
• 由于LDR1’与R1->Y是同时发出，同时结束宽度一样， 所以不能作为寄存器 的打入脉冲；如果作为寄存器 的 打入脉冲，则出现下面的情况：
20
• 2、编码表示法 • 含义：在微指令的字段中，将微命令分段编码，每一
字段经简单译码后产生微命令。 • 优点：微指令字长适中，译码器不庞大，执行速度也
16
5.4.2 微命令的编码
• 微命令的编码，就是对微指令中操作控制字段采 用的表示方法；
• 微指令的设计，所追求的目标是： • (1)减少微指令的长度； • (2)减少控制存储器的容量； • (3)提高微程序的执行速度； • (4)有利于对微指令的修改； • (5)有利于微程序设计的灵活性。 • 为了说明微命令的编码，以下图为例说明：
• 采用算法是：R3中存放常数6，先进行 (R1)+(R2)=>(R2) 然后进行 (R2)+6 =>(R2)
40
41
5.5 并行处理技术
一、指令流水线 先看右图模型，分
析内存中各条指 令在CPU中的执 行过程，思考各 个部件的利用情 况。
42
• 上面的指令的执行流程可以用如下的图表示， 这种运行过程称“串行执行方式”，这种方 式的缺点是 计算机的部件利用率不高；为使 计算机执行程序更快，提高部件利用率，看 下图。
微操作，是并行操作，其微命令可以分在不同 的字段内，以便配合进行微操作控制(组合性的 操作控制)。这是微命令的相容性。 • （b）在同一节拍内，不允许同时出现具有 “排它”性的微操作，是串行操作，其微命令 可分在一个字段内，这是微命令的互斥性。
23
• 5.4.3微地址形成方法
• 问题是：如何确定微程序的入口地址？ 当微程序有两路分支时，如何确定下一 条微指令的地址？这就是微地址形成方 法。
19
• 由于LDR1’与R1->Y是同时发出，同时结束宽度一样， 所以不能作为寄存器 的打入脉冲；如果作为寄存器 的 打入脉冲，则出现下面的情况：
20
• 2、编码表示法 • 含义：在微指令的字段中，将微命令分段编码，每一
字段经简单译码后产生微命令。 • 优点：微指令字长适中，译码器不庞大，执行速度也
16
5.4.2 微命令的编码
• 微命令的编码，就是对微指令中操作控制字段采 用的表示方法；
• 微指令的设计，所追求的目标是： • (1)减少微指令的长度； • (2)减少控制存储器的容量； • (3)提高微程序的执行速度； • (4)有利于对微指令的修改； • (5)有利于微程序设计的灵活性。 • 为了说明微命令的编码，以下图为例说明：
• 采用算法是：R3中存放常数6，先进行 (R1)+(R2)=>(R2) 然后进行 (R2)+6 =>(R2)
第五章 中央处理器(1)精品PPT课件
运算、存结果等操作。
–访存操作的时间最长。 –CPU周期：通常规定为从主存读取
一个（指令）字的最短时间。
2 指令周期
• 时钟周期（即节拍脉冲或T周期）
三级
–用若干T周期表示一个持续时间较长
时序 信号
的控制信号。
–用一个T周期表示寄存器打入信号的
一段典型指令
地址（8进制） 020 021 022 023 02... 4 030 031 ...
第五章 中央处理器(1)
CPU的功能和组成 指令周期 时序产生器和控制方式 微程序控制器 微程序设计技术 硬布线控制器
5.1 CPU的功能和组成
• CPU（中央处理器）的功能 – 问题 → 程序(指令序列) → 装入内存 – CPU自动取指令、分析指令、执行指令，再取
下一条指令。
– 基本功能 控制器 • 指令控制
节拍脉冲数，
• 所有指令的执行周期，包含等个数的节拍电位。 • 会怎么样？
–简单操作只用了节拍电位中前面几个节
拍脉冲，后面的浪费了。
同步控制的另一种方案
• 大多数操作使用固定的节拍电位(即包含固定个
数的节拍脉冲，如4个) 。
• 如某些操作需要较长的节拍电位，则使节拍电
位包含更多的节拍脉冲，如5个、6个或更多。
WE’ RD’
18-20
产生的节拍电位和节拍脉冲信号
C4 C1 C2 C3
RD
WR T1 T2 T3 T4
怎样设计时序信号？
• 每个指令需要多少个CPU周期(机器周期)？
每个CPU周期需要多少个T周期(时钟周期)？
• 指令周期中的CPU周期个数是否不变？ • 每个CPU周期中的T周期个数是否不变？ • 是否所有指令的指令周期都包含等个数的
–访存操作的时间最长。 –CPU周期：通常规定为从主存读取
一个（指令）字的最短时间。
2 指令周期
• 时钟周期（即节拍脉冲或T周期）
三级
–用若干T周期表示一个持续时间较长
时序 信号
的控制信号。
–用一个T周期表示寄存器打入信号的
一段典型指令
地址（8进制） 020 021 022 023 02... 4 030 031 ...
第五章 中央处理器(1)
CPU的功能和组成 指令周期 时序产生器和控制方式 微程序控制器 微程序设计技术 硬布线控制器
5.1 CPU的功能和组成
• CPU（中央处理器）的功能 – 问题 → 程序(指令序列) → 装入内存 – CPU自动取指令、分析指令、执行指令，再取
下一条指令。
– 基本功能 控制器 • 指令控制
节拍脉冲数，
• 所有指令的执行周期，包含等个数的节拍电位。 • 会怎么样？
–简单操作只用了节拍电位中前面几个节
拍脉冲，后面的浪费了。
同步控制的另一种方案
• 大多数操作使用固定的节拍电位(即包含固定个
数的节拍脉冲，如4个) 。
• 如某些操作需要较长的节拍电位，则使节拍电
位包含更多的节拍脉冲，如5个、6个或更多。
WE’ RD’
18-20
产生的节拍电位和节拍脉冲信号
C4 C1 C2 C3
RD
WR T1 T2 T3 T4
怎样设计时序信号？
• 每个指令需要多少个CPU周期(机器周期)？
每个CPU周期需要多少个T周期(时钟周期)？
• 指令周期中的CPU周期个数是否不变？ • 每个CPU周期中的T周期个数是否不变？ • 是否所有指令的指令周期都包含等个数的
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PPCC IBUS-PC
PC+1 0-PC
控制信号 CU
IR IBIBUUSS-I-RIR
R地址
TS HALT
4、ALU部件及控制部件
ALU部件基本运算：ADDC，SUBC，ANDC， ORC，XORC，NOTC，INCAC，DECAC等
例：BX+RBL W AX所产生的控制信号为： R地址（BX），RE，W-B，R-IBUS， IBUS-RA，RBL-IBUS，IBUS-RB， ADDC，ALU-IBUS，R地址（AX），WE， W-B
第五章 中央处理器（CPU）
2、单操作数指令代码格式
7 1 0 76 5 3 20
OPCODE W MOD OP2 R/M
B1操作特征
B2寻址特征
disp-low disp-high B3-B4位移量 • 操作码扩展：OPCODE=1111111 • OP2为辅助操作码
第五章 中央处理器（CPU）
第五章 中央处理器（CPU）
（3）移位指令 SAL/SAR/SHL/SHR/ROL/ROR DST，1 指令功能： OP（DST）DST 寻址方式同MOV 采用单操作数指令代码格式
第五章 中央处理器（CPU）
（2）PUSH SRC （SP）-2 SP，（SRC） （SP） SRC为R，为单字节指令 SRC为M，为2 — 4字节 （3）POP DST ( (SP)） DST，（SP）+2 SP DST为R， 为单字节指令 DST为M，为2 — 4字节
DBUS CBUS
MAMRA-RA-BAUBSUS
MAR-IBUS
MAR IBUS-MAR
MMDDRR-I-BIBUUSS
IBUS
MDR-DBUS
MMDDRR
BBUUSS--MMDDRR II--DDBBUUSS
MUX
RBL IBUS-RBL
RBL-IBUS
MRD MWR WW--BB
主存 Memory
模型机CPU的总体结构
3、CPU中寄存器设置 （1）寄存器组
第五章 中央处理器（CPU）
将某通用寄 存器内容送
内总线
数据R
地址 R
R-IBUS
AH AL
读某个通用 寄存器
BH BL CH CL DH DL
SP BP
RE
写某个通用 寄存器
WE
DI
W-B
SI
字/字节
R地址 操作
3、CPU中寄存器设置 （1）寄存器组
第五章 中央处理器（CPU）
三、时序系统
组合逻辑控制时序系统的组成
FI DST… EXC
机器周期状 态发生器
T1 T2 … Tn
节拍电位 发生器
启动 停止
CLK 时钟脉冲信 号发生器
主振信号
第五章 中央处理器（CPU）
三、时序系统 微程序控制时序系统的组成
启动 停止
T1 T2 … Tn
节拍电位 发生器 CLK 时钟脉冲CLK 信号发生器
第五章 中央处理器（CPU）
3、逻辑运算类指令
（1） 双操作数： • AND/OR /XOR DST ，SRC • 寻址方式与指令代码格式、长度同MOV • 指令功能：（DST ）OP（SRC） DST
第五章 中央处理器（CPU）
（2）单操作数 NOT DST 指令功能：OP（DST）DST 寻址方式同MOV 采用单操作数指令代码格式，长度2-4字节。
第五章 中央处理器（CPU）
RR-IBUS
AH AL
BH BL
CH CL DH DL
SP BP
RREE WE W-B
DI
SI R地址
IBUS
3、CPU中寄存器设置 （2）总线暂存器RBL
例：AX W RBL：R地址（AX），RE， W-B、R-IBUS、IBUS-RBL
第五章 中央处理器（CPU）
主振信号
第五章 中央处理器（CPU）
四、指令系统 （一）指令格式
1、双操作数指令代码格式: 长度1-6B
OP(6) d w MOD REG R/M 位移量低 位移量高 立即数低 立即数高
第五章 中央处理器（CPU）
指令 目的操作数 源操作数 操作特征部分
MOV REG
R/M 10 00 10 dw
MOV M
Imm 11 00 01 1w
ADD REG
R/M 00 00 00 dw
ADD R/M
Imm 10 00 00 0w
AND R/M
REG 00 10 00 dw
AND R/M
Imm 10 00 00 0w
d=1，目的操作数由REG字段给出
w=1，字操作
REG 000 001 010 011 100 101 110 111
1100011 1 00 000 110 00H 20H
78H 56H
•C7 06 00 20 78 56H
第五章 中央处理器（CPU）
例2 ：指令ADD AX, BX。这条指令的代码如何？ •03 C3H
解： OPCODE d W MOD REG R/M 000000 1 1 11 000 011
模型机CPU的总体结构
CPU的设计步骤大致如下：
1、确定总体结构，设计数据通路及相应控制信号； 2、设计指令系统及时序系统，拟定指令流程，确定
微操作控制信号； 3、设计产生各种微操作控制信号的控制部件
两种类型——组合逻辑控制器、微程序控制器
第五章 中央处理器（CPU）
模型机CPU的总体结构
以8086的结构及指令系统为基础简化设计模型机
RBL IBUS-RBL
RBL-IBUS
MRD MWR W-B
主存 Memory
0000H 0002H
0001H 0003H
FFFEH
偶体
FFFFH
奇体
R-IBUS
RE
寄 WE 存 器 W-B
组
IBUS-RA IBUS-RB
RA RB
ADDC
SUBC ANDC ORC
ALU
IBUS-SR
SHLC
SALC …… ROLC
控制部件CU
第五章 中央处理器（CPU）
第二节 指令周期与指令流程
时序控制方式：微操作与时序信号之间采取何种关系。 一、同步控制方式
各项微操作由统一的时序信号进行同步控制。 二、同步控制方式的多级时序系统 多级时序概念： （1）指令周期：执行一条指令的时间。 （2）机器周期：（CPU工作周期）
把指令周期分成若干个子周期，每个子周期称为 机器周期。 （3）节拍（时钟周期）：完成一步基本操作的时间段。 （4）时钟脉冲信号：时序系统的基本定时信号。
第五章 中央处理器（CPU）
T1 T2 T3 T1 T2 T3 T1 T2 T3 T4 T1 节拍
CLK
取指周期 取数周期
执行周期
指令周期
第五章 中央处理器（CPU）
第五章 中央处理器（CPU）
3、CPU中寄存器设置
（4）IR（指令寄存器）
16位，只存指令的前2个字节（前两个字节为操 作码和寻址方式）。 IBUS-IR用于控制将IBUS上的指令打入 IR。
（5）PC（程序计数器）
16位专用寄存器，具有自增功能。 一条指令结束前必须自动改变成下地址。
例3 ：指令INC AL。这条指令的代码如何？ •FE C0H
解： OPCODE W MOD REG R/M 1111111 0 11 000 000
第五章 中央处理器（CPU）
（二）指令分类 1、数据传送类指令
（1）MOV DST，SRC — （SRC）DST SRC可采用立即寻址、R寻址、直接寻址、R间 址、变址/基址、基址变址寻址等。 DST不能采用立即寻址，其他同SRC。 采用双操作数指令代码格式，长度为2-6字节。
第五章 中央处理器（CPU）
2、算术运算类指令
（1）双操作数： • ADD/SUB DST ，SRC • 寻址方式与指令代码格式、长度同MOV • 指令功能：（DST ）OP（SRC） DST
第五章 中央处理器（CPU）
（2）单操作数 INC/DEC DST 指令功能：OP（DST）DST 寻址方式同MOV 采用单操作数指令代码格式，长度2-4字节。
010 (BP)+(SI) (BP)+(SI)+D8 (BP)+(SI)+D16 DL/DX
011 (BP)+(DI) (BP)+(DI)+D8 (BP)+(DI)+D16 BL/BX
100 (SI) (SI)+D8
(SI)+D16
AH/SP
101 (DI) (DI)+D8
(DI)+D16
CH/BP
第五章 中央处理器（CPU）
IBUS
PPCC--IBUS PC IIBBUUSS--PPCC PC+1 0-PC IR IIBBUUSS--IIRR
3、CPU中寄存器设置 （6）MAR和MDR
MAR : 地址 => MAR => ABUS • MDR : R <=> MDR <=> DBUS <=> M • 对主存的控制信号：MRD（读），MWR（写）， W-B（字/字节）
1、总体结构
单BUS结构：CPU、存储器及I/O部件挂接在一 组系统总线上，同步方式工作
只保留EU结构
第五章 中央处理器（CPU）
ABUS
DBUS CBUS
MAR-ABUS
MAR-IBUS
PC+1 0-PC
控制信号 CU
IR IBIBUUSS-I-RIR
R地址
TS HALT
4、ALU部件及控制部件
ALU部件基本运算：ADDC，SUBC，ANDC， ORC，XORC，NOTC，INCAC，DECAC等
例：BX+RBL W AX所产生的控制信号为： R地址（BX），RE，W-B，R-IBUS， IBUS-RA，RBL-IBUS，IBUS-RB， ADDC，ALU-IBUS，R地址（AX），WE， W-B
第五章 中央处理器（CPU）
2、单操作数指令代码格式
7 1 0 76 5 3 20
OPCODE W MOD OP2 R/M
B1操作特征
B2寻址特征
disp-low disp-high B3-B4位移量 • 操作码扩展：OPCODE=1111111 • OP2为辅助操作码
第五章 中央处理器（CPU）
第五章 中央处理器（CPU）
（3）移位指令 SAL/SAR/SHL/SHR/ROL/ROR DST，1 指令功能： OP（DST）DST 寻址方式同MOV 采用单操作数指令代码格式
第五章 中央处理器（CPU）
（2）PUSH SRC （SP）-2 SP，（SRC） （SP） SRC为R，为单字节指令 SRC为M，为2 — 4字节 （3）POP DST ( (SP)） DST，（SP）+2 SP DST为R， 为单字节指令 DST为M，为2 — 4字节
DBUS CBUS
MAMRA-RA-BAUBSUS
MAR-IBUS
MAR IBUS-MAR
MMDDRR-I-BIBUUSS
IBUS
MDR-DBUS
MMDDRR
BBUUSS--MMDDRR II--DDBBUUSS
MUX
RBL IBUS-RBL
RBL-IBUS
MRD MWR WW--BB
主存 Memory
模型机CPU的总体结构
3、CPU中寄存器设置 （1）寄存器组
第五章 中央处理器（CPU）
将某通用寄 存器内容送
内总线
数据R
地址 R
R-IBUS
AH AL
读某个通用 寄存器
BH BL CH CL DH DL
SP BP
RE
写某个通用 寄存器
WE
DI
W-B
SI
字/字节
R地址 操作
3、CPU中寄存器设置 （1）寄存器组
第五章 中央处理器（CPU）
三、时序系统
组合逻辑控制时序系统的组成
FI DST… EXC
机器周期状 态发生器
T1 T2 … Tn
节拍电位 发生器
启动 停止
CLK 时钟脉冲信 号发生器
主振信号
第五章 中央处理器（CPU）
三、时序系统 微程序控制时序系统的组成
启动 停止
T1 T2 … Tn
节拍电位 发生器 CLK 时钟脉冲CLK 信号发生器
第五章 中央处理器（CPU）
3、逻辑运算类指令
（1） 双操作数： • AND/OR /XOR DST ，SRC • 寻址方式与指令代码格式、长度同MOV • 指令功能：（DST ）OP（SRC） DST
第五章 中央处理器（CPU）
（2）单操作数 NOT DST 指令功能：OP（DST）DST 寻址方式同MOV 采用单操作数指令代码格式，长度2-4字节。
第五章 中央处理器（CPU）
RR-IBUS
AH AL
BH BL
CH CL DH DL
SP BP
RREE WE W-B
DI
SI R地址
IBUS
3、CPU中寄存器设置 （2）总线暂存器RBL
例：AX W RBL：R地址（AX），RE， W-B、R-IBUS、IBUS-RBL
第五章 中央处理器（CPU）
主振信号
第五章 中央处理器（CPU）
四、指令系统 （一）指令格式
1、双操作数指令代码格式: 长度1-6B
OP(6) d w MOD REG R/M 位移量低 位移量高 立即数低 立即数高
第五章 中央处理器（CPU）
指令 目的操作数 源操作数 操作特征部分
MOV REG
R/M 10 00 10 dw
MOV M
Imm 11 00 01 1w
ADD REG
R/M 00 00 00 dw
ADD R/M
Imm 10 00 00 0w
AND R/M
REG 00 10 00 dw
AND R/M
Imm 10 00 00 0w
d=1，目的操作数由REG字段给出
w=1，字操作
REG 000 001 010 011 100 101 110 111
1100011 1 00 000 110 00H 20H
78H 56H
•C7 06 00 20 78 56H
第五章 中央处理器（CPU）
例2 ：指令ADD AX, BX。这条指令的代码如何？ •03 C3H
解： OPCODE d W MOD REG R/M 000000 1 1 11 000 011
模型机CPU的总体结构
CPU的设计步骤大致如下：
1、确定总体结构，设计数据通路及相应控制信号； 2、设计指令系统及时序系统，拟定指令流程，确定
微操作控制信号； 3、设计产生各种微操作控制信号的控制部件
两种类型——组合逻辑控制器、微程序控制器
第五章 中央处理器（CPU）
模型机CPU的总体结构
以8086的结构及指令系统为基础简化设计模型机
RBL IBUS-RBL
RBL-IBUS
MRD MWR W-B
主存 Memory
0000H 0002H
0001H 0003H
FFFEH
偶体
FFFFH
奇体
R-IBUS
RE
寄 WE 存 器 W-B
组
IBUS-RA IBUS-RB
RA RB
ADDC
SUBC ANDC ORC
ALU
IBUS-SR
SHLC
SALC …… ROLC
控制部件CU
第五章 中央处理器（CPU）
第二节 指令周期与指令流程
时序控制方式：微操作与时序信号之间采取何种关系。 一、同步控制方式
各项微操作由统一的时序信号进行同步控制。 二、同步控制方式的多级时序系统 多级时序概念： （1）指令周期：执行一条指令的时间。 （2）机器周期：（CPU工作周期）
把指令周期分成若干个子周期，每个子周期称为 机器周期。 （3）节拍（时钟周期）：完成一步基本操作的时间段。 （4）时钟脉冲信号：时序系统的基本定时信号。
第五章 中央处理器（CPU）
T1 T2 T3 T1 T2 T3 T1 T2 T3 T4 T1 节拍
CLK
取指周期 取数周期
执行周期
指令周期
第五章 中央处理器（CPU）
第五章 中央处理器（CPU）
3、CPU中寄存器设置
（4）IR（指令寄存器）
16位，只存指令的前2个字节（前两个字节为操 作码和寻址方式）。 IBUS-IR用于控制将IBUS上的指令打入 IR。
（5）PC（程序计数器）
16位专用寄存器，具有自增功能。 一条指令结束前必须自动改变成下地址。
例3 ：指令INC AL。这条指令的代码如何？ •FE C0H
解： OPCODE W MOD REG R/M 1111111 0 11 000 000
第五章 中央处理器（CPU）
（二）指令分类 1、数据传送类指令
（1）MOV DST，SRC — （SRC）DST SRC可采用立即寻址、R寻址、直接寻址、R间 址、变址/基址、基址变址寻址等。 DST不能采用立即寻址，其他同SRC。 采用双操作数指令代码格式，长度为2-6字节。
第五章 中央处理器（CPU）
2、算术运算类指令
（1）双操作数： • ADD/SUB DST ，SRC • 寻址方式与指令代码格式、长度同MOV • 指令功能：（DST ）OP（SRC） DST
第五章 中央处理器（CPU）
（2）单操作数 INC/DEC DST 指令功能：OP（DST）DST 寻址方式同MOV 采用单操作数指令代码格式，长度2-4字节。
010 (BP)+(SI) (BP)+(SI)+D8 (BP)+(SI)+D16 DL/DX
011 (BP)+(DI) (BP)+(DI)+D8 (BP)+(DI)+D16 BL/BX
100 (SI) (SI)+D8
(SI)+D16
AH/SP
101 (DI) (DI)+D8
(DI)+D16
CH/BP
第五章 中央处理器（CPU）
IBUS
PPCC--IBUS PC IIBBUUSS--PPCC PC+1 0-PC IR IIBBUUSS--IIRR
3、CPU中寄存器设置 （6）MAR和MDR
MAR : 地址 => MAR => ABUS • MDR : R <=> MDR <=> DBUS <=> M • 对主存的控制信号：MRD（读），MWR（写）， W-B（字/字节）
1、总体结构
单BUS结构：CPU、存储器及I/O部件挂接在一 组系统总线上，同步方式工作
只保留EU结构
第五章 中央处理器（CPU）
ABUS
DBUS CBUS
MAR-ABUS
MAR-IBUS