第五章 中央处理器(CPU)PPT.ppt

移位 寄存
器
SR
W-B
ALU-IBUS
FR
SR-IBUS
PC-IBUS
PC IBUS-PC
PC+1 0-PC
控制信号 CU
IR IBUS-IR
R地址
TS HALT
模型机CPU的总体结构
2、CPU内总线（IBUS） 双向单总线 IBUS重用 单发送多接收 三态门隔离
第五章 中央处理器（CPU）
例3 ：指令INC AL。这条指令的代码如何？ •FE C0H
解： OPCODE W MOD REG R/M 1111111 0 11 000 000
第五章 中央处理器（CPU）
（二）指令分类 1、数据传送类指令
（1）MOV DST，SRC — （SRC）DST SRC可采用立即寻址、R寻址、直接寻址、R间 址、变址/基址、基址变址寻址等。 DST不能采用立即寻址，其他同SRC。 采用双操作数指令代码格式，长度为2-6字节。
第五章 中央处理器（CPU）
2、单操作数指令代码格式
7 1 0 76 5 3 20
OPCODE W MOD OP2 R/M
B1操作特征
B2寻址特征
disp-low disp-high B3-B4位移量 • 操作码扩展：OPCODE=1111111 • OP2为辅助操作码
第五章 中央处理器（CPU）
控制部件CU
第五章 中央处理器（CPU）
第二节 指令周期与指令流程
时序控制方式：微操作与时序信号之间采取何种关系。 一、同步控制方式
各项微操作由统一的时序信号进行同步控制。 二、同步控制方式的多级时序系统 多级时序概念： （1）指令周期：执行一条指令的时间。 （2）机器周期：（CPU工作周期）
第五章 中央处理器（CPU）
IBUS
PPCC--IBUS PC IIBBUUSS--PPCC PC+1 0-PC IR IIBBUUSS--IIRR
3、CPU中寄存器设置 （6）MAR和MDR
MAR : 地址 => MAR => ABUS • MDR : R <=> MDR <=> DBUS <=> M • 对主存的控制信号：MRD（读），MWR（写）， W-B（字/字节）
DBUS CBUS
MAMRA-RA-BAUBSUS
MAR-IBUS
MAR IBUS-MAR
MMDDRR-I-BIBUUSS
IBUS
MDR-DBUS
MMDDRR
BBUUSS--MMDDRR II--DDBBUUSS
MUX
RBL IBUS-RBL
RBL-IBUS
MRD MWR WW--BB
主存 Memory
第五章 中央处理器（CPU）
2、算术运算类指令
（1）双操作数： • ADD/SUB DST ，SRC • 寻址方式与指令代码格式、长度同MOV • 指令功能：（DST ）OP（SRC） DST
第五章 中央处理器（CPU）
（2）单操作数 INC/DEC DST 指令功能：OP（DST）DST 寻址方式同MOV 采用单操作数指令代码格式，长度2-4字节。
第五章 中央处理器（CPU）
3、CPU中寄存器设置
（6）MAR和MDR
• 例：从内存取指到IR中。 • PC-IBUS、IBUS-MAR • MAR-ABUS，MRD，W-B ，BUS-MDR，I-DBUS MDR-IBUS、IBUS-IR
（7）标志寄存器FR
第五章 中央处理器（CPU）
ABUS
RBL IBUS-RBL
RBL-IBUS
MRD MWR W-B
主存 Memory
0000H 0002H
0001H 0003H
FFFEH
偶体
FFFFH
奇体
R-IBUS
RE
寄 WE 存 器 W-B
组
IBUS-RA IBUS-RB
RA RB
ADDC
SUBC ANDC ORC
ALU
IBUS-SR
SHLC
SALC …… ROLC
模型机CPU的总体结构
3、CPU中寄存器设置 （1）寄存器组
第五章 中央处理器（CPU）
将某通用寄 存器内容送
内总线
数据R
地址 R
R-IBUS
AH AL
读某个通用 寄存器
BH BL CH CL DH DL
SP BP
RE
写某个通用 寄存器
WE
DI
W-B
SI
字/字节
R地址 操作
3、CPU中寄存器设置 （1）寄存器组
PPCC IBUS-PC
PC+1 0-PC
控制信号 CU
IR IBIBUUSS-I-RIR
R地址
TS HALT
4、ALU部件及控制部件
ALU部件基本运算：ADDC，SUBC，ANDC， ORC，XORC，NOTC，INCAC，DECAC等
例：BX+RBL W AX所产生的控制信号为： R地址（BX），RE，W-B，R-IBUS， IBUS-RA，RBL-IBUS，IBUS-RB， ADDC，ALU-IBUS，R地址（AX），WE， W-B
主振信号
第五章 中央处理器（CPU）
四、指令系统 （一）指令格式
1、双操作数指令代码格式: 长度1-6B
OP(6) d w MOD REG R/M 位移量低 位移量高 立即数低 立即数高
第五章 中央处理器（CPU）
指令 目的操作数 源操作数 操作特征部分
MOV REG
R/M 10 00 10 dw
IBUS W AX • R地址(AX), WE, W-B
第五章 中央处理器（CPU）
R-IBUS
AH AL BH BL
CH CL DH DL
SP BP
RE WE W-B
DI
SI RR地地址址
IBUS
3、CPU中寄存器设置 （1）寄存器组
• ALB IBUS ：R地址（AL），RE， W-B，R-IBUS
RBL IIBBUUSS--RRBBLL
RR--IIBBUUSS
AH AL BH BL RREE
CH CL WE
DH DL
SP
W-B
BP
DI
SI RR地地址址
3、CPU中寄存器设置 （3）移位寄存器（SR）
例：将RBL中一个字内容算术左移一位 RBL-IBUS，IBUS-SR，SALC，W-B， SR-IBUS ，IBUS-RBL
1、总体结构
单BUS结构：CPU、存储器及I/O部件挂接在一 组系统总线上，同步方式工作
只保留EU结构
第五章 中央处理器（CPU）
ABUS
DBUS CBUS
MAR-ABUS
MAR-IBUS
MAR IBUS-MAR
MDR-IBUS
IBUS
MDR-DBUS
MDR
BUS-MDR I-DBUS
MUX
110 D16 (BP)+D8
(BP)+D16
DH/SI
111 (BX) (BX)+D8
(BX)+D16
BH/DI
例1：指令MOV VAR，5678H。该指令的操作码OPCODE 为 1100011，REG为辅助操作码，其值为000。设VAR对应 地址为2000H。这条指令的代码如何？
解：
OPCODE W MOD REG R/M 位移量低 位移量高 立即数低 立即数高
模型机设置五种工作周期：
（1）取指周期FI：取指译码 （2）目的周期DST：形成目的地址，获得目的操作数 （3）源周期SRC：形成源地址，获得源操作数 （4）执行周期EXC：运算、存结果/形成转移地址 （5）中断响应周期INT：进行中断处理 周期状态触发器：5个触发器对应上面5种工作周期， 任一时刻只有一个为1。
把指令周期分成若干个子周期，每个子周期称为 机器周期。 （3）节拍（时钟周期）：完成一步基本操作的时间段。 （4）时钟脉冲信号：时序系统的基本定时信号。
第五章 中央处理器（CPU）
T1 T2 T3 T1 T2 T3 T1 T2 T3 T4 T1 节拍
CLK
取指周期 取数周期
执行周期
指令周期
第五章 中央处理器（CPU）
W=0 AL CL DL BL AH CH DH BH
W=1 AX CX DX BX SP BP SI DI
第五章 中央处理器（CPU）
R/M
MOD
00
01
10
11
000 (BX)+(SI) (BX)+(SI)+D8 (BX)+(SI)+D16 AL/AX
001 (BX)+(DI) (BX)+(DI)+D8 (BX)+(DI)+D16 CL/CX
第五章 中央处理器（CPU）
三、时序系统
组合逻辑控制时序系统的组成
FI DST… EXC
机器ቤተ መጻሕፍቲ ባይዱ期状 态发生器
T1 T2 … Tn
节拍电位 发生器
启动 停止
CLK 时钟脉冲信 号发生器
主振信号
第五章 中央处理器（CPU）
三、时序系统 微程序控制时序系统的组成
启动 停止
T1 T2 … Tn
节拍电位 发生器 CLK 时钟脉冲CLK 信号发生器
模型机CPU的总体结构
CPU的设计步骤大致如下：
1、确定总体结构，设计数据通路及相应控制信号； 2、设计指令系统及时序系统，拟定指令流程，确定
微操作控制信号； 3、设计产生各种微操作控制信号的控制部件
两种类型——组合逻辑控制器、微程序控制器
第五章 中央处理器（CPU）
模型机CPU的总体结构
以8086的结构及指令系统为基础简化设计模型机
第五章 中央处理器（CPU）
RR-IBUS
AH AL
BH BL
CH CL DH DL
SP BP
RREE WE W-B
DI
SI R地址
IBUS
3、CPU中寄存器设置 （2）总线暂存器RBL
例：AX W RBL：R地址（AX），RE， W-B、R-IBUS、IBUS-RBL
第五章 中央处理器（CPU）
第五章 中央处理器（CPU）
3、逻辑运算类指令
（1） 双操作数： • AND/OR /XOR DST ，SRC • 寻址方式与指令代码格式、长度同MOV • 指令功能：（DST ）OP（SRC） DST
第五章 中央处理器（CPU）
（2）单操作数 NOT DST 指令功能：OP（DST）DST 寻址方式同MOV 采用单操作数指令代码格式，长度2-4字节。
第五章 中央处理器（CPU）
（3）移位指令 SAL/SAR/SHL/SHR/ROL/ROR DST，1 指令功能： OP（DST）DST 寻址方式同MOV 采用单操作数指令代码格式
第五章 中央处理器（CPU）
第五章 中央处理器（CPU）
第一节 中央处理器的总体结构
CPU功能：从主存取指、解释、执行指令。 程序控制功能、数据处理功能、操作定 序功能
CPU基本组成： 控制部件(CU) 算术逻辑运算部件（ALU） Cache存储器 中断系统 各种寄存器 CPU内部数据通路
MOV M
Imm 11 00 01 1w
ADD REG
R/M 00 00 00 dw
ADD R/M
Imm 10 00 00 0w
AND R/M
REG 00 10 00 dw
AND R/M
Imm 10 00 00 0w
d=1，目的操作数由REG字段给出
w=1，字操作
REG 000 001 010 011 100 101 110 111
第五章 中央处理器（CPU）
3、CPU中寄存器设置
（4）IR（指令寄存器）
16位，只存指令的前2个字节（前两个字节为操 作码和寻址方式）。 IBUS-IR用于控制将IBUS上的指令打入 IR。
（5）PC（程序计数器）
16位专用寄存器，具有自增功能。 一条指令结束前必须自动改变成下地址。
1100011 1 00 000 110 00H 20H
78H 56H
•C7 06 00 20 78 56H
第五章 中央处理器（CPU）
例2 ：指令ADD AX, BX。这条指令的代码如何？ •03 C3H
解： OPCODE d W MOD REG R/M 000000 1 1 11 000 011
0000H 0002H
0001H 0003H
FFFEH
偶体
FFFFH
奇体
R-IBUS
RE
寄 WE 存 器 W-B
组
IBUS-RA IBUS-RB
RA RB
ADDC
SUBC ANDC ORC
ALU
IBUS-SR
SHLC
SALC …… ROLC
移位 寄存
器
SR
W-B
ALU-IBUS
FR
SR-IBUS
PPCC-I-BIBUUSS
010 (BP)+(SI) (BP)+(SI)+D8 (BP)+(SI)+D16 DL/DX
011 (BP)+(DI) (BP)+(DI)+D8 (BP)+(DI)+D16 BL/BX
100 (SI) (SI)+D8
(SI)+D16
AH/SP
101 (DI) (DI)+D8
(DI)+D16
CH/BP
第五章 中央处理器（CPU）
（2）PUSH SRC （SP）-2 SP，（SRC） （SP） SRC为R，为单字节指令 SRC为M，为2 — 4字节 （3）POP DST ( (SP)） DST，（SP）+2 SP DST为R， 为单字节指令 DST为M，为2 — 4字节