第五章 中央处理器 习题课
第五章 中央处理器 黑
1、A.C. 23、采用4、CPU 5A.B.C.D. 6A.B.C.D. 78A.B.C.D. 9A. 10A.B.C.D. 11A.B.C.D.12、下列关于动态流水线正确的是()A.动态流水线是在同一时间内,当某些段正在实现某种运算时,另一些段却在进行另一种运算,这样对提高流水线的效率很有好处,但会使流水线控制变得很复杂B. 动态流水线是指运算操作并行C. 动态流水线是指指令步骤并行D. 动态流水线是指程序步骤并行13、流水CPU是由一系列叫做“段”的处理线路组成的。
一个m段流水线稳定时的CPU的吞吐能力,与m个并行部件的CPU 的吞吐能力相比()A.具有同等水平的吞吐能力B.不具备同等水平的吞吐能力C. 吞吐能力大于前者的吞吐能力D. 吞吐能力小于前者的吞吐能力14、设指令由取指、分析、执行3个子部件完成,并且每个子部件的时间均为△t,若采用常规标量流水线处理机(即处理机的度为1 )连续执行12条指令,共需15、若采用度为4的超标量流水线处理机,连续执行上述20条指令,只需16、设指令流水线把一条指令分为取指、分析、执行3个部分,且3部分的时间分别是t取指=2ns,t分析=2ns,t执行=1ns,则100条指令全部执行完毕需17、设指令由取指、分析、执行3个子部件完成,并且每个子部件的时间均为t,若采用常规标量流水线处理机,连续执行8条指令,则流水线的加速比为18、指令流水线中出现数据相关是流水线将受阻,()可解决数据相关问题。
A.增加硬件资源B.采用旁路技术C.采用分支预测技术D.以上都可以19、关于流水线技术的说法,错误的是()A.超标量技术需要配置多个功能部件和指令译码电路等B.与超标量技术和超流水线技术相比,超长指令字技术对优化编译器要求更高,而无其他硬件要求C.流水线按序流动时,在RAM、WAR和WAW中,只可能出现RAW相关D.超流水线技术相当于将流水线在分段,从而提高每个周期内功能部件的使用次数二、综合应用题1、某计算机的数据通路结构如图所示,写出实现ADD R1,(R2)的未操作序列(含取指令及确定后继指令的地址)。
第5章中央处理器习题
1.【2010年计算机真题】下列寄存器中,汇编语言程序员可见的是( B )。
A.储器地址寄存器(MAR)B.程序计数器(PC)C.存储区数据寄存器(MDR)D.指令寄存器(IR)汇编语言程序员可以通过指定待执行指令的地址来设置PC的值,而IR、MAR、MDR是CPU的内部工作寄存器,对程序员不可见。
2.条件转移指令执行时所依据的条件来自( B )。
A.指令寄存器 B.标志寄存器C.程厣计数器 D.地址寄存器指令寄存器用于存放当前正在执行的指令:程序计数器用于指示欲执行指令的地址;地址寄存器用于暂存指令或数据的地址;程序状态字寄存器用于保存系统的运行状态。
条件转移指令执行时,需对程序状态字寄存器的内容进行测试,判断是否满足转移条件。
3.在CPU的寄存器中,( C )对用户是透明的。
A.程序计数器 B.状态寄存器C.指令寄存器 D.通用寄存器指令寄存器中存放当前执行的指令,不需要用户的任何干预,所以对用户是透明的4.程序计数器(PC)属于( B )。
A.运算器 B.控制器C.存储器 D. ALU控制器是计算机中处理指令的部件,包含程序计数器。
5. CPU中的通用寄存器,( B )。
A.只能存放数据,不能存放地址B.可以存放数据和地址C.既不能存放数据,也不能存放地址D.可以存放数据和地址,还可以替代指令寄存器通用寄存器供用户自由编程,可以存放数据和地址。
而指令寄存器是专门用于存放指令的寄存器,是专用的,不能由通用寄存器代替。
6.指令周期是指( C )。
A. CPU从主存取出一条指令的时间B.CPU执行一条指令的时间C. CPU从主存取出一条指令加上执行这条指令的时间D.时钟周期时间指令周期包括取指和执行的时间。
7.以下叙述中错误的是( B )。
A.指令周期的第一个操作是取指令B.为了进行取指操作,控制器需要得到相应的指令C.取指操作是控制器自动进行的D.指令执行时有些操作是相同或相似的取指操作是自动进行的,控制器不需要得到相应的指令8.以下叙述中,错误的是( B )。
第五章中央处理器-1
(2)PC→AR→主存 → 缓
DR
AR
冲寄存器DR → 指令寄存器
IR → 操作控制器
IR
(3)存储器读:M → DR
PC
→ ALU → AC
存储器写:AC → DR → M
2、CPU结构如图所示,其中一个累加寄存器AC,一个状态条件寄存器和其 它四个寄存器,各部分之间的连线表示数据通路,箭头表示信息传送方向。
根据设计方法不同,操作控制器分为:
时序逻辑型
存储逻辑型
• 硬连线控制器
• 微程序控制器
• 采用时序逻辑技术来实现 • 采用存储逻辑技术来实现
1、硬连线控制器
硬连线控制器,它是采用时序逻辑技术来实现的, 其时序控制信号形成部件是由门电路组成的复杂树形网络。
该方法是分立元件时代的产物,以使用最少器件数和取 得最高操作速度为设计目标
(1)从指令cache中取出一条指令,并指出下一条指令在指令cache中 的位置。 (2)对指令进行译码或测试,并产生相应的操作控制信号,以便启动规 定的动作。 (3)指挥并控制CPU、数据cache和输入输出设备之间数据流动的方向。
2、运算器的主要功能:
(1)执行所有的算数运算。 (2)执行所有的逻辑运算,并进行逻辑测试,如零值测试或两个值的比较。
5.2.3 LBiblioteka D指令的指令周期取指周期 执行周期
LAD R1,6
LAD指令的执行周期
LAD R1,6
⑤被③①码②冲O6O操④放O掉CC作C发L到O。发发A控C出数至出D出发制命据指此读操出器令总令,命作命O,线的L令C命令A将D执发,D令,BD行出将指U,将R周S控数令中将D上期制存执B的地;见U命6行数址号S图令周1上码单05打期的06元装装开结数8中入入所I束据R的通数示输1数0用存。出01寄地装C三0P0存址入态读U器寄缓门执出R存冲,行到1器寄将的,DA存B指动原RU器令作来;SD中如上RR1的下;;中直:的接数地10址
第5章 5.4-5.8中央处理器(白中英)
…
操作控制
…
P字段
…
下址字段
顺序控制
【例5.1】 设微地址寄存器有8位(μA7~μA0),“取指”微指令的 微地址为0000 0000,修改微地址时可通过触发器的强置端S将其置 1。现有三种情况:(1)执行“取指”微指令后,微程序按IR的 OP字段(IR5~IR2)进行16路分支;(2)执行条件转移指令的微 程序时,按进位标志C的状态进行2路分支;(3)执行控制台指令 的微程序时,按IR0,IR1 的状态进行4路分支。可修改的微地址是 μA7~μA2,请按多路转移方法设计微地址转移逻辑
5.5.3.逻辑思想
由门电路和触发器构成的复杂树形网络组成, 用以产生执行指令的一系列微操作信号。
微操作控制信号 MC1
…
组合逻辑线路 N
MCn
B1 Bj
指令 译码器ID
…
I1
…
Im M1 指令寄存器IR
启动 停止 时钟 复位
…
Mi
T1
…
Tk
节拍电位/节拍脉冲发生 器
图5.17 组合逻辑控制器框图
算法: 两个一位BCD码之和。
大于9时,和数必须加6修正,并产生十进制进位。 不大于9时,和数不必修正,且无十进制数的进位。
第一条微指令的二进制编码是
000 000 000 000 11111 10 0000
RD PC→AR→ABUS IBUS→IR,PC+1
0000
0000 P1
第二条微指令的二进制编码是
2)多路转移方式 [下址字段方式(断定方式)] 一条微指令具有多个转移分支的能力称为多路转移。在多路 转移方式中后继微地址的产生: 当微程序不产生分支时,后继微地址直接由微指令的顺序控 制字段给出; 当微程序出现分支时,有若干“后选”微地址可供选择:即 按顺序控制字段的“判别测试”标志和“状态条件”信息来选择 其中一个微地址。 “状态条件”有n位标志,可实现微程序2的n次方路转移,涉 及微地址寄存器的n位 。
第五章中央处理器习题参考答案1.请在括号内填入适当答案。在CPU中
第五章中央处理器习题参考答案1.请在括号内填入适当答案。
在CPU中:(1) 保存当前正在执行的指令的寄存器是(指令寄存器IR);(2) 保存当前正在执行的指令地址的寄存器是(程序计数器AR);(3) 算术逻辑运算结果通常放在(通用寄存器)和(数据缓冲寄存器DR)。
2.参见下图(课本P166图5.15)的数据通路。
画出存数指令"STA R1 ,(R2)"的指令周期流程图,其含义是将寄存器R1的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解:"STA R1 ,(R2)"指令是一条存数指令,其指令周期流程图如下图所示:3.参见课本P166图5.15的数据通路,画出取数指令"LDA(R3),RO"的指令周期流程图,其含义是将(R3)为地址的主存单元的内容取至寄存器R0中,标出各微操作控制信号序列。
5.如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画时序产生器逻辑图。
解:节拍脉冲T1 ,T2 ,T3 的宽度实际等于时钟脉冲的周期或是它的倍数,此时T1 = T3 =200ns ,T2 = 400 ns ,所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。
为了消除节拍脉冲上的毛刺,环型脉冲发生器可采用移位寄存器形式。
下图画出了题目要求的逻辑电路图和时序信号关系。
根据关系,节拍脉冲T1 ,T2 ,T3 的逻辑表达式如下:T1 = C1·, T2 = , T3 =6.假设某机器有80条指令,平均每条指令由4条微指令组成,其中有一条取指微指令是所有指令公用的。
已知微指令长度为32位,请估算控制存储器容量。
解:微指令条数为:(4-1)×80+1=241条取控存容量为:241×32/8=964B7. 某ALU器件使用模式控制码M,S3,S2,S1,C来控制执行不同的算术运算和逻辑操作。
第五章 中央处理器 习题课
• 6、设有一运算器通路如下图所示。假设操作 数a和b(均为补码)已分别放在通用寄存器 R1和R2中,ALU有+、-、M(传送)三种操 作功能。 • 试回答: • (1)指出相容性微操作和相斥性微操作; • (2)采用编码控制方式(字段直接译码法) 设计适用于此运算器的微指令格式; • (3)画出计算(1/2)(a-b)→R2的微程序 流程图,试问执行周期需要几条微指令? • (4)按设计的微指令格式,写出(3)要求 的微代码。
• 一、选择题 • 10、用PLA器件设计的控制器称为PLA控 制器,从技术实现的途径来看,PLA控制 器是一种( )。 • A. 用存储逻辑技术设计的控制器; • B. 用组合逻辑技术设计的控制器; • C. 用组合逻辑技术和存储逻辑技术设计 的控制器。 • 11、指令寄存器的位数取决于( )。 • A. 存储器的容量; • B. 指令字长; • C. 机器字长。
• 二、填空题 • 1、由于数据通路之间的结构关系,微操作 可分为(①)和( ② )两种。 • 2、在程序执行过程中,控制器控制计算 机的运行总是处于( ① )、分析指令和 ( ② )的循环之中。 • 3、微程序控制器的核心部件是存储微程 序的( ① ),它一般用( ② )构成。 • 4、CPU的四个主要功能是(A)、(B)、 (C)和(D)。 • 5、在CPU中保存当前正在执行指令的寄 存器是(A);保存当前正在执行的指令 地址的寄存器是(B);算术逻辑运算结 果通常放在(C)和(D)。
• 一、选择题 • 12、微指令格式中,( )。 • A. 垂直型微指令采用较长的微程序结构 去换取较短的微指令结构; • B.垂直型微指令采用较短的微程序结构 去换取较长的微指令结构。 • 13、与微指令的指令周期对应的是( )。 • A. 指令周期; B. 机器周期; • C. 节拍周期; D. 时钟周期。 • 14、状态寄存器用来存放( )。 • A. 算术运算结果;B .逻辑运算结果; • C . 运算类型; D. 算术、逻辑运算及 测试指令的结果状态。
中央处理器--l练习题
第五章中央处理器一、填空题1、目前CPU包括控制器、运算器和cache。
2、CPU的四个功能是:指令控制、操作控制、时间控制、数据加工。
3、CPU中,保存当前正在执行的指令的寄存器为指令寄存器IR,保存下一条指令地址的寄存器为程序计数器PC,保存CPU访存地址的寄存器为内存地址寄存器MAR。
4、CPU从主存取出一条指令并执行该指令的时间叫做指令周期,它常用若干个机器周期来表示,而后者又包含若干个时钟周期。
5、运算器进行的全部操作都是由控制器发出的控制信号来指挥的,所有它是执行部件。
6、在程序执行过程中,控制器控制计算机的运行总是处于取指令、分析指令和执行指令的循环之中。
7、顺序执行时PC的值自动加1,遇到转移和调用指令时,后续指令的地址是从指令寄存器的地址字段取得的。
8、CPU中用于存放当前正在执行的指令并为指令译码器提供信息的部件是指令寄存器IR。
9、状态寄存器是由各种状态标志位拼成的寄存器,如进位标志、溢出标志等。
10、控制器由于设计的方法的不同可分为组合逻辑控制器和微程序控制器。
11、控制器在生成各种控制信号时,必须按照一定的时序进行,以便对各种操作实施时间上的控制。
12、控制器发出的控制信号是空间因素和时间因素的函数,前者是指操作在什么条件下进行,后者是指操作在什么时候进行。
13、在微程序控制中,计算机执行一条指令的过程就是依次执行一个确定的微程序(微指令序列)的过程。
14、组合逻辑控制器又称为硬连线控制器,是由门电路组成的,它可以根据不同的指令产生不同的控制信号。
15、微程序控制器的核心部件是存储微程序的控制存储器,它一般是由只读存储器构成。
16、由于数据通路之间的结构关系,微操作可分为相容性和相斥性两种。
17、微程序入口地址是译码器根据指令的操作码产生的。
18、微指令的编码表示法是把一组相斥的微指令信号编码在一起。
19、微指令执行时,产生后续微地址的方法主要有:直接由微指令的下地址字段指出、根据机器指令的操作码形成。
第5章中央处理器(考研组成原理)
5.1.2习题精选一、单项选择题1.【2011年计算机联考真题】某机器有一个标志寄存器,其中有进位/借位标志CF 、零标志ZF 、符号标志SF 和溢出标志OF ,条件转移指令bgt (无符号整数比较大子时转移)的转移条件是( )。
A .CF+OF=lB . SF ——+ZF=1C . CF+ZF —————=1D .CF+SF —————=12.【2010年计算机真题】下列寄存器中,汇编语言程序员可见的是( )。
A .储器地址寄存器(MAR)B .程序计数器(PC)C .存储区数据寄存器(MDR)D .指令寄存器(IR)3.下列部件不属于控制器的是( )。
A .指令寄存器B .程序计数器C .程序状态字D .时序电路4.通用寄存器是( )。
A .可存放指令的寄存器B .可存放程序状态字的寄存器C .本身具有计数逻辑与移位逻辑的寄存器D .可编程指定多种功能的寄存器5.CPU 中保存当前正在执行指令的寄存器是( )。
A .指令寄存器B .指令译码器C .数据寄存器D .地址寄存器6.在CPU 中,跟踪后继指令地址的寄存器是( )。
A .指令寄存器B .程序计数器C .地址寄存器D .状态寄存器7.条件转移指令执行时所依据的条件来自( )。
A .指令寄存器B .标志寄存器C .程厣计数器D .地址寄存器8.所谓n 位的CPU ,这里的n 是指( )。
A .地址总线线数B .数据总线线数C .控制总线线数D . I/O 线数9.在CPU 的寄存器中,( )对用户是透明的。
A .程序计数器B .状态寄存器C .指令寄存器D .通用寄存器10.程序计数器(PC)属于( )。
A .运算器B .控制器C .存储器D . ALU11.下面有关程序计数器(PC)的叙述中,错误的是( )。
A . PC 中总是存放指令地址B .PC 的值由CPU 在执行指令过程中进行修改C .转移指令时,PC 的值总是修改为转移目标指令的地址D . PC 的位数一般和存储器地址寄存器(MAR)的位数一样12.在一条无条件跳转指令的指令周期内,PC 的值被修改( )次。
第五章中央处理器2-2
特点
①能以较短的顺序控制字段配合, 实现多路并行转移; ②灵活性好,速度较快; ③转移地址逻辑需要用组合逻辑方法设计。
14
【例3】微地址寄存器有6位(μA5-μA0),当需 要修改其内容时,可通过某一位触发器的强置端S 将其置“ 1 ”。现有三种情况:( 1 )执行“取指” 微指令后,微程序按IR的OP字段(IR3-IR0)进行 16路分支;(2)执行条件转移指令微程序时,按 标志 C 的状态进行路分支;( 3 )执行控制台指令 微程序时,按 IR4,IR5 的状态进行 4 路分支。请按 多路转移方法设计微地址转移逻辑。
空间S
WB EX ID I1 I1 I2 I1 I2 I1 I2 I3 I3 I4 I5 I4 I5 I5 I2
I3
I4
IF
I1 图5.38 I2 流水计算机的时空图 I4 I5 (c)标量流水线时空图 I3 1 2 3 4 5 6 7 8 时间T
45
比较:
流水计算机在8个单位时间中执行了5条指令,
25
5.5.4 动态微程序设计
微程序设计技术
静态微程序设计 动态微程序设计
静态微程序设计
对应于一台计算机的机器指令只有一组微 程序,微程序设计好之后,不好改变,这 种微程序设计技术称为静态微程序设计。
26
动态微程序设计
当采用 EPROM 作为控制存储器时,可以通过 改变微指令和微程序来改变机器的指令系统, 这种微程序设计技术称为动态微程序设计。
译码
字段1
字段2 顺序控制
……
P字段
下一个微地址 顺序控制
图5.30
段直接译码法
10
(3)混合表示法
混合表示法:
把直接表示法与字段编码法混合使用 ,综合 考虑微指令字长、灵活性、执行微程序速度等 方面的要求。 在微指令中可附设一个常数字段。 该常数可 作为操作数送入 ALU 运算,也可作为计数器初 值用来控制微程序循环次数。
第5章中央处理器(习题参考答案)1.请在括号内填入适当答案。在
第五章中央处理器(习题参考答案)1.请在括号内填入适当答案。
在CPU中:(1) 保存当前正在执行的指令的寄存器是(指令寄存器IR);(2) 保存当前正要执行的指令地址的寄存器是(程序计数器PC);(3) 算术逻辑运算结果通常放在(通用寄存器)和(数据缓冲寄存器DR)。
2.参见下图(课本P166图5.15)的数据通路。
画出存数指令"STA R1 ,(R2)"的指令周期流程图,其含义是将寄存器R1的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解:"STA R1 ,(R2)"指令是一条存数指令,其指令周期流程图如下图所示:3.参见课本P166图5.15的数据通路,画出取数指令"LDA(R3),R0"的指令周期流程图,其含义是将(R3)为地址的主存单元的内容取至寄存器R0中,标出各微操作控制信号序列。
(略)6.假设某机器有80条指令,平均每条指令由4条微指令组成,其中有一条取指微指令是所有指令公用的。
已知微指令长度为32位,请估算控制存储器容量。
解:微指令条数为:(4-1)×80+1=241条,取控存容量为:256×32位=1KB8.某机有8条微指令I1-I8,每条微指令所包含的微命令控制信号如下表所示。
a-j分别对应10种不同性质的微命令信号。
假设一条微指令的控制字段为8位,请安排微指令的控制字段格式。
解:经分析,(e ,f ,h)和(b, i, j)可分别组成两个小组或两个字段,然后进行译码,可得六个微命令信号,剩下的a, c, d, g 四个微命令信号可进行直接控制,其整个控制字段组成如下:11.已知某机采用微程序控制方式,其控制存储器容量为512×48(位)。
微程序可在整个控制存储器中实现转移,可控制微程序转移的条件共4个,微指令采用水平型格式,后继微指令地址采用断定方式。
请问:(1)微指令中的三个字段分别应为多少位?(2)画出围绕这种微指令格式的微程序控制器逻辑框图。
第五部分 中央处理器-例题
【例7】双总线控制器2
A
Y
SP
ALU
M D R
M A R
IR
PC
B
堆栈概念
堆栈:由若干个连续主存单 存储器 元组成的先进后出(first in last out,即FILO)存储区。 栈底:第1个放入堆栈的数 据所存放的单元,栈底是固 栈顶 堆 定不变的。 SP 栈 栈顶:最近放入的数据所存 段 放的单元; – 栈顶是随着数据的入栈和 栈底 出栈在时刻变化; – 栈顶的地址由堆栈指针SP 指明。
控制信号
时钟
… CU
IR
+1
IRin PCin PCOut MARin MDRin MDROut ACin ACOut Yin
PC
A M D
MAR
MDR AC Y
CPU 内 部 总 线
控制信号
ALU
Z
ALUin
ZOut
…
ADD
时钟
B,[C]
M1
M2 M3
操作 控制信号 PC → MAR , PCout ,MARin ,read, M(MAR) → MDR, +1 PC+1 MDR →IR C →MAR, M(MAR) → MDR MDR→ Y B +Y →Z Z→B MDRout,IRin Cout , MARin ,read
M4
【例3】单总线控制器1
扩展: (均为双字指令) ADD E,#data ADD [addr],F JMP disp ;PC+disp →PC MOV AC,[H+X]; X是变址寻址的形式地 址,在指令第二字
【例4】单总线控制器2
某单总线计算机的主要部件如图所示,其中: LA—A输入选择器,LB—B输入选择器,C、 D—暂存器。 (1)请补充各部件间的主要连接线,并注明 数据流动方向。 (2)拟出指令ADD(R1),(R2)+的执行 流程(含取指过程与确定后继指令地址)。该 指令的含义是进行加法操作,源操作数地址和 目的操作数地址分别在寄存器R1和R2中,目 的操作数寻址方式为自增型寄存器间接寻址。
第5章习题答案-机器主频16m,平均
习题51 、中央处理器有哪些基本功能?由哪些基本部件组成?2 、什么是指令周期、CPU 周期和时钟脉冲周期?三者有何关系?3 、参见图5.1所示的数据通路。
画出存数指令“ STOI Rs , (Rd) ”的指令周期流程 图,其含义是将源寄存器 Rs 的内容传送至(Rd)为地址的主存单元中。
4 、参见图5.13所示的数据通路。
画出取数指令“ LDA (Rs),Rd'的指令周期流程 图,其含义是将(Rs)为地址的主存单元的内容传送至目的寄存器 Rdo 标出相应的微操作控制信号序列。
5 、参见图5.15所示的数据通路。
画出加法指令“ ADD Rd, (mem ”的指令周期流程 图,其含义是将 Rd 中的数据与以mem 为地址的主存单元的内容相加,结果传送至目的 寄存器Rd 。
6 、假设CPU 结构如图5.56所示,其中有一个累加寄存器 AC —个状态条件寄存器 和其它4个寄存器,各部分之间的连线表示数据通路,箭头表示信息传送方向。
要求: (1) 标明图中a 、b 、c 、d 这4个寄存器的名称; (2) 简述指令从主存取出到产生控制信号的数据通路; (3)简述数据在运算器和主存之间进行存/取访问的数据通路主存傭S3想图5.56 CPU 结构图7 、简述程序与微程序、指令与微指令的区别。
8 、微命令有哪几种编码方法,它们是如何实现的? 9、简述机器指令与微指令的关系。
状态盖件岳存器「慢彳E 控制铝10 、某机的微指令格式中有10个独立的控制字段C0〜C9,每个控制字段有Ni个互斥控制信号,Ni的值如下:请回答:(1) 如果这10个控制字段,采用编码表示法,需要多少控制位?(2) 如果采用完全水平型编码方式,需要多少控制位?11 、假设微地址转移逻辑表达式如下:口A4=P2- ZF • T4口A3=P1・ IR15 • T4口A2=P1- IR14 • T4口A1=P1- IR13 • T4口A0=P1- IR12 • T4其中口A4〜口A0为微地址寄存器的相应位,P1和P2为判别标志,ZF为零标志,IR15〜IR12为指令寄存器IR的相应位,T4为时钟脉冲信号。
西安电子科技大学_计算机组成原理第5章中央处理器_课件PPT
控制信号 指令译码 /控制器
F→IR
IR
总线B IR→B
设ALU的功能有: F = A + B (ADD), F = A - B (SUB), F = A + 1 (INC), F = A - 1 (DEC),
MAR F→MAR
ABUS
M
Read Write
DBUS
F→PC F→R0 F→R1
F→Rn-1
28
5了5条微指令I1~I5所发出的控制信号a~j。 设计微指令的控制字段,要求保持微指令本身的并 行性,需要最少的控制位数为______。
A. 6
B. 7
C. 8
D. 10
微指令
激活的控制信号
abcde f gh i j
I1 √
√√√
I2
√√
√√
I3
西安电子科技大学 计算机学院
计算机组成原理考研辅导
5 第 章 中央处理器
2021年9月3日 21:40:12
考研大纲
(一)CPU的功能和基本结构 (二)指令执行过程 (三)数据通路的功能和基本结构 (四)控制器的功能和工作原理
1. 硬布线控制器 2. 微程序控制器
微程序、微指令和微命令 微指令格式,微命令的编码方式 微地址的形成方式
水平型 垂直型 混合型
A1 A2 … An-1 An 判断测试字段 后续地址字段
操作控制
顺序控制
μOP 微操作码
Rd 目的地址
Rs 源地址
25
5.4 硬布线控制器和微程序控制器 二、微程序控制器 硬布线与微程序控制器的特点: 硬布线:速度快,不规整,修改及扩充困难 微程序:速度慢,规整,容易修改及扩充
第5章 CPU的结构和功能 习题
第5章CPU的结构和功能一.判断题1.一个指令周期由若干个机器周期组成。
2.非访内指令不需从内存中取操作数,也不需将目的操作数存放到内存,因此这类指令的执行不需地址寄存器参与。
3.组合逻辑控制器比微程序控制器的速度快。
4.流水线中的相关问题是指在一段程序的相邻指令之间存在某种信赖关系,这种关系影响指令的执行。
5.微程序控制控制方式与硬布线控制方式相比,最大的优点是提高了指令的执行速度。
6.微程序控制器中的控制存储器可用PROM、EPROM或闪存实现。
7.指令周期是指人CPU从主存取出一条指令开始到执行这条指令完成所需的时间。
8.控制存储器是用来存放微程序的存储器,它比主存储器速度快。
二.选择题1.CPU组成中不包括。
A.指令寄存器 B.地址寄存器C.指令译码器 D.地址译码器2.程序计数器PC在中。
A.运算器 B.控制器C.存储器 D.I/O接口3.计算机主频的周期是指。
A.指令周期 B.时钟周期C.CPU周期 D.存取周期4.CPU内通用寄存器的位数取决于。
A.存储器容量 B.机器字长C.指令的长度 D.CPU的管脚数5.以硬布线方式构成的控制器也叫。
A.组合逻辑型控制器 B.微程序控制器C.存储逻辑型控制器 D.运算器6.一个节拍脉冲持续的时间长短是。
A.指令周期 B.机器周期C.时钟周期 D.以上都不是7.直接转移指令的功能是将指令中的地址代码送入。
A.累加器 B.地址寄存器C.PC D.存储器8.状态寄存器用来存放。
A.算术运算结果 B.逻辑运算结果C.运算类型 D.算术、逻辑运算及测试指令的结果状态9.微程序放在中。
A.指令寄存器 B.RAMC.控制存储器 D.内存10.某寄存器中的值有时是地址,这只有计算机的才能识别它。
A.译码器 B.判断程序C.指令 D.时序信号11.微程序控制器中,机器指令与微指令的关系是________。
A. 每一条机器指令由一条微指令执行B. 每一条机器指令由一段用微指令编成的微程序来解释执行C. 一段机器指令组成的程序可由一条微指令来执行D. 一条微指令由若干条机器指令组成12.微指令格式分成水平型和垂直型,前者的位数,用它编写的微程序。
计算机组成与结构第5章_中央处理器资料
5.1.4 操作控制器与时序产生器
2018年10月27日星期六
4
5.1.1 CPU的功能
CPU(中央处理器) 控制程序按设定方式执行; CPU的主要功能: 指令控制 顺序寻址、跳跃寻址
控制程序的执行顺序; 操作控制 对指令操作码译码后产生控制信号 产生和发送各操作信号; 时间控制 维持各类操作的时序关系 控制指令、或操作的实施时间; 数据加工 由ALU完成具体的运算 对数据进行算术逻辑运算;
5.2.6 JMP 101指令的指令周期
5.2.7 用方框图语言表示指令周期
2018年10月27日星期六 13
5.2.1 指令周期的基本概念
CPU执行程序是一个“取指令—执行指令”的循环过程。 指令周期 CPU从内存中取出一条指令,并执行的时间总和;
CPU周期
又称机器周期,一般为从内存读取一条指令字的最短时间; 一个CPU周期可以完成CPU的一个基本操作。 时钟周期 也叫节拍脉冲或T周期,是计算机处理操作的基本时间单位。
LAD R1 , 6
ADD R1 , R2
取数指令LAD从6号单元中取数100R1
加法指令ADD执行(R1)+(R2)R2,结果为(R2)=120
STO R2 , (R3) 存数指令STO用(R3)间接寻址,(R2)=120写入30号单元 JMP 101 AND R1 , R3
转移指令JMP改变程序执行顺序,转到101号单元 逻辑与指令AND执行(R1) ·(R3) R3
① ②
作为CPU和内存、外部设备之间信息传送的中转站; 补偿CPU和内存、外围设备之间在操作速度上的差别;
2. 通用寄存器
功能:暂时存放ALU运算的数据或结果。 CPU中的通用寄存器可多达16个,32个,甚至更多。
第五章 中央处理器(1)精品PPT课件
–访存操作的时间最长。 –CPU周期:通常规定为从主存读取
一个(指令)字的最短时间。
2 指令周期
• 时钟周期(即节拍脉冲或T周期)
三级
–用若干T周期表示一个持续时间较长
时序 信号
的控制信号。
–用一个T周期表示寄存器打入信号的
一段典型指令
地址(8进制) 020 021 022 023 02... 4 030 031 ...
第五章 中央处理器(1)
CPU的功能和组成 指令周期 时序产生器和控制方式 微程序控制器 微程序设计技术 硬布线控制器
5.1 CPU的功能和组成
• CPU(中央处理器)的功能 – 问题 → 程序(指令序列) → 装入内存 – CPU自动取指令、分析指令、执行指令,再取
下一条指令。
– 基本功能 控制器 • 指令控制
节拍脉冲数,
• 所有指令的执行周期,包含等个数的节拍电位。 • 会怎么样?
–简单操作只用了节拍电位中前面几个节
拍脉冲,后面的浪费了。
同步控制的另一种方案
• 大多数操作使用固定的节拍电位(即包含固定个
数的节拍脉冲,如4个) 。
• 如某些操作需要较长的节拍电位,则使节拍电
位包含更多的节拍脉冲,如5个、6个或更多。
WE’ RD’
18-20
产生的节拍电位和节拍脉冲信号
C4 C1 C2 C3
RD
WR T1 T2 T3 T4
怎样设计时序信号?
• 每个指令需要多少个CPU周期(机器周期)?
每个CPU周期需要多少个T周期(时钟周期)?
• 指令周期中的CPU周期个数是否不变? • 每个CPU周期中的T周期个数是否不变? • 是否所有指令的指令周期都包含等个数的
第五章中央处理器
习、完成作业
• CPU的新技术(理解)
2019年6月8日3时29分
2
5.1 CPU的功能和组成
•什么是CPU?
所谓中央处理器是控制计算机来自动 完成取出指令和执行指令任务的部件。它 是计算机的核心部件,通常ຫໍສະໝຸດ 称为CPU。•CPU的基本组成
中央处理器由两个主要部 分——控制器和运算器组成。
2019年6月8日3时29分
1. 从程序首地址开始。 2. 分步执行每一条指令,并形成下条待执行指令 的地址。 3. 自动地连续执行指令,直到程序的最后一条指 令。
2019年6月8日3时29分
11
•指令的执行过程
指令周期
—读取指令
指令地址送入主存地址寄存器
读主存,读出内容送入指定的寄存器
形 成
—分析指令
下
—按指令规定内容执行指令
4. 状态条件寄存器PSW
状态条件寄存器保存由算术指令和逻辑指令运行或测试的 结果建立的各种条件码内容,同时状态条件寄存器还保存中断 和系统工作状态等信息,以便使CPU和系统能及时了解机器运行 状态和程序运行状态。因此,状态条件寄存器是一个由各种状 态条件标志拼凑而成的寄存器。
ODITSZ A P C
列。通常采用 有石英晶体振荡器组成。
2019循年环6月移8日位3时寄29分存 器。
40
环形脉冲发生器
2019年6月8日3时29分
41
节拍电位与节拍脉冲时序关系图
2019年6月8日3时29分
42
2019年6月8日3时29分
43
2019年6月8日3时29分
44
时序产生器和控制方式
• 控制方式
• 同步控制方式:在任何情况下,已定的指令在执 行时所需的机器周期数和时钟周期数都是固定不 变的。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
OP
ADDR 至输入设备
微操作命令 序列形成部件 时序电路 控制台
至输出设备
状态控制条件
• 3、画出微程序控制器框图,根据指令处理过 程,结合有关部件说明控制器的工作原理。 • 解答:微程序控制器框图如下。(也可用教 材P.175图5.24或Wilkes模型图) IR OP ADDR PC
右移R 左移L 直送V
移位器 ALU +1
B选通门 (与或门) 非逻辑
PC→B R1→B R1→B R2→B R2→B R3→B R3→B
+ M
MDR→A R1→A R2→A R3→A PCout
-
A选通门 (与或门)
PCin R1out R1 in R2out R2n R3out R3 in
PC R1 R2 R3
• 三、判断题 • 1、运算器中的累加器没有加法器功能,有寄 存器功能。 • 2、通用寄存器只能存放数据,不能存放地址。 • 3、通用寄存器可以存放数据和地址,还可以 用做指令寄存器IR和程序计数器PC。 • 4、在取指令操作完成之后,PC中存放的是 下一条实际执行的指令的地址。 • 5、取指令操作不受指令的操作码控制。 • 6、控存用来存放微程序和数据。
• • • • • •
一、选择题 4、下列说法中( )是正确的。 A. 指令周期等于机器周期; B. 指令周期大于机器周期; C. 指令周期是机器周期的两倍。 5、微程序控制器中,机器指令与微指令 的关系是( )。 • A. 每一条机器指令由一条微指令来执行; • B. 每一条机器指令由一段用微指令编成 的微程序来解释执行; • C . 一段机器指令组成的程序可由一个微 程序来执行。
• 10、时序信号产生器提供机器所需的(A)时 序信号,在组合逻辑控制器中,时序信号常 采用(B)三级体制;在微程序控制器中,常 采用(C)二级体制。 • 11、硬联线控制器设计的基本思想是:某一 (A)控制信号是(B)译码输出、(C)信 号、(D)信号的函数。 • 12、微程序设计技术是利用(A)方法设计 (B)的一门技术,具有(C)等一系列优点。 • 13、微程序控制器主要由(A)、(B)、 (C)三大部分组成,其中A是只读型存储器, 它用来存放(D)。
第五章 中央处理器 习题课
• • • • • • • • • • • • 一、选择题 1、CPU是指( )。 A. 控制器; B. 运算器和控制器; C. 运算器、控制器和主存。 2、指令周期是( )。 A. CPU执行一条指令的时间; B. CPU从主存中取出一条指令的时间; C . CPU从主存中取出一条指令加上执行这条 指令的时间。 3、同步控制是( )。 A. 只适用于CPU控制的方式; B. 由统一时序信号控制的方式; C. 所有指令执行时间都相同的方式。
• 14、CPU中,保存当前正在执行的指令的寄 存器是(A),保存下条指令地址的寄存器是 (B),保存CPU访存地址的寄存器为(C)。 • 15、任何一条指令的执行过程都是一个(A) 序列的执行过程。 • 16、某32位CPU的主存物理空间为236字节, 虚拟存储空间为246字节,存储器按字节编址, 有半字长和单字长两种指令格式。则指令寄 存器的宽度为(A)比特;内存数据寄存器的 宽度为(B)比特;内存地址寄存器的宽度为 (C)比特;程序计数器的宽度为(D)比特, 该寄存器能够实现自动加(E)操作。
0010:PCin 0011:R1out 0100:R1in 0101:R2out 0110:R2in 0111:R3out 1000:R3in
010 101 01 01 1 0110
6、在CPU中,指令寄存器的作用是(A),其 位数取决于(B);程序计数器的作用是 (C),其位数取决于(D)。 7、通常控制器的设计可分为(A)和(B)两 大类,相对应的控制器结构就有(C)式和 (D)式,前者采用的核心器件是(E),后 者采用的核心器件是(F)。 • 8、CPU中至少要有如下六类寄存器:(A) 寄存器,(B)计数器,(C)寄存器,(D) 寄存器,(E)寄存器,(F)寄存器。 • 9、控制器主要包括(A)、(B)、(C)、 (D)和(E)。
• 17、某计算机采用微程序控制,操作控制字 段为80位,如果采用完全水平型微指令,则 可定义(A)种微操作。假如所有的微操作都 不是互斥的,则原则上可同时启动(B)个微 操作,实际上是不可能的。 • 假如采用完全垂直型微指令,微操作码 为16位,则可定义(C)种微操作,此时一条 微指令可同时最多启动(D)个微操作。 • 由此可得出结论,垂直型微指令的字长 度比水平型微指令(E)。但其无并行操作功 能,所以执行一条机器指令的时间比水平型 微指令(F)。
• 6、设有一运算器通路如下图所示。假设操作 数a和b(均为补码)已分别放在通用寄存器 R1和R2中,ALU有+、-、M(传送)三种操 作功能。 • 试回答: • (1)指出相容性微操作和相斥性微操作; • (2)采用编码控制方式(字段直接译码法) 设计适用于此运算器的微指令格式; • (3)画出计算(1/2)(a-b)→R2的微程序 流程图,试问执行周期需要几条微指令? • (4)按设计的微指令格式,写出(3)要求 的微代码。
• 二、填空题 • 1、由于数据通路之间的结构关系,微操作 可分为(①)和( ② )两种。 • 2、在程序执行过程中,控制器控制计算 机的运行总是处于( ① )、分析指令和 ( ② )的循环之中。 • 3、微程序控制器的核心部件是存储微程 序的( ① ),它一般用( ② )构成。 • 4、CPU的四个主要功能是(A)、(B)、 (C)和(D)。 • 5、在CPU中保存当前正在执行指令的寄 存器是(A);保存当前正在执行的指令 地址的寄存器是(B);算术逻辑运算结 果通常放在(C)和(D)。
• 微程序控制器的设计思想是采用存储逻辑— — • 首先根据指令系统,写出对应所有机器指令 的全部微操作及其节拍安排,然后列出操作 时间表; • 再根据微操作的数目,经压缩确定微指令的 控制方式、下地址形成方式、微指令格式及 微指令字长,编出全部微指令的代码即码点, 即完成了设计; • 最后将微指令的码点注入到ROM中,即可作 为微操作的命令信号。 • ——加上PLA控制器如何解答。
• 一、选择题 • 7、广泛应用于IBM PC中的Intel 8088 CPU是( )。 • A. 8位微处理器;B. 16位微处理器; • C. 准16位微处理器。 • 8、广泛应用于IBM PC中的Intel 8086 CPU是( )。 • A. 16位微处理器;B. 准16位微处理器; • C. 准32位微处理器。 • 9、Intel 80386是32位微处理器, Intel 80486是( )位微处理器。 • A. 16; B. 32; C. 64。
XXX
3位
X X
2位 01:+ 10:11:M
X X
2位 01:R 10:L 11:V
X
X X X X
1位 4位 1:+1 0001:PCout
001:PC → B 010:R1 →B 011:R1 →B 100:R2→B 101:R2 →B 110:R3 →B 111:R3 →B
0010:PCin 0011:R1out 0100:R1in 0101:R2out 0110:R2in 0111:R3out 1000:R3in
• 5、比较组合逻辑控制器和微程序控制器的设 计思想。 • 解答:组合逻辑控制器的设计思想主要是采 用硬布线逻辑—— • 首先根据指令系统,写出对应机器指令的全 部微操作及其节拍安排,然后列出操作时间 表,再写出每一种微操作的逻辑表达式,化 简后画出相应的逻辑图,即完成了设计; • 这种逻辑电路主要是由门电路构成的复杂树 型网络,一旦构成后,除非重新设计和物理 上对它重新接线,否则要增加新的控制功能 是不可能的。
• • • • • •
解答:(1)相斥性微操作有以下五组: 移位器(R、L、V); ALU(+、-、M); A选通门的四个控制信号; B选通门的七个控制信号; 寄存器的输入与输出控制信号(即,输入时 不能输出,反之亦然)。 • 相容性微操作有以下五类: • A选通门的任一控制信号与B选通门的控制信 号;
……
uIR微命令控制 顺序控制
微地址 形成部件
状态条件
CM
中断系统
控制台
uAR
时序电路
• 4、比较组合逻辑控制器和微程序控制器的组 成。 • 解答要点:结合以上三、四题的答图,可见 两种控制器组成上的相同之处是: • 均有PC,IR,时序电路,中断机构及状态条 件。 • 不同之处主要是操作控制器即微操作命令序 列的形成部件不同:组合逻辑控制器的核心 部件是门电路,微程序控制器的核心部件是 控制存储器ROM。 • ——加上PLA控制器如何解答。
• 一、选择题 • 12、微指令格式中,( )。 • A. 垂直型微指令采用较长的微程序结构 去换取较短的微指令结构; • B.垂直型微指令采用较短的微程序结构 去换取较长的微指令结构。 • 13、与微指令的指令周期对应的是( )。 • A. 指令周期; B. 机器周期; • C. 节拍周期; D. 时钟周期。 • 14、状态寄存器用来存放( )。 • A. 算术运算结果;B .逻辑运算结果; • C . 运算类型; D. 算术、逻辑运算及 测试指令的结果状态。
• 一、选择题 • 6、微指令执行的顺序控制问题,实际上 是如何确定下一条微指令的地址的问题, 通常用的一种方法是断定方式,其基本 思想是( )。 • A. 用微程序计数器来产生后继微指令地 址; • B. 通过指令中指定一个专门字段来产生 后继微指令地址; • C. 由设计者在微指令代码中指定,或者 由设计者指定的判别测试字段控制产生 后继微指令地址。
• B选通门的任一控制信号与A选通门的控制信 号; • ALU的任一信号与加1控制信号; • 寄存器的四个输入控制信号; • 五组控制信号中组与组之间是相容的。 • (2)采用字段直接译码法设计微指令格式如 下(不包括顺序控制部分):