组合逻辑电路 课后答案
3组合逻辑电路习题解答
自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→0113．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
数字电子技术第四章课后习题答案（江晓安等编）
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：SF++⊕=+ABSABS BABS将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b )所示。
第四章（组合逻辑电路）习题解答
第四章 组合逻辑门电路4．2 试分析图中所示电路的逻辑功能。
解：Y AB AB AB AB A B ==+=⊕可知，图中所示电路为异或门电路。
4．3 试分析图中所示电路是否合理，并写出其最简与－或表达式。
A CB DB C D图4.3解：（1）由图写出逻辑表达式：Y AC B BD BC BC D =（2）化为与－或表达式：()()()Y AC B BD BC BC DAC B BD BC BC D AC B BD BC B C D ABCD ABC BC BD CD==+=++++=++++（3）由与－或表达式作出图示卡诺图：（4）由卡诺图得出最简逻辑表达式： Y A C B C D =++ 可见，图示电路不合理。
4．7 路灯由安装在三个不同地方的开关A 、B 、C 控制。
当总电源开关闭合时，三个开关可控制路灯的点亮和熄灭，这时，一个开关动作时灯亮，另一个开关动作时灯熄灭。
当总电源开关S 断开时，路灯不会亮。
试用与非门设计该路灯控制电路。
解：（1）分析设计要求并列出真值表：设总电源开关S 闭合时为1，断开时为0；路灯控制开关A 、B 、C 动作时为1，不动作时为0； 灯用Y 表示，灯灭为0，灯亮为1。
由此可列出真值表，如表题4.7所示：（2）求出最简与－或表达式 由真值表作出卡诺图，如图题4.7(a)所示。
由图可知，该逻辑函数已不能进一步化简。
因此，可直接写出逻辑表达式： Y A BC AB C A B C AB C =+++ 由真值表可知，S=0，Y=0；S=1时，Y 受A 、B 、C 的控制。
因此，符合题意要求的逻辑表达式应为：()Y S ABC ABC ABC ABC =+++ 将上式变换为与－非表达式：Y S ABC SABC SABC SABC = （3）画出逻辑图：如图题4.7(b)所示。
图题4.7C S（a ）（b ）4．8 由与非门设计一个数值范围判别电路。
设电路输入A 、B 、C 、D 为表示1位十进制数X 的8421BCD 码，当X 符合下列条件时，输出Y=1，否则输出为0。
组合逻辑电路习题解答
组合逻辑电路习题解答(总8页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--复习思考题3-1 组合逻辑电路的特点从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2 什么是半加什么是全加区别是什么若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3 编码器与译码器的工作特点编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5 什么是竞争-冒险产生竞争-冒险的原因是什么如何消除竞争-冒险在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习 题3-1试分析图所示各组合逻辑电路的逻辑功能。
解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕=(2) 化简与变换：令DC Y B A Y ⊕=⊕=21则 21Y Y Y ⊕=(3)由表达式列出真值表，见表。
输入中间变量中间变量 输出 A B C D Y 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 00 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
第4章-组合逻辑电路---课后答案
第4章[题4.1]．分析图P4.1电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。
图P4.1B YAP 56P P =图P4.2解：（1）逻辑表达式()()()5623442344232323232323Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+()()()2323Y P P C P P CAB AB C AB ABC AB AB C AB AB CABC ABC ABC ABC=+=+++=+++=+++（2）真值表（3）功能从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y =1，否则Y=0。
[题4.3]分析图P4.3电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
图P4.3B1Y 2[解]解：2Y AB BC AC =++12Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（））B 、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[题4.4] 图P4.4是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
图P4.4[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。
3232211 , ,A A Y A Y A Y ⊕===，4324A A A Y ++=（2）COMP=0、Z=0时，Y 1=A 1，Y 2=A 2，Y 3=A 3，Y 4=A 4。
、COMP=0、Z=0的真值表从略。
[题4.5] 用与非门设计四变量的多数表决电路。
第二章 组合逻辑电路课后习题答案
第二章组合逻辑1.分析图中所示的逻辑电路，写出表达式并进行化简A BFF = AB + B = ABA B CFF = AB BABC CABC = AB + AC + BC + BC = AB + BC + BC2.分析下图所示逻辑电路，其中S3、S2、S1、S0为控制输入端，列出真值表，说明F 与A、B 的关系。
F1=10S B BS A ++F2=32SB A ABS +F=F 1F 2=1SB BS A ++A 0 0 AB A B 00 11 01 1F 1S 1 S 010 0A+B A+B A0 11 01 1F 2S 3 S 2F 0 0 ××1F 1F 1F 10 1 ××1 0 ××1 1 ××F=F 1F 2S 3 S 2 S 1 S 0A ××0 0 A B A B 0××0 1×× 1 0×× 1 1F=F 1F 2S 3 S 2 S 1 S 03.分析下图所示逻辑电路，列出真值表，说明其逻辑功能。
解：F1=C B BC A C AB C B A +++=ABCC B A ABC C B A C B A +⊕=++)(真值表如下：当B ≠C 时，F1=A 当B=C=1时，F1=A 当B=C=0时，F1=0裁判判决电路，A 为主裁判，在A 同意的前提下，只要有一位副裁判（B ，C ）同意，成绩就有效。
F2=AC BC AB C A C B B A ++=++真值表如下：当A 、B 、C 三个变量中有两个及两个以上同时为“1”时，F2=1。
4.图所示为数据总线上的一种判零电路，写出F 的逻辑表达式，说明该电路的逻辑功能。
解：F=1514131211109876543210A A A A A A A A A A A A A A A A +++只有当变量A0~A15全为0时，F =1；否则，F =0。
数字电路与数字逻辑3组合逻辑电路习题解答
3 33习 题1．解： CO =AB +BC +ACAC BC AB C B A ABC CO C B A ABC S +++++=+++=）（）（AC BC AB C B A ABC ）（+++=AC BC AB C AC BC AB B AC BC AB A ABC +++= A B AB C AC C A B C BC B A ABC +++= C B A C B A C B A ABC +++=真值表A B C S CO A B C S CO 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 011111111电路功能：一位全加器，A 、B 为两个加数，C 为来自低位的进位，S 是相加的和，CO 是进位。
2．解：处于工作状态的译码器C 、D 应输入的状态C D ① 0 0 ② 0 1 ③ 1 0 ④11逻辑功能：由74LS139构成的4线—16线译码器3．解：由图可见，74HC138的功能扩展输入端必须满足E 1＝1、032==E E 才能正常译码，因此E 1＝A 3＝1；542A A E =，即A 4＝1，A 5＝1； 0763=+=A A E ，即A 6＝0，A 7＝0。
所以，该地址译码器的译码地址范围为A 7A 6A 5A 4A 3A 2A 1A 0＝00111A 2A 1A 0＝00111000～3 3400111111，用十六进制表示即为38H ～3FH 。
输入、输出真值表如表P3.3-1所示。
表3.3-1 地址译码器的真值表4．解：由图写出逻辑函数并化简，得02460246L Y Y Y Y Y Y Y Y A BC ABC ABC ABC C ==+++=+++=5． 解：F AB B C A B C AB C ABC ABC =+=+++3 359．解：4选1数据选择器的逻辑表达式为： 301201101001D A A D A A D A A D A A Y +++=将A 1=A ，A 0=B ，D 0=1，D 1=C ，C D =2，D 3=C 代入得 ABC C B A BC A C B A C B A ABC C B A BC A B A Y ++++=+++=根据表达式可画出波形图：C ABL10．解：（1）写出逻辑函数表达式： C AB C B A BC A C B A C B A L ++++=（2）用卡诺图化简3 3611．解：567m m m ABC C B A ABC C AB AC AB L ++=+++=+=13． 解：D C B D C D D C A D C B D C C A F +++=++=)(0⋅+++=+++=CD D C D C A D C AB D C B D C D C A D C A令A 1=C ，A 0=D ，AB D =0，A D =1，D 2=1，D 3=0 连线图：14． 解：3 371。
数字电子技术基础-课后习题答案第4章组合逻辑电路
第四章习题答案4-1(a)100A A F ⊕=,211A A F ⊕=,322A A F ⊕=,33A F =(b) 000B A C =,011111)()(C B A B A C ⊕+=,000B A S ⊕=,0111)(C B A S ⊕⊕= (c) B A AB F +=（同或）(d) B A AC F +=1,B A BC F +=2,C A BC F+=3, 4-2，F ，F ，F∑=)9,8,7,6,5(3m F ，∑=)9,4(2m F ，∑=)8,7,3,2(1m F ，∑=)8,6,3,1(0m F卡诺图化简D F =3,AD D C B F +=2,D A C B CD F ++=1,D B A D A F +=0，F ，F ，F∑=)9,8,7,6,5(3m Y ，∑=)9,4,3,2,1(2m Y ， ∑=)8,7,4,3,0(1m Y ，∑=)8,6,4,2,0(0m Y用4-16线译码器实现987653F F F F F Y =,943212F F F F F Y =,874301F F F F F Y =,864200F F F F F Y =4-3将四片138译码器级联，ST 接高电平，ST 接低电平，ST 由译码控制3442A A ST =,3432A A ST =,3432A A ST =,3432A A ST =4-4113471347(1,3,4,7)F m m m m m F F F F ===∑ 2046046(0,4,6)F m m m m F F F ===∑4-51）一片8选1，输入A 、B 、C 分别接8选1的地址A 2,A 1,A 00,,1,17563420========D D D D D D D D D D2）两片8选1，输入A 、B 、C ，D 分别接4选1的地址012,,,A A A E1,01413121197651151084320================D D D D D D D D D D D D D D D D4-6A S SB A S S B A S S AB S S F 01010101)()(+⊕+++= A S S B A S S B A S S B S S A S S AB S S F 010*********+++++=将A S S ,,01分别接8选1的地址012,,A A A ，则输入端分别是0,1,,70635421========D D D D B D B D D D4-71) 输入A,B,C,D 分别接加法器的A 3,A 2,A 1,A 0, 加法器的B 3B 2B 1B 0=0011,CI=0 2) 输入A,B,C,D 分别接加法器的A 3,A 2,A 1,A 0, 加法器的B 3B 2B 1B 0=1101,CI=04-8假设四位被加数为ABCD ，加数为EFGH 输入A,B,C,D 分别接加法器的A 3,A 2,A 1,A 0, 加法器的B 3,B 2,B 1,B 0如下：M CI M H B M G B M F B M E B =⊕=⊕=⊕=⊕=,,,,01234-9真值表∑=)15,14,13,11,7(m F1)8选1数据选择器，将B A M ,,分别接8选1的地址012,,A A A ，则输入端分别是0,1,42107653========D D D D D C D D D2)用3-8译码器151413117151413117F F F F F m m m m m F ==4-10设三个开关分别为A,B,C ，开关的关闭为1，打开为0；灯的输出为F ，灯的亮为1，灭为0真值表C B A F =输入ABCD 分别接4-16译码器的地址段A 3,A 2,A 1,A 0 1) a 端：0158421=====D D D D D , 其余数据端接1 2) b 端：所有数据端均接1，1150=D D3) c 端：012109653======D D D D D D ,其余数据端接1 4) d 端：0158421=====D D D D D ,其余数据端接15) e 端：01514131187421=========D D D D D D D D D ,其余数据端接1 6) f 端：1150==D D ,其余数据端接07) g 端：08421====D D D D ,其余数据端接1设输出灯亮为1，灭为0真值表如下：1)4-16输入ABCD 分别接4-16译码器的地址段A 3,A 2,A 1,A 0（1) F 1端：143210=====D D D D D , 其余数据端接0 （2) F 2端：198765=====D D D D D , 其余数据端接0 （3) F3端：1151413121110======D D D D D D , 其余数据端接0 2）4位数据比较器实现用两片数据选择器，输入端ABCD 分别接两个比较器的A 3A 2A 1A 0,第一片比较器的B 3B 2B 1B 0=0101，第二片的B 3B 2B 1B 0=1001，两片的级联端0,1===<>=B A B A B A I I I ，则:B A I F <=11，B A I F >=23，212F F F =用4-16输入A 1A 0B 1B 0分别接4-16译码器的地址段A 3,A 2,A 1,A 0 （1) F 0端：1151375====D D D D , 其余数据端接0（2) F 1端：1141311976======D D D D D D , 其余数据端接0 （3) F 2端：1141110===D D D , 其余数据端接0 （4) F 3端：115=D , 其余数据端接04-141）只要把两片的B A I =直接相连就可以判断三个输入数据是否相等，假定输入为ABCD 四门课程，及格为1，不及格为0；输出F 为能否毕业，能够毕业为1，不能毕业为0。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第4章[题]．分析图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。
图P4.1B YAP 56P P =图解：（1）逻辑表达式()()()5623442344232323232323Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+()()()2323Y P P C P P CAB AB C AB ABC AB AB C AB AB CABC ABC ABC ABC=+=+++=+++=+++（2）真值表（3）功能从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y =1，否则Y=0。
[题] 分析图电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
图P4.3B1Y 2[解]解： 2Y AB BC AC =++12Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（））由真值表可知：、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[题] 图是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
图P4.4[解]（1）COMP=1、Z=0时，TG1、TG3、TG5导通，TG2、TG4、TG6关断。
，（2）COMP=0、Z=0时，Y1=A1，Y2=A2，Y3=A3，Y4=A4。
、COMP=1、Z=0时的真值表、Z=0的真值表从略。
[题] 用与非门设计四变量的多数表决电路。
当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。
[解] 题的真值表如表所示，逻辑图如图(b)所示。
表A4.5输 入输 出A B C D 0 0 0 0 0 00 0 0 1 0 1 0 1 0 10 0 0 1 1 0 1 1 0 0 0 1 1 01 1 Y000010001 0 1 0 1 0 1 01 1 1 1 1 11 1 0 0 0 1 1 0 1 1 0 00 1 1 0 1 100010111输 入输 出A B C D Y由表可写输出逻辑函数式Y ABCD ABCD ABCD ABCD ABCD ABC ABD ACD BCD=++++=+++填卡诺图，如图(a)所示合并最小项，得最简与—或式Y ABC ABD ACD BCD =⋅⋅⋅00 01 11 1000011110Y AB CD0 0 0 00 0 1 00 1 1 10 0 1 0图A4.5 aAB C 图A4.5bD[题] 有一水箱由大、小两台泵M L 和M S 供水，如图所示。
水箱中设置了3个水位检测元件A 、B 、C 。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。
试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。
图P4.6[解] 题的真值表如表所示。
表真值表中的、、化简后得到：SM LMS M A BC =+， L M B =（M S 、M L 的1状态表示工作，0状态表示停止）。
逻辑图如图(b)。
[题] 设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。
可以采用各种逻辑功能的门电路来实现。
[解] 题的真值表如表所示。
逻辑图如图所示。
图A4.71234A[题] 试画出用4片8线-3线优先编码器74LS148组成32线-5线优先编码器的逻辑图。
74LS148的逻辑图见图。
允许附加必要的门电路。
[解] 以表示32个低电平有效的编码输入信号，以D 4D 3D 2D 1D 0表示输出编码，可列出D 4、D 3与Y EX4Y EX3Y EX2Y EX1关系的真值表。
如表所示。
从真值表得到逻辑电路图略。
[题] 某医院有一、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。
现要求当一号病室的铵钮按下时，无论其他病室内的按钮是否按下，只有一号灯亮。
当一号病室的按钮没有按下，而二号病室的按钮按下时，无论三、四号病室的按钮是否按下，只有二号灯亮。
当一、二号病室的按钮都未按下而三号病室的按钮按下时，无论四号病室的铵钮是否按下，只有三号灯亮。
只有在一、二、三号病室的按钮均未按下，而四号病室的按钮按下时，四号灯才亮。
试分别用门电路和优先编码器74LS148及门电路设计满足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。
74LS148的逻辑图如图所示，其功能表如表所示。
表 74LS148的功能表[解] 设一、二、三、四号病室分别为输入变量1234A A A A 、、、，当其值为0时，表示呼叫按钮按下，为1时表示没有按呼叫铵钮,将它们接到74HC148的3210I I I I 、、、输入端后，便在74HC148的输出端210Y Y Y 、、得到对应的输出编码；设一、二、三、四号病室呼叫指示灯分别为Z 1、Z 2、Z 3、Z 4，其值为1指示灯亮，否则灯不亮，列出真值表，如表示。
表将该真值表与表对照可知，在74LS148中47I I 应接1，0,1EX S Y ==。
则 1210221032104210S SS SZ Y YY Y Z Y Y Y Y Z Y YY Y Z Y Y Y Y ⎧=⎪=⎪⎨=⎪⎪=⎩由上式可得出用74LS148和门电路实现题目要求的电路如图所示。
1Z 2Z 3Z 4Z Y YY[题] 写出图中Z 1、Z 2、Z 3的逻辑函数式，并化简为最简的与-或表达式。
74LS42为拒伪的二-十进制译码器。
当输入信号A 3A 2A 1A 0为0000～1001这10种状态时，输出端从依次给出低电平，当输入信号为伪码时，输出全为1。
[解]图P4.1012Z 3Z利用伪码用卡诺图化简，得：约束条件：[题] 画出用两片4线-16线译码器74LS154组成5线-32线译码的接线图。
图是74LS154的逻辑框图，图中是两个控制端（亦称片选端）译码器工作时应使同时为低电平，输入信号A3、A2、A1、A0为0000～1111这16种状态时，输出端从依次给出低电平输出信号。
图A4.11[解]电路如图所示。
当A4=0时，片（1）工作，对应输出低电平；当A4=1时，片（2）工作，对应输出低电平。
[题] 试画出用３线-８线译码器74LS138和门电路产生多输出逻辑函数的逻辑图（74LS138逻辑图如图所示，功能表如表所示）。
图P4.12[解] 令A=A 2，B=A 1 ,C=A O 。
将Y 1Y 2Y 3写成最小项之和形式，并变换成与非-与非形式。
用外加与非门实现之，如图所示。
图A4.1223Y 1[题] 画出用4线-16线译码器74LS154（参见题）和门电路产生如下多输出逻辑函数的逻辑图。
[解]电路图如图所示。
图A4.13231[题] 用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。
输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。
[解] 设a i 为被减数，b i 为减数，c i-1为来自低位的借位，首先列出全减器真值表，然后将Di ，Ci 表达式写成非-与非形式。
最后外加与非门实现之。
由全减器真值表知：全减器真值表输 入输 出M i N i B i-10110100 10 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 1D i 表4.140111000 1B i同理可知令a i =A 2，b i =A 1，c i-1=A 0。
电路如图所示。
1 0 0图A 4.14i i i-1[题] 试用两片双4选1数据选择器74LS153和3线-8线译码器74LS138接成16选1数据选择器。
74LS153的逻辑图见图，74LS138的逻辑图见图。
[解] 见图。
[题] 分析图电路，写出输出Z 的逻辑函数式，并化简。
CC4512为8选1数据选择器，它的逻辑功能表如表所示。
表 CC4512的功能表图A4.16D[解]=[题] 图是用两个4选1数据选择器组成的逻辑电路，试写出输出Z 与输入M 、N 、P 、Q 之间的逻辑函数。
已知数据选择器的逻辑函数式为图A4.17[解][题] 试用4选1数据选择器74LS153产生逻辑函数 [解] 4选1数据选择器表达式为：而所需的函数为与4选1数据选择器逻辑表达式比较，则令，接线图如图所示。
[题] 用8选1数据选择器74HC151（参见图）产生逻辑函数[解] 令A=A2，B=A1，C=A0，D=D0～D7，将Y写成最小项之和的形式，找出与8选1数据选择器在逻辑上的对应关系，确定D0～D7所接信号。
则如图所示。
D图A4.19[题] 用8选1数据选择器74HC151（参见图）产生逻辑函数[解]将Y变换成最小项之和形式。
令A=A2，B=A1，C=A0，，否则接0。
如图所示。
凡Y中含有的最小项，其对应的Di接1[题] 设计用3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都控制电灯由亮变灭或由灭变亮。
要求用数据选择器来实现。
[解] 以A、B、C表示三个双位开关，并用0和1分别表示开关的两个状态。
以Y表示灯的状态，用1表示亮，用0表示灭。
设ABC=000时Y=0，从这个状态开始，单独改变任何一个开关的状态Y的状态要变化。
据此列出Y与A、B、C之间逻辑关系的真值表。
如表所示。
取4选1数据选择器，令A1=A，A0=B，D0=D3=C，D1=D2=，即得图。
图A4.21[题]人的血型有A、B、AB、O四种。
输血时输血者的血型与受血者血型必须符合图中用箭头指示的授受关系。
试用数据选择器设计一个逻辑电路，判断输血者与受血者的血型是否符合上述规定。
（提示：可以用两个逻辑变量的4种取值表示输血者的血型，用另外两个逻辑变量的4种取值表示受血者的血型。
）图p4.22[解] 以MN的4种状态组合表示输血者的4种血型，并以PQ的4种状态组合表示受血者的4种血型，如图(a)所示。
用Z表示判断结果，Z=0表示符合图(a)要求，Z=1表示不符合要求。
据此可列出表示Z与M、N、P、Q之间逻辑关系的真值表。
从真值表写出逻辑式为其真值表如表所示。
令A2=M，A1=N，A0=P0*******(b)电路。
Q图A4.22ABOMN(00)(01)(10)(11)PQ(00)(01)(10)(11)(a)[题] 用8选数据选择器74HC151（参见图）设计一个组合逻辑电路。