数据选择器及数据分频器

14
13
12
11
10
9
C C 74H C T 151 1 2 3 4 5 6 7 8
D3
D2
D1
D0 Y
Y
ST
Vss
Y D 0 A 2 A1 A 0 D 1 A 2 A1 A 0 D 7 A 2 A1 A 0

7
7
Dimi
i0
Y D 0 A 2 A1 A 0 D 1 A 2 A1 A 0 D 7 A 2 A1 A 0
V SS
串联扩展
比 较 输 出
Y A >B） （ Y A <B） （ Y A =B） （ A 11 B 11 … （ A>B） Y A >B） I （ （ A<B） Y A <B） I （ （ A=B） Y A =B） I （ A8 B8 A7 B7 （ A>B） Y A >B） I （ （ A<B） Y A <B） I （ （ A=B） Y A =B） I （ （ A>B） I （ A<B） I （ A=B） I 0 0 1
逻辑表达式
L1 A B L2 A B L 3 A B AB A B A B
L 1 (A > B ) ≥1 L 3 (A = B ) L 2 (A < B )
逻 辑 图
A
1
&
B
1
&
4位数值比较器 四位数值比较器CT74LS85功能表
比 A3 B3 A3>B3 A3<B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 × × A2>B2 A2<B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 较 输 入 A0 B 0 × × × × × × A0>B0 A0<B0 A0=B0 A0=B0 A0=B0 × × × × A1>B1 A1<B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1 级 联 输 入 I(A>B) I(A<B) I(A=B) × × × × × × × × 1 0 0 × × × × × × × × 0 1 0 × × × × × × × × 0 0 1 输 出 A2 B2 A1 B1 Y(A>B)Y(A<B) Y(A=B) 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1
L ( A, B , C , D )
m ( 0 ,3, 4 ,5,9 ,10 ,11 ,12 ,13 )
①选用8选1数据选择器CC74HCT151
②设A2=A、A1=B、A0=C
③求Di
AB CD 00 01 11 10 00 1 0 1 0 01 1 1 0 0 11 1 1 0 0 10 0 1 1 1
D
真值表
输 A1 0 0 1 1 入 A0 0 1 0 1 Y0 D 0 0 0 输出 Y1 0 D 0 0 Y2 0 0 D 0 Y3 0 0 0 D
地 址 变 量
将1个输入数 据传送到多 个输出端
由地址码决定 将输入数据Ｄ 送给哪１路输 出。
逻辑表达式
Y 0 D A1 A 0 Y 2 DA 1 A 0 Y1 D A1 A 0 Y 3 DA 1 A 0
B 3 I(A < B ) I (A = B ) I (A > B )Y (A > B )Y (A = B )Y (A < B ) G N D (a) TTL 数 值 比 较 器 引 脚 图
B2
A 2 Y (A = B ) I (A > B ) I (A < B ) I (A = B ) A 1 (b ) CMOS 数 值 比 较 器 引 脚 图
集成数据分配器
把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带 使能端的二进制译码器就是数据分配器。
由74LS138构成的1路-8路数据分配器
STB=D或STC=D，实现原 码输出； STA=D，实现反码输出
Y0 Y1 Y2 D 1 STC 74LS138 STA STB Y3 Y4 Y5 Y6 Y7 A2 A1 A0 出 数 据 输
比较器的级联
集成数值比较器
VCC A3 B2 A2 A1 B1 A0 B0 VDD A3 B 3 Y (A > B ) Y (A < B ) B 0 A0 B1
16
15
14
13
12
11
10
9
16
15
14
13
12
11
10
9
CT74LS85 1 2 3 4 5 6 7 8 1 2 3
C C 1 4 58 5 4 5 6 7 8
4.6 数值比较器
4.6.1 1位数值比较器 4.6.2 4位数值比较器 4.6.3 数值比较器的位数扩展
用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。
1位数值比较器
设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的
真值表。
A 0 0 1 1 B 0 1 0 1 L 1 (A > B ) 0 0 1 0 L 2 (A < B ) 0 1 0 0 L 3 (A = B ) 1 0 0 1
3.3.2 译码器的应用
1、用3线—8线译码器实现一位全加器
①根据逻辑功能写出输出逻辑函数表达式，并变换为与 非-与非形式。
S i ( A i , B i , C i 1 ) m (1, 2 , 4 , 7 ) m 1 m 2 m 4 m 7 C i ( Ai , B i , C i 1 ) m ( 3 ,5 , 6 , 7 ) m 3 m 5 m 6 m 7

3
Dimi
i0
集成双4选1数据选择器 CC74HC153
VDD 2ST A0 2D 3
2 D 2 2 D 1 2D 0
2Y
输 ST D × D0 D1 D2 D3
入 A1 × 0 0 1 1 A0 × 0 1 0 1
输 出 Y 0 D0 D1 D2 D3
16
15
14
13
12
11
10
9
1 0
C C 74H C 153 1 2 3 4 5 6 7 8
数据分配器的逻辑功能是将1个输入数据传送到多个输出端，具体传送到哪一个输 出端，是由一组选择控制信号确定。 数据分配器就是带选通控制端即使能端的二进制译码器。只要在使用中，把二进制 译码器的选通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了。 数据分配器经常和数据选择器一起构成数据传送系统。其主要特点是可以用很少几 根线实现多路数字信息的分时传送。
D0=D
D2=1
D6=1
D4=D
D1=D
D3=0
D7=0
D5=1
④画连线图
L Y CC74H CT151 D0 D1 D2 D3 D4 D5 D6 D7 A2 A1 A0 ST
D D 1 0 D 1 1 0
A B C 0
本节小结
数据选择器是能够从来自不同地址的多路数字 信息中任意选出所需要的一路信息作为输出的组合 电路，至于选择哪一路数据输出，则完全由当时的 选择控制信号决定。 数据选择器具有标准与或表达式的形式，提供 了地址变量的全部最小项，并且一般情况下，Di可 以当作一个变量处理。因为任何组合逻辑函数总可 以用最小项之和的标准形式构成。所以，利用数据 选择器的输入Di来选择地址变量组成的最小项mi， 可以实现任何所需的组合逻辑函数。 用数据选择器实现组合逻辑函数的步骤：选用 数据选择器→确定地址变量→求Di→画连线图。
4.5 数据选择器
3.3.5 4选1数据选择器
从多路输入数据 中选择一路输出
输 入 数 据
真值表
输 D D0 D1 D2 D3 A1 0 0 1 1 入 A0 0 1 0 1 输 出 Y D0 D1 D2 D3
地 址 变 量
由地址码决定 从４路输入中 选择哪１路输 出。
逻辑表达式
Y D 0 A1 A 0 D 1 A1 A 0 D 2 A1 A 0 D 3 A1 A 0
4
L
4
Y
1 2
C C74H C 153 A1 A0 ST
D0 D1 D2 D3
画连线图
C C 0 1 A B 0
求Di的 方法
mi m0
（2）真值表法
A 0 0 0 m1 0 1 m2 1 1 m3 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 L 0 1 1 0 0 0 1 1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Y0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7
Y8 Y9 Y10Y 11 Y 12Y 13 Y 14 Y 15
译码输出
4 线 -16 线 译 码 器
3.3.5 1路-4路数据分配器
输 入 数 据
基本步骤 逻辑函数
n个地址变量的数据 选择器，不需要增 加门电路，最多可 实现n＋1个变量的 函数。
L A B C A B C AB
3个变量，选用4选1数 据选择器。 1
1
确定数据选择器
2
选用CC74HC153
2 CC74HC153有两个地 址变量。
确定地址变量
A1=A、A0=B
3
（1）公式法
函数的标准与或表达式：
3
L A B C A B C AB m 0 C m 1C m 2 0 m 3 1
4选1数据选择器输出信号的表达式：
求Di
Y m 0 D 0 m 1 D1 m 2 D 2 m 3 D 3
比较L和Y，得：
D 0 C 、 D1 C 、 D 2 0、 D 3 1
1
D
0
D1
D2 D3 D4 D5 D6 D7
3.4 数据选择器的应用
基本原理
数据选择器的主要特点：
2
n
பைடு நூலகம்
（1）具有标准与或表达式的形式。即： （2）提供了地址变量的全部最小项。 （3）一般情况下，Di可以当作一个变量处理。
Y

1
Dimi
i0
因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利 用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需 的组合逻辑函数。
A0 A1 A2 74LS138
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 & Ci & Si
1
ST A ST B ST C
2、
3线—8线译码器（ 74LS138 ）的级联扩展
译码输入 A0A 1A 2 A3
A0A 1A 2
STA STB STC 低位片
A0A 1A 2
STA STB STC 高位片
C=０时L=０， 故D0=C
C=0时Ｌ＝1 故D1=C L=0，故 D2=0 L=1，故 D3=1
求Di的 方法
AB C 0 1
（3）卡诺图法
00 0 1 01 1 0 11 1 1 10 0 0
D0
D1
D3
D2
D 0 C 、 D1 C 、 D 2 0、 D 3 1
例
用数据选择器实现函数：
②设A2=Ai，A1=Bi，A0=Ci-1
S ( A , B , C ) Y 1Y 2 Y 4 Y 7 i i i i 1 C i ( Ai , B i , C i 1 ) Y 3 Y 5 Y 6 Y 7
③画出用二进制译码器和与非门实现这些函数的接线 图。
C i-1 Bi Ai
0 0 0
1ST
A1 1D 3 1D 2 1D 1 1D 0
1Y Vss
选通控制端ST为低电平有效，即ST=0时芯片被选 中，处于工作状态；ST=1时芯片被禁止，Y=0。
3.3.5 8选1数据选择器
VDD D 4 D5 D6 D7 A0 A1
A2
集成8选1数据 选择器 CC74HCT151
16
15

Dimi
i0
CC74HCT151的真值表
输 D × D0 D1 D2 D3 D4 D5 D6 D7 A2 × 0 0 0 0 1 1 1 1 A1 × 0 0 1 1 0 0 1 1 入 A0 × 0 1 0 1 0 1 0 1 输 出
Y
ST
1 0 0 0 0 0 0 0 0
Y 0 D0 D1 D2 D3 D4 D5 D6 D7
数据输入端
地址输入端
本节小结 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码 器。实际上译码器就是把一种代码转换为另一种代码的电路。 译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理 类似，设计方法也相同。 二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小 项之和的形式，所以，由二进制译码器加上或门即可实现任何组合逻辑函数。