数据选择器与分配器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
地址码
S3 S2 S1
数据输入 (任选一路)
Y 0 ~ Y 7 — 数据输出（D ） S1 、 S 2 — 使能控制端
S1 1 , S 2 0 时 , 实现数据分配器的功能 。
3. 4 数据选择器和分配器
发送
并行传送 接收
数 据 传 输 方 式
0 1 1 0
0 1 1 0
0 1 1 0
在发送端和接收端不需要 0 串行传送 数据 并-串 或 串-并 转换装置， 1 但每位数据各占一条传输线，当 1 传送数据位数增多时，成本较高， 0 且很难实现。 串-并转换：数据分配器
并-串转换：数据选择器
D0 A2 A1 A0 EN S
D7
D0
1 0
A3
A2
A1
A0
07
32 选 1 数据选择器 四片 8 选 1（74151） 方法 1： 74LS139 双 2 线 - 4 线译码器
Y
&
禁止 Y3 禁止 使能
D …D
7 0
Baidu Nhomakorabea
0 D D D D D D D 16 8 0 24 15 7 23 31
2. 集成数据选择器的扩展
D D80 D D15 7 D8 D15 Y2 0 Y 高位 使能 74151 (2) 禁止
D7 … D0 A2 A1 A0 EN … S D8 D15 1 D7 … …
Y
≥1
两片 8 选 1（74151） 16 选 1数据选择器
D7 Y1 D0 0 Y 使能 禁止 74151 (1) 低位
3. 4. 1 数据选择器 ( Data Selector )
能够从多路数据输入中选择一路作为输出的电路 一、4 选 1 数据选择器 1. 工作原理 输 D0 输 D3 2. 真值表 4选 1 0 出 1 2 Y 入 D1 D2 数 数据选择器 数 D A A Y
1 0
D0 D1 D2 D3
0 0 1 1
数据输出
S1 — 数据输入（D）
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Y 0 ~ Y 7 — 数据输出（D ）
S2 、 S 3 — 使能控制端 S 2 S 3 0时 , 实现数据分配器的功能。
S2 — 数据输入（D）
74LS138
A0 A1 A2 STB STC STA A0 A1 A2
m0 D0 m1 D1 m2 D2 m3 D3
4. 逻辑图
&
Y = D3 0 1 2
1 ≥1
0 A1 1 1 A0 0
1 1
D0 D1 D2 D3
二、集成数据选择器 1. 8 选 1 数据选择器 74151 74LS151 74251 74LS251
引 脚 排 列 图
VCC D4 D5 D6 D7 A0 A1 A2
S3 D15 …D8
S2 D7 … D0
S1
1 0
0 1
1/2 74LS139
0 1 S A4 A3 0 1 1 1 0 1 1 0
0 1
A2 A1 A0
07
四片 8 选 1（74151）
32 选 1 数据选择器
方法 1：真值表（使用 74LS139 双 2 线 - 4 线译码器）
A4 0 0 1 1
16 15 14 13 12 11 10 9
74LS151
1 2 3 4 5 6 7 8
功 能 示 意 图
Y
D 07 0 1 2 3 4 5 6
17 Y D 0 1 2 3 4 5 6
禁止 MUX 使能
……
D7 D0 A2 A1 A0 S 1 ╳ ╳ 0 1 0 ╳ 1 1 0 0
D3 D2 D1 D0 Y Y S 地
Y0 Y1 Y2 Y3
D A1 A0 D A1 A0 D A1 A0 D A1 A0
函 数 式 Y1 Y2
&
选择控制
Y0
&
Y3
&
真 值 表
A1 A0 Y0 Y1 Y2 Y3
0 0 1 1
&
D
1 1
逻辑图
A1
A1
二、集成数据分配器 用 3 线-8 线译码器可实现 1 路-8 路数据分配器
四路 8 位 并行数据
四片8选1 四路 1 位 串行数据 一片4选1
一路 1 位 串行数据
3. 4. 2 数据分配器 ( Data Demultiplexer ) 将 1 路输入数据，根据需要分别传送到 m 个输出端 一、1 路-4 路数据分配器
数据输出 数据 输入
D
1 路-4 路 数据分配器 A1 0 1 0 1 D 0 0 0 A0 0 D 0 0 0 0 D 0 0 0 0 D
0 1 0 1
D0 D1 D2 D3
据
D3
据
A1
A0
0 1 0 1 选择控制信号
3. 函数式
Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0
一、4 选 1 数据选择器
3. 函数式
Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0
A3 译码器输出（1） （2） （3） （4） 输出信号 工 禁 禁 禁 D0 ~ D7 0 Y0 0 D8 ~ D15 禁 工 禁 禁 1 Y1 0 D16 ~ D23 禁 禁 工 禁 0 Y2 0 D24 ~ D31 1 Y3 0 禁 禁 禁 工
方法 2：74LS153 双 4 选 1 数据选择器（电路略）
Y 0 Y 1 当A S 1 时 ，选择器被禁止 A — 地址端 2 0 当S 0 时 ，选择器被选中（使能） D D — 数据输入端
7 0
S — 选通控制端
Y D A2数据输出端 A1 A0 D1 A2 A1 A0 D7 A2 A1 A0 Y 、 Y 0—
禁止 Y1 禁止 使能 禁止 Y0 使能 禁止
D7
禁止 Y2 使能 禁止
D7
74151 (4)
A2 A1 A0 EN
…D
74151 (3)
0
A2 A1 A0 EN
D7
…D
74151 (2)
0
A2 A1 A0 EN
74151 (1) … DA A A
0 2 1
0
EN
D31 …D24
S4 D23 …D16
S3 S2 S1
数据输入 (任选一路)
Y 0 ~ Y 7 — 数据输出（D ） S1 、 S 2 — 使能控制端
S1 1 , S 2 0 时 , 实现数据分配器的功能 。
3. 4 数据选择器和分配器
发送
并行传送 接收
数 据 传 输 方 式
0 1 1 0
0 1 1 0
0 1 1 0
在发送端和接收端不需要 0 串行传送 数据 并-串 或 串-并 转换装置， 1 但每位数据各占一条传输线，当 1 传送数据位数增多时，成本较高， 0 且很难实现。 串-并转换：数据分配器
并-串转换：数据选择器
D0 A2 A1 A0 EN S
D7
D0
1 0
A3
A2
A1
A0
07
32 选 1 数据选择器 四片 8 选 1（74151） 方法 1： 74LS139 双 2 线 - 4 线译码器
Y
&
禁止 Y3 禁止 使能
D …D
7 0
Baidu Nhomakorabea
0 D D D D D D D 16 8 0 24 15 7 23 31
2. 集成数据选择器的扩展
D D80 D D15 7 D8 D15 Y2 0 Y 高位 使能 74151 (2) 禁止
D7 … D0 A2 A1 A0 EN … S D8 D15 1 D7 … …
Y
≥1
两片 8 选 1（74151） 16 选 1数据选择器
D7 Y1 D0 0 Y 使能 禁止 74151 (1) 低位
3. 4. 1 数据选择器 ( Data Selector )
能够从多路数据输入中选择一路作为输出的电路 一、4 选 1 数据选择器 1. 工作原理 输 D0 输 D3 2. 真值表 4选 1 0 出 1 2 Y 入 D1 D2 数 数据选择器 数 D A A Y
1 0
D0 D1 D2 D3
0 0 1 1
数据输出
S1 — 数据输入（D）
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Y 0 ~ Y 7 — 数据输出（D ）
S2 、 S 3 — 使能控制端 S 2 S 3 0时 , 实现数据分配器的功能。
S2 — 数据输入（D）
74LS138
A0 A1 A2 STB STC STA A0 A1 A2
m0 D0 m1 D1 m2 D2 m3 D3
4. 逻辑图
&
Y = D3 0 1 2
1 ≥1
0 A1 1 1 A0 0
1 1
D0 D1 D2 D3
二、集成数据选择器 1. 8 选 1 数据选择器 74151 74LS151 74251 74LS251
引 脚 排 列 图
VCC D4 D5 D6 D7 A0 A1 A2
S3 D15 …D8
S2 D7 … D0
S1
1 0
0 1
1/2 74LS139
0 1 S A4 A3 0 1 1 1 0 1 1 0
0 1
A2 A1 A0
07
四片 8 选 1（74151）
32 选 1 数据选择器
方法 1：真值表（使用 74LS139 双 2 线 - 4 线译码器）
A4 0 0 1 1
16 15 14 13 12 11 10 9
74LS151
1 2 3 4 5 6 7 8
功 能 示 意 图
Y
D 07 0 1 2 3 4 5 6
17 Y D 0 1 2 3 4 5 6
禁止 MUX 使能
……
D7 D0 A2 A1 A0 S 1 ╳ ╳ 0 1 0 ╳ 1 1 0 0
D3 D2 D1 D0 Y Y S 地
Y0 Y1 Y2 Y3
D A1 A0 D A1 A0 D A1 A0 D A1 A0
函 数 式 Y1 Y2
&
选择控制
Y0
&
Y3
&
真 值 表
A1 A0 Y0 Y1 Y2 Y3
0 0 1 1
&
D
1 1
逻辑图
A1
A1
二、集成数据分配器 用 3 线-8 线译码器可实现 1 路-8 路数据分配器
四路 8 位 并行数据
四片8选1 四路 1 位 串行数据 一片4选1
一路 1 位 串行数据
3. 4. 2 数据分配器 ( Data Demultiplexer ) 将 1 路输入数据，根据需要分别传送到 m 个输出端 一、1 路-4 路数据分配器
数据输出 数据 输入
D
1 路-4 路 数据分配器 A1 0 1 0 1 D 0 0 0 A0 0 D 0 0 0 0 D 0 0 0 0 D
0 1 0 1
D0 D1 D2 D3
据
D3
据
A1
A0
0 1 0 1 选择控制信号
3. 函数式
Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0
一、4 选 1 数据选择器
3. 函数式
Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0
A3 译码器输出（1） （2） （3） （4） 输出信号 工 禁 禁 禁 D0 ~ D7 0 Y0 0 D8 ~ D15 禁 工 禁 禁 1 Y1 0 D16 ~ D23 禁 禁 工 禁 0 Y2 0 D24 ~ D31 1 Y3 0 禁 禁 禁 工
方法 2：74LS153 双 4 选 1 数据选择器（电路略）
Y 0 Y 1 当A S 1 时 ，选择器被禁止 A — 地址端 2 0 当S 0 时 ，选择器被选中（使能） D D — 数据输入端
7 0
S — 选通控制端
Y D A2数据输出端 A1 A0 D1 A2 A1 A0 D7 A2 A1 A0 Y 、 Y 0—
禁止 Y1 禁止 使能 禁止 Y0 使能 禁止
D7
禁止 Y2 使能 禁止
D7
74151 (4)
A2 A1 A0 EN
…D
74151 (3)
0
A2 A1 A0 EN
D7
…D
74151 (2)
0
A2 A1 A0 EN
74151 (1) … DA A A
0 2 1
0
EN
D31 …D24
S4 D23 …D16