数据选择器与分配器
合集下载
第十八讲 数据选择器与分配器
组合逻辑电路
CC14539 数据选择器 1 真值表
输 入 输出 1ST A1 A0 1D3 1D2 1D1 1D0 1Y 使能端低电平有效 1 ×× × × × × 0 0 0 0 × × × 0 0 1D0 0 0 0 × × × 1 1 1ST = 1 时，禁止数据 选择器工作，输出 1Y = 0。 0 0 1 × × 0 × 0 1D 0 0 1 × × 1 ×1 1 0 1 0 × 0 × ×0 1D2 1ST = 0 时，数据选择 0 1 0 × 1 × ×1 器工作。输出哪一路数据 0 1 1 0 × × ×0 1D 由地址码 A1 A0 决定。 0 1 1 1 × × ×1 3
一路输入
D
Y0 Y Y11= D Y2 Y3
多路输出
地址码输入
A1 0
A0 1
EXIT
组合逻辑电路
二、数据选择器的逻辑功能及其使用
1.
8 选 1 数据选择器 CT74LS151
Y ST Y 互补输出端 8 路数据输入端
使能端，低 电平有效
地址信号 输入端
ST A2 CT74LS151 A1 A0 D0D1 D2 D3 D4 D5 D6 D7
0 1 Y = A2A1A0D0 + A20 1A0D1 + A Y = A2A1A0D0 + A2A1A0D1 + 1 0 A2A1A0D2+ A20 1A0D3+ A A2A1A0D2+ A2A1A0D3+ 0 A2A1A0D4+ A20 1A0D5+ A A2A1A0D4+ A2A1A0D5+ 0 A2A1A0D6+ A20 1A0D7 A A2A1A0D6+ A2A1A0D7
3.5 数据分配器与数据选择器-数字电子技术基础(第3版)-林涛-清华大学出版社
A1
An-1
数
据 选
F
择
器
EN
2 电路工作原理分析
EN
D0 D1 D2 D3 A0
A1
电路基本结构为与或形式
& >1 Y=EN Dimi
Y
功能表
输入
输出
EN A1 A0
Y
1XX
0
00 0
D0
00 1
D1
01 0
D2
01 1
D3
3 集成电路数据选择器 1) 74LS151
D0
八选一
D7
数据 Y
选择器 W
3.5 数据分配器与数据选择器
3.5.1 数据分配器 定义 把来自一条输入通道的数据根据通道选择信号分配到 不同的输出通道这一过程即为数据分配。 能实现数据分配功能的逻辑电路称为数据分配器。
数据分配器示意图
数据分配器可以直接用译码器来实现，例如：
A0
A0
Y0
Z0
A1
A1
Y1
Z1
A2
A2
Y2
Z2
74LS138 Y3
形式为可控最小项之和
只有适当选取Di的值为1或0，即可实现最小项表达式
方法
真值表法 比较系数法 卡诺图法
例 1 用八选一数据选择器实现 L X Y Z
XY Z
00 0 00 1 01 0 01 1 10 0 10 1 11 0 11 1
L Di
00 11 11 00 11 00 00 11
0 D0
Z3
1S1Y4来自Z4Y5Z5D
S2
Y6
Z6
S3
Y7
Z7
Zi Yi S1S2S3mi Dmi
数据分配器和数据选择器-
12
MSI双四选一数据选择器74LS153
图2-19 74LS153的逻辑符号和引脚排列图
ҧ
控制输入端低电平有效。
13
Y ( A1 , A0 ) S (m0 D0 m1D1 m2 D2 m3 D3 )
四选一数据选择器的功能表
表2-10
输入
输出
ത A1 A0
Y
0
0
0
0
1
D0
D1
解：假设三变量为A、B、C，表决结果为F，则真值表如表
2-12所示。
A B C
F
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
表2-12
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
例2-6的真值表
20
则
F ( A, B, C ) m3 m5 m6 m7
在八选一电路中，将A、B、C从A2、A1、A0
输入，令
D3 = D5 =D6 =D7 =1
1
0
电路0
1
0
电路1
1
0
电路7
A2 A1 A0
6
思考：数据可以从S1或3 输入吗？
7
第2章 加法器与密码锁（MSI组合逻辑电路）
2.3 数据选择器
2.3.1 数据选择器的工作原理
2.3.2 八选一数据选择器74LS151
2.3.3 数据选择器实现组合逻辑函数
2.3 数据选择器(Mux)
在多路数据传送过程中，能够根据需要将其中任意一路挑
MSI双四选一数据选择器74LS153
图2-19 74LS153的逻辑符号和引脚排列图
ҧ
控制输入端低电平有效。
13
Y ( A1 , A0 ) S (m0 D0 m1D1 m2 D2 m3 D3 )
四选一数据选择器的功能表
表2-10
输入
输出
ത A1 A0
Y
0
0
0
0
1
D0
D1
解：假设三变量为A、B、C，表决结果为F，则真值表如表
2-12所示。
A B C
F
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
表2-12
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
例2-6的真值表
20
则
F ( A, B, C ) m3 m5 m6 m7
在八选一电路中，将A、B、C从A2、A1、A0
输入，令
D3 = D5 =D6 =D7 =1
1
0
电路0
1
0
电路1
1
0
电路7
A2 A1 A0
6
思考：数据可以从S1或3 输入吗？
7
第2章 加法器与密码锁（MSI组合逻辑电路）
2.3 数据选择器
2.3.1 数据选择器的工作原理
2.3.2 八选一数据选择器74LS151
2.3.3 数据选择器实现组合逻辑函数
2.3 数据选择器(Mux)
在多路数据传送过程中，能够根据需要将其中任意一路挑
数据选择器与数据分配器
D0 0、D1 1、D2 1、D3 0 D4 0、D5 0、D6 1、D7 1
L ABC ABC AB
图4-32 例4-8的逻辑电路图
1.3 数据分配器
数据 输入端
数 据
输
出
端
选择端
图4-33 数据分配器示意图
1.3 数据分配器
D
数据 分配器
Y0 Y1
Y2
Y3
A1 A0
表4-17 1路-4路数据分配器真值表
1
0
D7
inst MULTIPLEXER
GN
D7
D6
D5
D4
D3
WN
D2
Y
D1
D0
C
B
A
ቤተ መጻሕፍቲ ባይዱ74151
(a) 8选1数据选择器74LS151
inst MULTIPLEXER
2C3
2C2
2C1
2C0
2GN
1C3
2Y
1C2
1Y
1C1
1C0
1GN
B
A
74153
(b) 双4选1选择器74LS153
出
W
1
D0 D1 D2 D3 D4 D5 D6 D7
数字电子技术
数据选择器与数据分配器
1.1 数据选择器
数
据
数据输出端
输
入
端
选择端 图4-27 2n选一数据选择器示意图
1.1 数据选择器
D0
四选一
D1
数据
Y
D2
选择器
D3
A1 A0
图4-28 四选一数据选择器逻辑符号
表4-15 四选一数据选择器真值表
L ABC ABC AB
图4-32 例4-8的逻辑电路图
1.3 数据分配器
数据 输入端
数 据
输
出
端
选择端
图4-33 数据分配器示意图
1.3 数据分配器
D
数据 分配器
Y0 Y1
Y2
Y3
A1 A0
表4-17 1路-4路数据分配器真值表
1
0
D7
inst MULTIPLEXER
GN
D7
D6
D5
D4
D3
WN
D2
Y
D1
D0
C
B
A
ቤተ መጻሕፍቲ ባይዱ74151
(a) 8选1数据选择器74LS151
inst MULTIPLEXER
2C3
2C2
2C1
2C0
2GN
1C3
2Y
1C2
1Y
1C1
1C0
1GN
B
A
74153
(b) 双4选1选择器74LS153
出
W
1
D0 D1 D2 D3 D4 D5 D6 D7
数字电子技术
数据选择器与数据分配器
1.1 数据选择器
数
据
数据输出端
输
入
端
选择端 图4-27 2n选一数据选择器示意图
1.1 数据选择器
D0
四选一
D1
数据
Y
D2
选择器
D3
A1 A0
图4-28 四选一数据选择器逻辑符号
表4-15 四选一数据选择器真值表
数据选择和分配器
输 S 1 0 0 0 0 D × D0 D1 D2 D3
入 A1 × 0 0 1 1 A0 × 0 1 0 1
输 出 Y 0 D0 D1 D2 D3
1S
A1 1D3 1D2 1D1 1D0 1Y GND
选通控制端S为低电平有效， 时芯片被选中， 选通控制端 为低电平有效，即S=0时芯片被选中， 为低电平有效 时芯片被选中 处于工作状态； 时芯片被禁止， 处于工作状态；S=1时芯片被禁止，Y≡0。 时芯片被禁止 。
L = A B C + A BC + AB
1 3个变量，选用4 选1数据选择器。
1
确定数据选择器
2
选用74LS153 选用
2 74LS153有两个 地址变量。确定地址量A1=A、A0=B 、
3
（1）公式法 ）
函数的标准与或表达式：
3
L = A B C + A BC + AB = m0C + m1C + m2 ⋅ 0 + m3 ⋅ 1
数据输出端
地址 信号 输入 端
输入数据端
使能端,输入 使能端 输入 低电平有效
选 数 据 选 择 器 的 真 值 表
4 1
Y = ( A1 A 0 D0 + A1 A0 D2 + A1 A 0 D3 + A1 A0 D3 ) ST
当 ST =1时，输出 ＝0，数据选择器不工作。 时 输出Y＝ ，数据选择器不工作。 当 ST =0时，数据选择器工作。其输出为 时 数据选择器工作。
A0 1
1路-4路数据分配器 路 路数据分配器
输 入 数 据 真值表
D
输 A1 0 0 1 1
入 A0 0 1 0 1 Y0 D 0 0 0
数据选择器与数据分配器
资料范本本资料为word版本，可以直接编辑和打印，感谢您的下载数据选择器与数据分配器地点：__________________时间：__________________说明：本资料适用于约定双方经过谈判，协商而共同承认，共同遵守的责任与义务，仅供参考，文档可直接下载或修改，不需要的部分可直接删除，使用时请详细阅读内容3.3 数据选择器与数据分配器本次重点内容：1、数据选择器的电路原理与功能。
2、用数据选择器实现函数。
3、数字分配器的电路和功能教学过程3.3.1 数据选择器在多路数据传输过程中，经常需要将其中一路信号挑选出来进行传输，这就需要用到数据选择器。
在数据选择器中，通常用地址输入信号来完成挑选数据的任务。
如一个4选1的数据选择器，应有两个地址输入端，它共有22＝4种不同的组合，每一种组合可选择对应的一路输入数据输出。
同理，对一个8选1的数据选择器，应有3个地址输入端。
其余类推。
而多路数据分配器的功能正好和数据选择器的相反，它是根据地址码的不同，将一路数据分配到相应的一个输出端上输出。
根据地址码的要求，从多路输入信号中选择其中一路输出的电路，称为数据选择器。
其功能相当于一个受控波段开关。
多路输入信号：N个。
输出：1个。
地址码：n位。
应满足2n≥N。
（一）、4选1数据选择器1、逻辑电路：D3、D2、D1、D0为数据输入端，A1、A0为地址信号输入端，Y为数据输出端，为使能端，又称选通端，输入低电平有效。
2、真值表：4选取1数据选择器的真值表。
3．由真值表可写出输出逻辑函数式（二）8选1数据选择器MSI器件TTL 8：选1数据选择器CT74LS1511．逻辑功能示意图：D7、D6、D5、D4、D3、D2、D1、D0为数据输入端，A2、A1、A0为地址信号输入端。
Y和为互补输出端，为使能端，又称选通端，输入低电平有效。
2．数据选择器CT74LS151的真值表3．输出逻辑函数：（三）用数据选择器实现组合逻辑函数实现原理：数据选择器是一个逻辑函数的最小项输出器：而任何一个n位变量的逻辑函数都可变换为最小项之和的标准式，Ki的取值为0或1，所以，用数据选择器可很方便地实现逻辑函数。
数据选择和分配器
S1 — 数据输入（D）
Y 0 ~ Y 7 — 数据输出（ D）
S2 、S3 — 使能控制端
S2 S3 0时, 实现数据分配器的功能 。
S3 — 数据输入（D） Y 0 ~ Y 7 — 数据输出（ D） S1 、S2 — 使能控制端 S1 1 , S 2 0时 , 实现数据分配器的功能 。
四、用数据选择器实现组合逻辑函数
1ST = 1 时，禁止数据
0 0
00××× 00×××
0 1
0 1
1D0
选择器工作，输出 1Y = 0。
0 0
01×× 01××
0 1
× ×
0 1
1D1
1ST = 0 时，数据选择 器工作。输出哪一路数据 由地址码 A1 A0 决定。
0 1 0 × 0 × ×0 0 1 0 × 1 × × 1 1D2 0 1 1 0 × × ×0 0 1 1 1 × × × 1 1D3
数据输出
数据
输入 D
1 路-4 路 数据分配器
选择控制
A1 A0
真
A1 A0 Y0 Y1 Y2 Y3
0 0 D0 0 0
值 0 1 0 D0 0
表 1 0 0 0D 0
1 1 0 0 0D
Y0 D A1 A0
函
Y1 D A1 A0
数
Y2 D A1 A0 Y3 D A1 A0
式
Y0 Y1 Y2 Y3
1 C1
1 D2 D3
令 A1 = A, A0 = B 则 D0 = 0 D1 =D2 = C D3 = 1
（4）画连线图(略)
用数据选择器实现函数 Z m 3,4,5,6,7,8,9,10,12,14
[解] (1) n = k-1 = 4-1 = 3 用 8 选 1 数据选择器 74LS151
数字电子技术电路组合逻辑电路数据选择器、分配器
数据输出 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
S1 — 数据输入（D）
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138
A0 A1 A2 STB STC STA
S2 — 数据输入（D）
A0 A1 A2 地址码
S3 S2 S1
数据输入 (任选一路)
用 MSI 实现组合逻辑函数
3. 4. 1 用数据选择器实现组合逻辑函数 一、基本原理和步骤 1. 原理：选择器输出为标准与或式，含地址变量的
选择控制
1 路-4 路 数据分配器
A1
A0
Y0
函
Y1
数
Y2
式
Y3
Y0
Y1
Y2
Y3
&&&&
真
00
D0 0 0
值
表
01
0 D0 0
10
0 0Hale Waihona Puke 0110 0 0D
D
1
1
逻辑图
A1
A1
二、集成数据分配器 用 3 线-8 线译码器可实现 1 路-8 路数据分配器
二、集成数据分配器
用 3 线-8 线译码器可实现 1 路-8 路数据分配器
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138
A0 A1 A2 STB STC STA
A0 A1 A2
S3 S2 S1
…
任何一个函数都可以 写成最小项之和的形式
2. 基本步骤 (1) 选择集成二进制译码器 (2) 写函数的标准与非-与非式 (3) 确认变量和输入关系 (4) 画连线图 二、应用举例 [例] 用集成译码器实现函数 [解] (1) 三个输入变量，选 3 线 – 8 线译码器 74LS138
山科大数电第四章 数据选择与分配器
74LS151(2) A2 A1 A0 EN S2 1
74LS151(1) A2 A1 A0 EN S1 D7 … D0 A3 A2 A1 A0
D15 … D8
A3＝0 时， S 1 ＝0、 S 2 ＝1，片(2)禁止、片(1)工作
A3＝1 时， S1 ＝1、 S 2 ＝0，片(1)禁止、片(2)工作
4
3. 用数据选择器设计组合逻辑电路 据式 R 四选一数据选择器在S=1时输出与输入的逻辑关系可表示为 时输出与输入的逻辑关系可表示为: 0 四选一数据选择器在 时输出与输入的逻辑关系可表示为 3 Y = D0 A1 A0 + D1 A1 A0 + D2 A1 A0 + D3 A1 A0 = mi Di 0 0 i =0 作两个输入变量； 0 A，A0 ：作两个输入变量； ， 1 1 D3 − D0 ：为第三个输入变量， 为第三个输入变量， 1 作适当取值（ ， ，原变量，反变量） 作适当取值（0，1，原变量，反变量） 1 [例] 例 试用四选一选择器实现例的交通灯监视电路。 试用四选一选择器实现例的交通灯监视电路。 1 解： 已知监视电路逻辑函数为： A 已知监视电路逻辑函数为： G
9
例
用数据选择器实现函数：
L ( A, B , C , D ) = ∑ m ( 0,3, 4,5,9,10 ,11,12 ,13 )
①选用8选1数据选择器74LS151 ②设A2=A、A1=B、A0=C ABC ③求Di D 000
0 1
L Y 74LS151 D0 D1 D2 D3 D4 D5 D6 D7 A2 A1 A0 EN
解： ① 首先选择地址输入，令A1A0=AB，则多余输入 变量为C，余函数Di=f(c)。 ② 确定余函数Di。 用代数法将F的表达式变换为与Y相应的形式：
数据选择器和数据分配器
集成数据选择器的规格、品种较多，因此，重要的是要能够看懂真值表，理 解其逻辑功能。
集成数据选择器的芯片种类很多，常用的有2选1，如CT54157、CT54158；4 选1，如CT54LS153、CT54LS353；8选1，如CT74151、CT74LS251。16选1，如 CT54150等。CT74LS251的引脚排列如图（a）所示，逻辑符号如图（b）所示。
（a）引脚排列
（b）逻辑符号
CT74LS251的引脚排列和逻辑符号
如果现有的集成数据选择器通道不够，则可利用多片级联来进行扩展。例如， 用一片CT74LS251（8选1数据选择器）做低位芯片，用另一片CT74LS251做高位芯 片，要使16个通道的数据选1输出，必须有四个地址输入端A、B、C、D，将A端与 高位芯片的 相连，并经过非门与低位芯片的 相连，如下图所示。
3）根据最小项表达式将数据输入端做如下赋值：
D0 D1 D3 D5 D6 D7 1
画出函数的逻辑图，如下图所示。
D2 D4 0
例7.5的逻辑图
本例函数Y m(0,1,3,5,6,7,) 也可以用4选1芯片来实现，如CT74153，
逻辑图如下图所示。选择 、 作为地址输入，即用两变量 、 组成最小项，用第 3个变量作为数据输入，即可实现该函数。
用74LS251实现16选1数据选择器
当A=1时，低位芯片工作，高位芯片处于禁止状态。根据 的地址输入信 号，输出低八路数据 中的一路。
当 时，高位芯片工作，低位芯片处于禁止状态。根据 的地址输入信号， 输出高八路数据 中的一路。
该电路具有16选1数据选择器的功能。
用数据选择器可以实现组合逻辑函数，其方法如下。 1）将给定的函数转化为最小表达式。 2）以最小项因子做数据选择器的输入地址。 3）将函数式中已存在的最小项mi相对应的数据输入端Di赋值为1，将函数 式中不存在的最小项相对应的数据输入端赋值为0。
实验四_数据选择器和数据分配器
实验四_数据选择器和数据分配器实验四数据选择器和数据分配器⼀、实验⽬的1. 掌握数据选择器和数据分配器的⼯作原理和特点；2. 熟悉数据选择器、数据分配器的管脚排列和逻辑功能；3. 熟悉数据选择器、分配器的扩展⽅法。
⼆、预习要求1. 复习有关数据选择器和数据分配器的章节；2. 按实验内容的要求，做好实验预习报告，画好实验线路图和记录表格。
三、实验设备与器件1. TDN-DS 数字逻辑电路/数字系统设计教学实验系统。
2. 74LS151和74LS138各⼀⽚。
3. 数字万⽤表，连接导线若⼲。
四、实验的原理数据选择器⼜叫多路开关，其基本功能相当于多位开关，其集成电路有“四选⼀”、“⼋选⼀”、“⼗六选⼀”等多种类型。
我们以“⼋选⼀”数据选择器74LS151为例进⾏实验论证。
数据选择器的应⽤很⼴，它可实现任何形式的逻辑函数、将并⾏码变成串⾏码和组成数码⽐较器等。
例如在计算机数字控制装置和数字通信系统中，往往要求将并⾏形式的数据转换成串⾏的形式。
若⽤数据选择器就能很容易完成这种转换。
只要将欲变换的并⾏码送到数据选择器的信号输⼊端，使组件的控制信号按⼀定的编码（如⼆进制码）顺序依次变化，则可在输出端获得串⾏码输出，如图1所⽰。
CB ASQ 0Q 1Q 2并⾏数据输⼊选通D 7D 6D 5D 4D 3D 2D 1D 0串⾏数据输出Y⼆进制计数器数据选择器图4-1 变并⾏码为串⾏码的⽰意图数据分配器实际上其逻辑功能与数据选择器相反，它的功能是使数据由⼀个输⼊端向多个输出端中的某⼀个进⾏传送，它的电路结构类似于译码器，所不同的是多了⼀个输⼊端。
若数据分配器的输⼊端恒为1，它就成了译码器。
实际上，我们可以⽤译码器集成电路充当数据分配器。
例如，⽤2-4线译码器充当四路数据分配器，3-8线译码器充当⼋路数据分配器。
具体是将译码器的译码输出充当数据分配器输出，⽽将译码器的使能输⼊充当数据分配器的数据输⼊。
数据选择器和分配器组合起来，可实现多路分配，即在⼀条信号线上传输多路信号，图4-2即为多路信号的⽰意图。
CH34数据选择器和分配器
S1
0 1
0 1
1/2 74LS139
0 1 A2 A1 A0 0∼7
0 1
74LS139 双 2 线 - 4 线译码器
S A4 A3 1 1 1 0 1 0 1 0
3. 4. 2 数据分配器 一、1 路- 4 路数据分配器
数据 输入
第三章 组合逻辑电路 数据输出
D
1 路-4 路 数据分配器 A1 0 1 0 1 D 0 0 0 A0 0 D 0 0 0 0 D 0 0 0 0 D
二、集成数据选择器 集成双4 集成双4选1数据选择器74LS153 数据选择器74LS153
第三章 组合逻辑电路
Y = D0 A A0 + D A A0 + D2 A A0 +D3 A A0 1 1 1 1 1
第三章 组合逻辑电路
例
将四选一数据选择器扩为八选一数据选择器。 将四选一数据选择器扩为八选一数据选择器。
Y0 Y1 Y2 Y3
= D⋅ A1 A0 ⋅ = D⋅ A1 A ⋅ 0 = D⋅ A A0 ⋅ 1 = D⋅ A A ⋅ 1 0
函 数 式 Y1 Y2
&
选择控制
Y0
&
Y3
&
真 值 表
A A Y0 Y1 Y2 Y3 1 0
0 0 1 1 D
&
1
1
逻辑图
A1
A1
第三章 组合逻辑电路
用74LS138组成八路分配器 组成八路分配器
第三章 组合逻辑电路
(2) 不 用 使 能 端 进 行 扩 展。
第三章 组合逻辑电路
四片 8 选 1（74151） （ ）
32 选 1 数据选择器
数据选择器数据分配器
输入
S A2 A1 A0
1 ××× 0 000 0 001 0 010 0 011 0 100 0 101 0 110 0 111
输出
YY
01 D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6
D7 D7
三、数据选择器的扩展
例：将两片74LS151连接成一个十六选一的数据选择器。
– 真值表如下：
D A1 A0 Y0 Y1 Y2 Y3 D0 0 D0 0 0 D0 1 0 D0 0 D1 0 0 0 D0 D1 1 0 0 0 D
–逻辑表达式及逻辑图
Y 0 A1 A0D Y1 A1A0D Y 2 A1 A0D Y 3 A1A0D
本章小结
1．组合逻辑电路的特点是：电路任一时刻的
• 一、1路-4路数据分配器：
• （一）逻辑抽象：
– 输入信号：1路输入数据，用D表示； 2个输入控制信号，A0，A1表示；
– 输出信号：4个数据输出端， 用Y0，Y1，Y2，Y3表示。
– 选择控制信号A1，A0状态约定
• 当A1A0=00时，选中输出端Y0 • 当A1A0=01时，选中输出端Y1 • 当A1A0=10时，选中输出端Y2 • 当A1A0=11时，选中输出端Y3
Y A1 ' A0 ' D0 A1 ' A0D1 A1A0 ' D2 A1A0D3 两者相等的条件是A1 A，A0 C，D0 0，D1 B，D2 B，D3 1
• 4.画连线图 • 按降C排列
数据分配器
• 数据分配器：能够将一个输入数据，根据需要传送到m
个输出端的其中任何一个进行输出的电路，也叫多路分配 器，功能和数据选择器相反。（发牌）
电工电子技术基础知识点详解4-4-1-数据选择器与数据分配器
将一个数据分时分送到多个输出端输出。
A1 A0
控制信号
确定将信号送 到哪个输出端
数
据
输D
入
端
Y3 Y2 Y1 Y0
数 据 输 出
端
使能端
S 确定芯片是否工作
数据分配器的功能表
使能 控 制
输出
S A1 A0 Y3 Y2 Y1 Y0 1 00 00 0 0 0 00 0D 0 0 1 0 0 D0 0 1 0 0D00 0 1 1 D0 0 0
数据选择器与数据分配器在数字电路中当需要进行远距离多路数字传输时为了减少传输线的数目发送端常通过一条公共传输线用多路选择器分时发送数据到接收端接收端利用多路分配器分时将数据分配给各路接收端其原理如图所示
数据选择器与数据分配器
主要内容： 数据选择器和数据分配器的作用；数据选择器和数据分配器的
正确使用。
选择器
Y1
AAA021
(1)
≥1
Y
Y3
AA12 A0
(2)
A
S D7D6... D1D0
S D15 D14... D9D8
B
C
S S1 0时, 第一片工作; S1 1时, 第二片工作。
1
D7D6... D1D0
D15D14... D9D8
16选1数据选择器
74LS151功能表
选通 选 择 输出
Y D0 A1 A0 S D1 A1 A0 S D2 A1 A0 S D3 A1 A0 S 74LS153功能表
使能 选 通 输出
S A1 A0 Y
1 0
0
0 0 D0
0
0 1 D1
0
10
D2
0
A1 A0
控制信号
确定将信号送 到哪个输出端
数
据
输D
入
端
Y3 Y2 Y1 Y0
数 据 输 出
端
使能端
S 确定芯片是否工作
数据分配器的功能表
使能 控 制
输出
S A1 A0 Y3 Y2 Y1 Y0 1 00 00 0 0 0 00 0D 0 0 1 0 0 D0 0 1 0 0D00 0 1 1 D0 0 0
数据选择器与数据分配器在数字电路中当需要进行远距离多路数字传输时为了减少传输线的数目发送端常通过一条公共传输线用多路选择器分时发送数据到接收端接收端利用多路分配器分时将数据分配给各路接收端其原理如图所示
数据选择器与数据分配器
主要内容： 数据选择器和数据分配器的作用；数据选择器和数据分配器的
正确使用。
选择器
Y1
AAA021
(1)
≥1
Y
Y3
AA12 A0
(2)
A
S D7D6... D1D0
S D15 D14... D9D8
B
C
S S1 0时, 第一片工作; S1 1时, 第二片工作。
1
D7D6... D1D0
D15D14... D9D8
16选1数据选择器
74LS151功能表
选通 选 择 输出
Y D0 A1 A0 S D1 A1 A0 S D2 A1 A0 S D3 A1 A0 S 74LS153功能表
使能 选 通 输出
S A1 A0 Y
1 0
0
0 0 D0
0
0 1 D1
0
10
D2
0
数字逻辑第8讲(数据选择器与分配器)
数字逻辑
College of Computer Science, SWPU
2输入4位多路复用器
1A 74x157真值表
输入 2A 3A
4A G_L 1 0 0 S X 0 1
输出
1Y 2Y 3Y 4Y 0 0 0 1
1A 2A 3A 4A 1B 2B 3B 4B
数字逻辑
College of Computer Science, SWPU
确定地址变量
数字逻辑
A1=A、A0=B
College of Computer Science, SWPU
3
（1）公式法
函数的标准与或表达式：
3
L A B C A BC AB m0C m1C m2 0 m3 1
4选1数据选择器输出信号的表达式：
求Di
Y m0 D0 m1D1 m2 D2 m3 D3
College of computer science, SWPU
数字逻辑
Digital logic
主 讲 颜俊华 第七讲
数据分配器与数据选择器
Computer Science
数据分配器（demultiplexer）
数据分配器（demultiplexer）：简称DEMUX， 实现将一路数据分配到多路通到中去。
Hale Waihona Puke A B 1G2G数字逻辑
College of Computer Science, SWPU
扩展数据选择器
扩展位 如何实现8输入，16位多路复用器？ 由8输入1位8输入16位 需要16片74x151， 每片处理输入输出中的1位 选择端连接到每片的C,B,A
EN A B C D0 D7
数字逻辑 第十讲 数据选择器和分配器
S
GND
数据选择器74LS151的扩展 的扩展 数据选择器
D5 Y
Y2 Y
不工作
Y2 Y
≥1
0 D5
Y1 Y
工作
Y1 Y
74LS151(2) D7 … D0 A2 A1 A0 EN
1S2 1
74LS151(1) D7 … D0 A2 A1 A0 EN
0S1
D15 … D8
D7
… D0 A3 A2 A1 A0
由此可绘制出电路图。 由此可绘制出电路图。 此图可以看出， 此图可以看出，当逻 辑变量数大于数据选 择器地址变量数时， 择器地址变量数时， 由降维图绘制电路需要增加部分门 器件。 器件。 还可以继续降维得到图(C)。 图(b)还可以继续降维得到图 。用 还可以继续降维得到图 四选一数据选择器和部分门电路即 可实现逻辑函数的组合逻辑电路。 可实现逻辑函数的组合逻辑电路。
0 1 0 1
数据选择器74LS151的扩展 的扩展 数据选择器
D12 Y
Y2 Y
工作
Y2 D12 Y
≥1
0
Y1 Y
不工作
Y1 Y
74LS151(2) D7 … D0 A2 A1 A0 EN
0S2 1
74LS151(1) D7 … D0 A2 A1 A0 EN
1S1
D15 … D8
D7
… D0 A3 A2 A1 A0
第十讲 数据选择器和分配器
内容： 内容：数据选择器和分配器 目的与要求： 目的与要求： 1．掌握四选一、八选一的逻辑功能，对应 ．掌握四选一、八选一的逻辑功能，对应MSI器件的使用 器件的使用 2．掌握用数据选择器实现逻辑函数的方法 ． 3．了解数据分配器的逻辑功能 ． 重点与难点： 重点与难点： 数据选择器的逻辑功能及其实现逻辑函数的方法
数据选择器及数据分配器
可编程分配器
可编程分配器是指可以通过编程来改变其数 据分配方式
05
数据选择器和数据分配 器的实际应用
数字信号处理
数字信号处理是利用数字信号处理器（DSP）对模拟信号进行采样、量化和编码，转换成数字信号后进行数字运算、分析和处理 的技术。数据选择器和数据分配器在数字信号处理中有着广泛的应用，例如在滤波器、频谱分析、数字滤波等算法中实现多路信 号的选择和分配。
VS
多路分配器
多路分配器与多路选择器类似，但方向相 反。在多路分配器中，多个数据输入被分 配到不同的数据输出。多路分配器在实现 复杂的逻辑功能时非常有用，例如在实现 复杂的组合逻辑电路时。
异步选择器和异步分配器
异步选择器
异步选择器是指选择信号与数据输入信号不同步的选择器。在异步选择器中，选择信号可以在任何时 间点变化，而不必等待数据输入信号的稳定。这种类型的选择器在处理高速数据流时非常有用。
结构比较
数据选择器
由多个输入、选择信号和多个输出组 成，选择信号决定哪个输入信号传输 到输出端。
数据分配器
由多个输入、选择信号和单个输出组 成，选择信号决定哪个输入信号传输 到输出端。
功能比较
数据选择器
从多个数据中选择一个数据输出，相当于多路选择的功能。
数据分配器
将一个数据分配到指定的输出路径，相当于多路复用的功能。
数据分配器的应用场景
数据分配器在通信、计算机、数字信号处理等 领域有广泛应用。
例如，在通信中，数据分配器可用于将一个高 速串行数据流拆分成多个低速并行数据流，以 便于后续处理或传输。
在计算机中，数据分配器可用于实现多路复用 器或解复用器，以实现多个设备共享一个数据 总线或地址总线。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
禁止 Y1 禁止 使能 禁止 Y0 使能 禁止
D7
禁止 Y2 使能 禁止
D7
74151 (4)
A2 A1 A0 EN
…D
74151 (3)
0
A2 A1 A0 EN
D7
…D
74151 (2)
0
A2 A1 A0 EN
74151 (1) … DA A A
0 2 1
0
EN
D31 …D24
S4 D23 …D16
16 15 14 13 12 11 10 9
74LS151
1 2 3 4 5 6 7 8
功 能 示 意 图பைடு நூலகம்
Y
D 07 0 1 2 3 4 5 6
17 Y D 0 1 2 3 4 5 6
禁止 MUX 使能
……
D7 D0 A2 A1 A0 S 1 ╳ ╳ 0 1 0 ╳ 1 1 0 0
D3 D2 D1 D0 Y Y S 地
S3 D15 …D8
S2 D7 … D0
S1
1 0
0 1
1/2 74LS139
0 1 S A4 A3 0 1 1 1 0 1 1 0
0 1
A2 A1 A0
07
四片 8 选 1（74151）
32 选 1 数据选择器
方法 1：真值表（使用 74LS139 双 2 线 - 4 线译码器）
A4 0 0 1 1
四路 8 位 并行数据
四片8选1 四路 1 位 串行数据 一片4选1
一路 1 位 串行数据
3. 4. 2 数据分配器 ( Data Demultiplexer ) 将 1 路输入数据，根据需要分别传送到 m 个输出端 一、1 路-4 路数据分配器
数据输出 数据 输入
D
1 路-4 路 数据分配器 A1 0 1 0 1 D 0 0 0 A0 0 D 0 0 0 0 D 0 0 0 0 D
Y 0 Y 1 当A S 1 时 ，选择器被禁止 A — 地址端 2 0 当S 0 时 ，选择器被选中（使能） D D — 数据输入端
7 0
S — 选通控制端
Y D A2数据输出端 A1 A0 D1 A2 A1 A0 D7 A2 A1 A0 Y 、 Y 0—
0 1 0 1
D0 D1 D2 D3
据
D3
据
A1
A0
0 1 0 1 选择控制信号
3. 函数式
Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0
一、4 选 1 数据选择器
3. 函数式
Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0
A3 译码器输出（1） （2） （3） （4） 输出信号 工 禁 禁 禁 D0 ~ D7 0 Y0 0 D8 ~ D15 禁 工 禁 禁 1 Y1 0 D16 ~ D23 禁 禁 工 禁 0 Y2 0 D24 ~ D31 1 Y3 0 禁 禁 禁 工
方法 2：74LS153 双 4 选 1 数据选择器（电路略）
地址码
S3 S2 S1
数据输入 (任选一路)
Y 0 ~ Y 7 — 数据输出（D ） S1 、 S 2 — 使能控制端
S1 1 , S 2 0 时 , 实现数据分配器的功能 。
3. 4 数据选择器和分配器
发送
并行传送 接收
数 据 传 输 方 式
0 1 1 0
0 1 1 0
0 1 1 0
在发送端和接收端不需要 0 串行传送 数据 并-串 或 串-并 转换装置， 1 但每位数据各占一条传输线，当 1 传送数据位数增多时，成本较高， 0 且很难实现。 串-并转换：数据分配器
并-串转换：数据选择器
m0 D0 m1 D1 m2 D2 m3 D3
4. 逻辑图
&
Y = D3 0 1 2
1 ≥1
0 A1 1 1 A0 0
1 1
D0 D1 D2 D3
二、集成数据选择器 1. 8 选 1 数据选择器 74151 74LS151 74251 74LS251
引 脚 排 列 图
VCC D4 D5 D6 D7 A0 A1 A2
数据输出
S1 — 数据输入（D）
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Y 0 ~ Y 7 — 数据输出（D ）
S2 、 S 3 — 使能控制端 S 2 S 3 0时 , 实现数据分配器的功能。
S2 — 数据输入（D）
74LS138
A0 A1 A2 STB STC STA A0 A1 A2
Y0 Y1 Y2 Y3
D A1 A0 D A1 A0 D A1 A0 D A1 A0
函 数 式 Y1 Y2
&
选择控制
Y0
&
Y3
&
真 值 表
A1 A0 Y0 Y1 Y2 Y3
0 0 1 1
&
D
1 1
逻辑图
A1
A1
二、集成数据分配器 用 3 线-8 线译码器可实现 1 路-8 路数据分配器
3. 4. 1 数据选择器 ( Data Selector )
能够从多路数据输入中选择一路作为输出的电路 一、4 选 1 数据选择器 1. 工作原理 输 D0 输 D3 2. 真值表 4选 1 0 出 1 2 Y 入 D1 D2 数 数据选择器 数 D A A Y
1 0
D0 D1 D2 D3
0 0 1 1
2. 集成数据选择器的扩展
D D80 D D15 7 D8 D15 Y2 0 Y 高位 使能 74151 (2) 禁止
D7 … D0 A2 A1 A0 EN … S D8 D15 1 D7 … …
Y
≥1
两片 8 选 1（74151） 16 选 1数据选择器
D7 Y1 D0 0 Y 使能 禁止 74151 (1) 低位
D0 A2 A1 A0 EN S
D7
D0
1 0
A3
A2
A1
A0
07
32 选 1 数据选择器 四片 8 选 1（74151） 方法 1： 74LS139 双 2 线 - 4 线译码器
Y
&
禁止 Y3 禁止 使能
D …D
7 0
0 D D D D D D D 16 8 0 24 15 7 23 31
D7
禁止 Y2 使能 禁止
D7
74151 (4)
A2 A1 A0 EN
…D
74151 (3)
0
A2 A1 A0 EN
D7
…D
74151 (2)
0
A2 A1 A0 EN
74151 (1) … DA A A
0 2 1
0
EN
D31 …D24
S4 D23 …D16
16 15 14 13 12 11 10 9
74LS151
1 2 3 4 5 6 7 8
功 能 示 意 图பைடு நூலகம்
Y
D 07 0 1 2 3 4 5 6
17 Y D 0 1 2 3 4 5 6
禁止 MUX 使能
……
D7 D0 A2 A1 A0 S 1 ╳ ╳ 0 1 0 ╳ 1 1 0 0
D3 D2 D1 D0 Y Y S 地
S3 D15 …D8
S2 D7 … D0
S1
1 0
0 1
1/2 74LS139
0 1 S A4 A3 0 1 1 1 0 1 1 0
0 1
A2 A1 A0
07
四片 8 选 1（74151）
32 选 1 数据选择器
方法 1：真值表（使用 74LS139 双 2 线 - 4 线译码器）
A4 0 0 1 1
四路 8 位 并行数据
四片8选1 四路 1 位 串行数据 一片4选1
一路 1 位 串行数据
3. 4. 2 数据分配器 ( Data Demultiplexer ) 将 1 路输入数据，根据需要分别传送到 m 个输出端 一、1 路-4 路数据分配器
数据输出 数据 输入
D
1 路-4 路 数据分配器 A1 0 1 0 1 D 0 0 0 A0 0 D 0 0 0 0 D 0 0 0 0 D
Y 0 Y 1 当A S 1 时 ，选择器被禁止 A — 地址端 2 0 当S 0 时 ，选择器被选中（使能） D D — 数据输入端
7 0
S — 选通控制端
Y D A2数据输出端 A1 A0 D1 A2 A1 A0 D7 A2 A1 A0 Y 、 Y 0—
0 1 0 1
D0 D1 D2 D3
据
D3
据
A1
A0
0 1 0 1 选择控制信号
3. 函数式
Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0
一、4 选 1 数据选择器
3. 函数式
Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0
A3 译码器输出（1） （2） （3） （4） 输出信号 工 禁 禁 禁 D0 ~ D7 0 Y0 0 D8 ~ D15 禁 工 禁 禁 1 Y1 0 D16 ~ D23 禁 禁 工 禁 0 Y2 0 D24 ~ D31 1 Y3 0 禁 禁 禁 工
方法 2：74LS153 双 4 选 1 数据选择器（电路略）
地址码
S3 S2 S1
数据输入 (任选一路)
Y 0 ~ Y 7 — 数据输出（D ） S1 、 S 2 — 使能控制端
S1 1 , S 2 0 时 , 实现数据分配器的功能 。
3. 4 数据选择器和分配器
发送
并行传送 接收
数 据 传 输 方 式
0 1 1 0
0 1 1 0
0 1 1 0
在发送端和接收端不需要 0 串行传送 数据 并-串 或 串-并 转换装置， 1 但每位数据各占一条传输线，当 1 传送数据位数增多时，成本较高， 0 且很难实现。 串-并转换：数据分配器
并-串转换：数据选择器
m0 D0 m1 D1 m2 D2 m3 D3
4. 逻辑图
&
Y = D3 0 1 2
1 ≥1
0 A1 1 1 A0 0
1 1
D0 D1 D2 D3
二、集成数据选择器 1. 8 选 1 数据选择器 74151 74LS151 74251 74LS251
引 脚 排 列 图
VCC D4 D5 D6 D7 A0 A1 A2
数据输出
S1 — 数据输入（D）
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Y 0 ~ Y 7 — 数据输出（D ）
S2 、 S 3 — 使能控制端 S 2 S 3 0时 , 实现数据分配器的功能。
S2 — 数据输入（D）
74LS138
A0 A1 A2 STB STC STA A0 A1 A2
Y0 Y1 Y2 Y3
D A1 A0 D A1 A0 D A1 A0 D A1 A0
函 数 式 Y1 Y2
&
选择控制
Y0
&
Y3
&
真 值 表
A1 A0 Y0 Y1 Y2 Y3
0 0 1 1
&
D
1 1
逻辑图
A1
A1
二、集成数据分配器 用 3 线-8 线译码器可实现 1 路-8 路数据分配器
3. 4. 1 数据选择器 ( Data Selector )
能够从多路数据输入中选择一路作为输出的电路 一、4 选 1 数据选择器 1. 工作原理 输 D0 输 D3 2. 真值表 4选 1 0 出 1 2 Y 入 D1 D2 数 数据选择器 数 D A A Y
1 0
D0 D1 D2 D3
0 0 1 1
2. 集成数据选择器的扩展
D D80 D D15 7 D8 D15 Y2 0 Y 高位 使能 74151 (2) 禁止
D7 … D0 A2 A1 A0 EN … S D8 D15 1 D7 … …
Y
≥1
两片 8 选 1（74151） 16 选 1数据选择器
D7 Y1 D0 0 Y 使能 禁止 74151 (1) 低位
D0 A2 A1 A0 EN S
D7
D0
1 0
A3
A2
A1
A0
07
32 选 1 数据选择器 四片 8 选 1（74151） 方法 1： 74LS139 双 2 线 - 4 线译码器
Y
&
禁止 Y3 禁止 使能
D …D
7 0
0 D D D D D D D 16 8 0 24 15 7 23 31