第六章原理图输入方法

本章主要内容：
1、原理图方式设计方法 （1）为本项工程设计建立文件夹（2）输入设计项目和存盘 （3）将设计项目设置成工程文件(PROJECT) （4）选择目标器件并编译 （5）时序仿真（6）引脚锁定（7）编程下载 （8）设计顶层文件 （9）补充说明 2、 （1）设计有时钟使能的两位十进制计数器 1) 设计电路原理图。 用74390设计一个有时钟使能的两位十进制计数 2) 计数器电路实现 3) 波形仿真 （2） 频率计主结构电路设计 （3）测频时序控制电路设计 （4）频率计顶层电路设计
图6-22 1位全加器的时序仿真波形
(6) 锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。
6.1.2 设计流程归纳
图6-23 MAX+plusII一般设计流程
6.1.3 补充说明
1. 编译窗口的各功能项目块含义
Compiler Netlist Extractor Database Builder
图6-7 对工程文件进行编译、综合和适配等操作
选择编译器
编译窗
消去Quartus适配操作
选择此项 消去这里的勾
完成编译！
步骤5：时序仿真
首先选择此项， 为仿真测试新 建一个文件
选择波形 编辑器文件
(1) 建立波形文件。
从SNF文件中 输入设计文件 的信号节点
SNF文件中 的信号节点
点击“LIST”
图6-44 用LPM_ROM设计的 4位乘法器原理图
(1) 用文本编辑器编辑mif文件
LPM_ROM 中作为乘法表的数据文件 rom_data.mif WIDTH = 8 ; DEPTH = 256 ; ADDRESS_RADIX = HEX ; DATA_RADIX = HEX ; CONTENT BEGIN 00:00 ; 01:00 ; 02:00 ; 03:00 ; 04:00 ; 05:00 ; 06:00 ; 07:00 10:00 ; 11:01 ; 12:02 ; 13:03 ; 14:04 ; 15:05 ; 16:06 ; 17:07 20:00 ; 21:02 ; 22:04 ; 23:06 ; 24:08 ; 25:10 ; 26:12 ; 27:14 30:00 ; 31:03 ; 32:06 ; 33:09 ; 34:12 ; 35:15 ; 36:18 ; 37:21 40:00 ; 41:04 ; 42:08 ; 43:12 ; 44:16 ; 45:20 ; 46:24 ; 47:28 50:00 ; 51:05 ; 52:10 ; 53:15 ; 54:20 ; 55:25 ; 56:30 ; 57:35 60:00 ; 61:06 ; 62:12 ; 63:18 ; 64:24 ; 65:30 ; 66:36 ; 67:42 70:00 ; 71:07 ; 72:14 ; 73:21 ; 74:28 ; 75:35 ; 76:42 ; 77:49 80:00 ; 81:08 ; 82:16 ; 83:24 ; 84:32 ; 85:40 ; 86:48 ; 87:56 90:00 ; 91:09 ; 92:19 ; 93:27 ; 94:36 ; 95:45 ; 96:54 ; 97:63 END ;
图6-33 频率计工作时序波形
6.2.5 设计项目的其他信息和资源配置
(1) 了解设计项目的结构层次
图6-34 频率计ft_top项目的设计层次
(2) 了解器件资源分配情况
图6-35 适配报告中的部分内容
图
6--36 芯 片 资 源 编 辑 窗
(3) 了解设计项目速度/延时特性
图6-37 寄存器时钟特性窗
图6-5 将当前设计文件设置成工程文件
注意，此路径指 向当前的工程！
步骤4：选择目标器件并编译
首先选择这里
器件系列选择 窗，选择ACEX1K 系列
根据实验板上的 目标器件型号选 择，如选EP1K30
注意，首先消去 这里的勾，以便 使所有速度级别 的器件都能显示 出来
图6-6 选择最后实现本项设计的目标器件
6.2.2 频率计主结构电路设计
图6-28 两位十进制频率计顶层设计原理图文件
图6-29 两位十进制频率计测频仿真波形
6.2.3 测频时序控制电路设计
图6-30 测频时序控制电路
图6-31 测频时序控制电路工作波形
基本RS触发器
6.2.4 频率计顶层电路设计
图6-32 频率计顶层电路原理图(文件：ft_top.gdf)
图6-1 进入MAX+plusII，建立一个新的设计文件
首先在这里用鼠标 右键产生此窗，并 选择“Enter Symbol” 输入一个元件
也可在这里输入 元件名，如2输 入与门AND2，输 出引脚： OUTPUT
然后用鼠标双 击这基本硬件库
这是基本硬件库 中的各种逻辑元件
图6-2 元件输入对话框
输入引脚： INPUT
图6-38 信号延时矩阵表
(4) 资源编辑 (5) 引脚锁定
图 6-39 Device View窗
LCs手工分配：
图6-40 适配器设置
图6-41 手工分配LCs
本讲主要内容：
1、参数可设置LPM兆功能块 （1） 基于LPM_COUNTER的数控分频器设计 数控分频器电路原理图 （2）基于LPM_ROM的4位乘法器设计 用LPM_ROM设计的 4位乘法器原理图 1)用文本编辑器编辑mif文件 2) 用初始化存储器编辑窗口编辑mif文件 2、波形输入设计方法 （1） 打开wdf波形文件编辑器 （2） 输入待设计电路的信号名 （3） 输入信号名及其端口属性 （4） 输出时序信号设置 3、用原理图法设计较复杂数字系统
步骤6：引脚锁定
可选择发光管8 作为半加器的 进位输出“co”
可选择发光管8 作为半加器的 和输出“so”
选择实验电路结构图6
可选择键8作为半 加器的输入“a” 选择键8作为半加 器的输入“b”
目
标
器 件 引
选择实验板上 插有的目标器件
脚
名 和 引 脚 号 对 照 表
键8的引脚名 对应的引脚号 键8的引脚名
输出引脚： OUTPUT
图6-3 将所需元件全部调入原理图编辑窗
将他们连接 成半加器
连接好的原理图
首先点击这里
文件名取为： h_adder.gdf 注意，要存在 自己建立的 文件夹中
图6-4 连接好原理图并存盘
步骤3：将设计项目设置成工程文件(PROJECT)
最后注意此路 径指向的改变
首先点击这里 然后选择此项， 将当前的原理图 设计文件设置成 工程
(4) 设定仿真时间。
选择END TIME 调整仿真时间 区域。
选择60微秒 比较合适
图6-11 设定仿真时间
(5) 加上输入信号。
(6) 波形文件存盘。
用此键改变仿真 区域坐标到合适 位置。
点击‘1’，使拖黑 的电平为高电平
图6-12 为输入信号设定必要的测试电平或数据
图6-13 保存仿真波形文件
6.2 2位十进制数字频率计设计
6.2.1 设计有时钟使能的两位十进制计数器
(1) 设计电路原理图。
图6-24 用74390设计一个有时钟使能的两位十进制计数器
(2) 计数器电路实现
图6-25 调出元件74390
图6-26 从Help中了解74390的详细功能
(3) 波形仿真
图6-27 两位十进制计数器工作波形
(1) 下载方式设定。
(2) 下载。
下载（配置） 成功！
图6-19 向EF1K30下载配置文件 图4-18 设置编程下载方式
进位“co”为‘1’ 和“so”为‘0’
选择电路 模式为“6” 模式选择键
若键8、7 为高电平
步骤8：设计顶层文件
(1) 仿照前面的“步骤2”，打开一个新的原理图编辑窗口
图6-20 在顶层编辑窗中调出已设计好的半加器元件
6.1 1位全加器设计向导
6.1.1 基本设计步骤
步骤1：为本项工程设计建立文件夹
注意： 文件夹名不能用中文，且不可带空格。
为设计全加器 新建一个文 件夹作工作库
文件夹名取为 My_prjct 注意，不可 用中文！
步骤2：输入设计项目和存盘
新建一个设 计文件
使用原理图输入 方法设计，必须 选择打开原理图 编辑器
1位全加器原理图方式设计方法: （1）为本项工程设计建立文件夹 （2）输入设计项目和存盘 （3）将设计项目设置成工程文件(PROJECT) （4）选择目标器件并编译 （5）时序仿真 （6）引脚锁定 （7）编程下载 （8）设计顶层文件 （9）补充说明
EDA技术实用教程
Logic Synthesizer
Partitioner
Fitter
Timing SNF Extractor
Assembler
2. 查看适配报告
知识延伸：
1、原理图输入设计8位全加 2、设计有时钟使能的1位十进制计数器
知识梳理与总结：
任务5 基于原理图实现的基本门电路设计 任务6 基于原理图实现的1位全加器设计
选择菜单“File”→“Open”，在“Open”对话框中选择 原理图编辑文件选项“Graphic Editor Files”，然后选择 h_adder.gdf，重新打开半加器设计文件，然后选择如图65中“File”菜单的“Create Default Symbol”项，将当前 文件变成了一个包装好的单一元件(Symbol)，并被放置在 工程路径指定的目录中以备后用。
(2) 输入信号节点。 图6-8 从SNF文件中输入设计文件的信号节点
最后点击“OK”
图6-9 列出并选择需要观察的信号节点