闹钟设计报告

一、课程设计目的及目标

1.1、课程设计目的

1、掌握数字系统的分析和设计方法

2、能够熟练的、合理的选用集成电路器件

3、熟悉EWB软件的使用。

1.2、课程设计目标

带调时功能的电子闹钟，具体功能：进行24小时制的时、分、秒计时，实现时间和闹钟LED数码管显示，具有手动输入的时间功能调整，具有闹钟设置功能，能发出相应的闹钟提示。

1.3、主要器件，软件环境

74LS160芯片，简单逻辑门芯片，四段数码显示管。EWB——虚拟电子工作平台。

74ls160的功能：74LS160芯片是一个具有清零、置数、保持、十进制计数等功能的计数器。其引脚图如下：

CLR是清零端，低电平有效；

CLK是脉冲输入端口，高电平有

效；

ABCD数据输入端，

当LOAD低电平有效时，输入脉冲信号，

数据置入；

QaQbQcQd数据输出端；

ENP，ENT使能控制端，当

ENP*ENT=0时，计数器为保持

状态；

RCO为进位输出端。

二、设计方案

为了实现进行24小时制的时、分、秒计时，实现时间和闹钟LED数码管显示，具有手动输入的时间功能调整，具有闹钟设置功能，能发出相应的闹钟提示（本次设计中用灯代替）的电子闹钟。主要用到的芯片有74LS160以及各种逻辑门芯片。

设计原理及电路图：

首先1秒是用一个可以产生1hz的脉冲信号来实现，74160的四个引脚输出DCBA

接入四引脚数码显像管就可以实现数字的显示。

60进制模块原理：60进制的分、秒模块可以通过74160的计数功能来实现。当分、秒模块的个位数计数到9时，它的RCO端会有一个输出信号，我们可以通过这个信号来进行十位数的计数（因为此信号是跳到9时就输出的，所以我用了一个非门进行对十位数脉冲输入的延时），而十位数我们需要它从1跳到6，此时可以利用一个与非门接到其BC端来实现芯片的置0。这样一个由74160构成的60进制的模块就实现了，其仿真电路图如下：

24小时计时模块原理：对于24小时的计时模块，我只需要通过改变60进制模块中的置0方式就可以，由于其计时到24时，十位数芯片和个位数芯片的四个输出端分别为：0010 0100，所以我通过一个与非门连接个位数芯片的c输出端和十位数芯片的b输出端来控制两

个芯片的置0即可。其仿真电路图如下：

分、秒、时三个模块的连接：对于时与分、分与秒之间的连接，我们可以通过当上一个模块芯片的十位数跳到6时来进行一个进位，便可实现当60秒时进1分，60分时进1小时的功能。

调时模块原理：对于调时模块的实现，只需要通过开关（s、f、m）来控制脉冲输入即可，当然，当电路为调时模块时，需要切断三个模块之间的进位连接（通过开关space来实现），方便调时。

调时功能的分模块仿真电路图如下：

已经具有调时功能的电子钟仿真电路图：

闹钟模块原理：闹钟模块主要是通过分别与时钟模块的对比来实现，我是用同或门（芯片4077）来实现对比，通过与门来实现判断是否所有输出端口都一样，当闹钟模块的时间和时钟模块的输出时间完全一致时，闹钟则会响（闹钟的启动和关闭我用一个开关n来实现）。闹钟的调时模块我是用4块74160芯片来实现的，闹钟的调试模块通过开关1 2 3 4分别控制闹钟的时和分的十位和个位。

闹钟对比模块和调时模块仿真电路图如下（报告中都只取一个显像管示例，其它原理相同）：

为了实现闹钟模式和时钟模式可以在同一个数码显像管显示，我用了数据缓冲器74241和开关来进行切换，其原理是：时钟的输入和闹钟的输入分别输入到两块不同的数据缓冲器中，用开关0控制数据缓冲器的电源端来实现切换功能。不过由于数码显像管不可以同时接两个芯片的输出端，所以我增加了一个或门芯片4071。

其电路如下：

上面所有的电路已经实现了电子钟的调时、闹钟功能。接下来还有一些细节的设置，如闹钟模式和时钟模式的切换时的提示、闹钟是否开启等。这些我主要是通过开关和灯来实现的，例如当我是时钟模式时，提示灯是蓝灯，时钟模式下的调时为蓝灯闪烁，闹钟模式为绿灯，而切换到闹钟模式时蓝灯不闪烁也不亮等。

其电路为：

最终的仿真电路图和数字电子闹钟的显示界面如下：