集成触发器功能测试及转换报告深圳大学
触发器功能实验报告
触发器功能实验报告触发器功能实验报告引言：触发器是数字电路中常见的重要元件，它能够在特定的输入条件下产生稳定的输出信号。
本实验旨在通过构建不同类型的触发器电路，探究触发器的基本原理和功能。
实验一：RS触发器RS触发器是最简单的一种触发器，由两个交叉连接的非门组成。
实验中我们使用了两个与非门来构建RS触发器电路，其中一个与非门的输出连接到另一个与非门的输入，反之亦然。
通过设置不同的输入状态，我们可以观察到RS触发器的两种稳定状态：置位和复位。
实验二：D触发器D触发器是一种常用的触发器，它具有单一输入和双输出。
实验中我们使用了两个与非门和一个或非门来构建D触发器电路。
通过输入信号的变化，我们可以观察到D触发器的工作原理：当输入信号为高电平时，输出保持之前的状态，当输入信号为低电平时，输出根据之前的状态进行切换。
实验三：JK触发器JK触发器是一种多功能的触发器，它具有两个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建JK触发器电路。
通过设置不同的输入状态，我们可以观察到JK触发器的四种工作模式：置位、复位、切换和禁用。
实验四：T触发器T触发器是一种特殊的JK触发器，它只有一个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建T触发器电路。
通过输入信号的变化，我们可以观察到T触发器的工作原理：当输入信号为高电平时，输出状态翻转，当输入信号为低电平时，输出保持不变。
实验五：应用实例在实验的最后，我们通过一个简单的应用实例来展示触发器的实际应用。
我们构建了一个二进制计数器电路，使用了多个D触发器和与非门。
通过输入脉冲信号，我们可以观察到计数器的工作原理：每次接收到脉冲信号，计数器的输出状态按照二进制规律进行变化。
结论：通过本次实验，我们深入了解了不同类型的触发器的功能和工作原理。
触发器在数字电路中具有重要的应用价值，能够实现各种逻辑功能和时序控制。
进一步的研究和实践将有助于我们更好地理解和应用触发器，提高数字电路设计的能力。
实验三 集成触发器的逻辑功能测试
实验三集成触发器的逻辑功能测试一实验目的1．熟悉JK触发器的基本原理及逻辑功能。
2．熟悉D触发器的基本原理及逻辑功能，并掌握其寄存器移位功能。
3．触发器应用。
二、实验仪器及器件仪器：逻辑箱，数字万用表器材：74LS74、74LS76三、实验基本原理JK触发器有J输入端和K输入端，而其R D端和S D端则具有置“0”置“1”功能，逻辑功能如下：Q当J=K=1时，CP脉冲作用下，触发器状态翻转，写成Q n+1=n当J=K=0时，CP脉冲作用下，触发器保持原状态，写成O n+1=Q n。
当J=1，K=0时，在CP脉冲作用下，触发器置“1”，写成Q n+1=1。
当J=0，K=1时，在CP脉冲作用下，触发器置“0”，写成Q n+1=0。
四、触发器的逻辑功能测试：1．JK触发器（选择74LS76）（1）触发器置“0”“1”的功能测试：将S D、R D分别接开关K i+1、K i，Q、Q分别接发光二极管L i+1，L i，按表5—1要求改变S D，R D（J，K，CP处于任意状态），并在S D R D作用期间，任意改变J、K、CP的状态，观察Q和Q的状态，将结果记录于表5—1。
表5—1JK触发器菜单将J、K分别接开关，而上述实验中的S D、R D所接开关保持，并置于S D=1，R D=1的状态，时钟CP接单脉冲信号源的输出P+，按表5—2要求，将结果记录于表5—2。
2．D 触发器：（选择74LS74）（1） 触发器置“0”置“1”功能的测试：将S D 、R D 分别接开关，Q 、Q 分别接发光二极管，按表5—3要求改变S D 、R D （D 及CP 处于任意状态）并在S D 、R D 作用期间，任意改变D 与CP 的状态，测试S D 、RD 的功能，并将测试结果记录于表5—3。
表5—3D 触发器S D 、R D 菜单（2） 对D 触发器逻辑功能的测试，结果记录于表5—4。
表5—触发器逻辑菜单五、触发器应用：1． 用JK 触发器（74LS76）组成三位串行累加计数器如下图。
EDA实验报告触发器及应用及移位寄存器
EDA实验报告触发器及应用及移位寄存器EDA实验报告实验目的:1.触发器的工作原理。
2.基本时序电路的VHDL代码编写。
3.按键消抖电路应用。
4.定制LPM原件。
5.VHDL语言中元件例化的使用。
6.移位寄存器的工作原理及应用。
实验要求:1.运用LPM原件定制DFF触发器，并调用LPM 定制的DFF触发器，用VHDL语言的元件例化实现消抖电路并了解其工作原理。
2. 移位寄存器是用来寄存二进制数字信息且能进行信息移位的时序逻辑电路。
根据移位寄存器存取信息的方式不同可分为串入串出、串入并出、并入串出、并入并出4种形式，并通过数码管显示出来。
实验原理:1.消抖电路由于一般的脉冲按键与电平按键采用机械开关结构，其核心部件为弹性金属簧片。
按键信号在开关拨片与触点接触后经多次弹跳才会稳定。
本实验采用消抖电路消除抖动以获得一个稳定的电平信号。
2.移位寄存器移位寄存器具有左移、右移、并行输入数据、保持及异步清零5种功能。
其中A、B、C、DQQQQCABD为并行输入端，、、、为并行输出端;SRSI为右移串行输入端，SLSI 为左移串行输入端;S1、S0为模式控制端;CLRN为异步清零端;CLK为时钟脉冲输入端。
实验具体步骤:1.消抖电路(1).用lpm定制DFF<1>.设置lpm_ff选择Installed Plug-Ins?Storage?lpm_ff项;<2>.设置输入data为1位，clock为时钟信号，类型为D型;<3>.添加异步清零和异步置1;其VHDL语言为:LIBRARY ieee;USE ieee.std_logic_1164.all;LIBRARY lpm;USE lpm.all;ENTITY mydff ISPORT(clock : IN STD_LOGIC ;data : IN STD_LOGIC ;q : OUT STD_LOGIC);END mydff;ARCHITECTURE SYN OF mydff ISSIGNAL sub_wire0 : STD_LOGIC_VECTOR (0 DOWNTO 0);SIGNAL sub_wire1 : STD_LOGIC ;SIGNAL sub_wire2 : STD_LOGIC ;SIGNAL sub_wire3 : STD_LOGIC_VECTOR (0 DOWNTO 0); COMPONENT lpm_ffGENERIC (lpm_fftype : STRING;lpm_type : STRING;lpm_width : NATURAL);PORT (clock : IN STD_LOGIC ;q : OUT STD_LOGIC_VECTOR (0 DOWNTO 0);data : IN STD_LOGIC_VECTOR (0 DOWNTO 0));END COMPONENT;BEGINsub_wire1 <= sub_wire0(0);q <= sub_wire1;sub_wire2 <= data;sub_wire3(0) <= sub_wire2;lpm_ff_component : lpm_ffGENERIC MAP (lpm_fftype => "DFF",lpm_type => "LPM_FF",lpm_width => 1)PORT MAP (clock => clock,data => sub_wire3,q => sub_wire0);END SYN;(2).VHDL结构式描述顶层--Top level entity xiaodou library ieee; use ieee.std_logic_1164.all;entity xiaodou isport( d_in,clk:in std_logic;clk_out:out std_logic); end xiaodou; architecture xiaodou_arch of xiaodou is component mydff is --元件例化PORT(clock : IN STD_LOGIC ;data : IN STD_LOGIC ;q : OUT STD_LOGIC);END component;signal x,y:std_logic;begindff1:mydff port map(clock=>clk,data=>d_in,q=>x);dff2:mydff port map(clk,x,y); clk_out<=x and (not y); endxiaodou_arch;(3).功能仿真波形:2.移位寄存器(1).74194功能验证电路(2).74194功能仿真结果仿真分析:clrn=1，clk上升时，s为11，移位寄存器并行置数，此时abcd=1010，q_abcd=1010; clrn=0，移位寄存器进行清零，此时有q_abcd=0000;clrn=1，clk上升时，s为01，sl_sr为01，移位寄存器串行右移补1，输出q_abcd=1000; clrn=1，clk上升时，s为01，sl_sr为10，移位寄存器串行右移补0，输出q_abcd=0100; clrn=1，clk上升时，s为10，sl_sr为10，移位寄存器串行左移补1，输出q_abcd=1001; clrn=1，clk上升时，s为10，sl_sr为01，移位寄存器串行左移补0，输出q_abcd=0010。
常用集成门电路逻辑功能测试实验报告
数字电路实验报告专业：汽车电子技术年级： 2姓名：杜丽娟学号：指导教师：毛群阿坝师专电子信息工程系实验一常用集成门电路逻辑功能测试及其应用实验目的：1、掌握集成门电路的逻辑功能、逻辑符号和逻辑表达式；2、了解逻辑电平开关和逻辑电平显示的工作原理；3、学会验证集成门电路的逻辑功能；4、掌握集成门电路逻辑功能的转换；5、学会连接简单的组合逻辑电路。
二、实验原理：1、功能测试（1）．TTL集成门电路的工作电压：（2）．TTL集成门引脚识别方法：（3）．TTL集成门电路管脚识别示意图及各个引脚的功能（74LS00、74LS04、74LS08、74LS32）2、功能应用（1）。
常用门电路的逻辑表达式：（2）。
逻辑代数基本定理：（3）。
简单组合逻辑电路的连接注意事项：三、实验仪器设备及器材：集成块：74LS00、74LS04、74LS08、74LS32、四、实验内容与步骤：（一）功能测试1、集成门电路逻辑功能测试：（1）、集成门的逻辑功能测试a|、电路图：b、测试结果：7４LS00试验结果1脚2脚3脚4脚5脚6脚7脚8脚9脚10脚11脚12脚13脚14脚7４LS04试验结果1脚2脚3脚4脚5脚6脚7脚8脚9脚10脚11脚12脚13脚14脚7４LS08试验结果1脚2脚3脚4脚5脚6脚7脚8脚9脚10脚11脚12脚13脚14脚7４LS32试验结果1脚2脚3脚4脚5脚6脚7脚8脚9脚10脚11脚12脚13脚14脚1.用与非门实现非门；电路图：2.用非门和与非门实现或门；电路图：输入输出逻辑表达输入输出逻辑表达3.用与非门和与非门实现或门；电路图：4.用非门和与门实现同或门；电路图：5.用74LS00和74LS08实现逻辑函数表达式：Y=ABC。
电路图：五、实验总结和体会：。
深圳大学门电路逻辑功能及测试实验报告
深圳大学实验报告实验课程名称：数字逻辑与数字系统实验项目名称：电路逻辑功能及测试学院：计算机与软件学院专业：未分报告人：学号：2011150368 班级：七班同组人：指导教师：俞航老师实验时间：2012-10-11实验报告提交时间：2012-10-27教务处制实验报告包含内容一、实验目的与要求熟悉门电路逻辑功能并掌握常用的逻辑电路功能测试方法。
熟悉RXB-1B数字电路实验箱及V252示波器使用方法。
二、方法、步骤1.实验仪器及材料1)V252双踪示波器2)RXB-1B数字电路实验箱3)万用表4)器件74LS00四2输入与非门1片74LS86四2输入异或门1片2.预习要求1)阅读数字电子技术实验指南，懂得数字电子技术实验要求和实验方法。
2)复习门电路工作原理及相应逻辑表达式。
3)熟悉所用集成电路的外引线排列图，了解各引出脚的功能。
4)学习V252双踪示波器和RXB-1B数字电路实验箱使用方法。
3.说明用以实现基本逻辑关系的电子电路通称为门电路。
常用的门电路在逻辑功能上有非门、与门、或门、与非门、或非门、与或非门、异或门等几种。
非逻辑关系：Y=A与逻辑关系：Y=A B或逻辑关系：Y=A B+与非逻辑关系：Y=A B或非逻辑关系：Y=A B+与或非逻辑关系：Y=A B C D+异或逻辑关系：Y=A B⊕三、实验过程及内容任务一：异或门逻辑功能测试集成电路74LS86是一片四2输入异或门电路，逻辑关系式为1Y=1A ⊕1B，2Y=2A⊕2B，3Y=3A⊕3B，4Y=4A⊕4B，其外引线排列图如图1.3.1所示。
它的1、2、4、5、9、10、12、13号引脚为输入端1A、1B、2A、2B、3A、3B、4A、4B，3、6、8、11号引脚为输出端1Y、2Y、3Y、4Y，7号引脚为地，14号引脚为电源+5V。
（1）将一片四2输入异或门芯片74LS86插入RXB-1B数字电路实验箱的任意14引脚的IC空插座中。
（2）按图1.3.2接线测试其逻辑功能。
(完整word版)实验7：使用触发器加强完整性 实验报告
CREATETRIGGERtri6
ONToys
AFTERUPDATE
AS
DECLARE@avgrateMONEY
DECLARE@maxrateMONEY
SELECT@avgrate=AVG(mToyRate)FROMToys
SELECT@maxrate=MAX(mToyRate)FROMToys
1.创建触发器，当修改Orders表中某行数据的mShippingCharges和mGiftWrapCharges时，要修改相应行的总价mTotalCost，以保证结果的正确性。
2.创建after触发器，禁止删除ToysBrand表中的记录。
3.创建Instead of触发器，禁止删除ToysBrand表中的记录。
ROLLBACKTRAN
END
8.
--创建视图
er(
cCandidateCode,vFirstName,vLastName,siTestScore,
cContractRecruiterCode,cName)
AS
andidateCode,vFirstName,vLastName,siTestScore,
IFUPDATE(mShippingCharges)ORUPDATE(mGiftWrapCharges)
BEGIN
DECLARE@change1MONEY
DECLARE@change2MONEY
SELECT@change1=mShippingCharges+mGiftWrapCharges
FROMinserted
7.对Shipment表进行插入操作或者修改操作时，应保证dShipmentDate小于当前日期。
8.对于Recruitment数据库，创建一个视图名为vwCandidateContractRecruiter，其中包含了外部候选人（ExternalCandidate表）的代码，姓名，测试成绩，以及其对应的合同招聘人员（ContractRecruiter表）的代码和名称。并对该视图进行更新，修改外部候选人代码为‘000049’的候选人，更改其测验成绩为87分，并更改相对应的合同招聘人员的名称为‘Roger Federal’。通过创建一个触发器使得能对该视图直接通过下面的Update语句进行更新。
触发器功能测试实验报告
触发器功能测试实验报告触发器功能测试实验报告一、引言触发器是数字电路中常见的重要元件之一，其具有存储和放大信号的功能。
触发器的功能测试是电子工程师在设计和制造数字电路时必不可少的一项工作。
本实验旨在通过对不同类型的触发器进行功能测试，验证其在不同工作模式下的正确性和稳定性。
二、实验目的1. 了解触发器的基本原理和工作模式；2. 掌握触发器的功能测试方法；3. 验证不同类型触发器的工作特性。
三、实验器材和材料1. 实验板；2. 电源供应器；3. 逻辑分析仪；4. 电压表；5. 连接线。
四、实验步骤1. 准备工作：将实验板连接好电源供应器和逻辑分析仪，并确保连接正确；2. 功能测试：依次测试RS触发器、D触发器、JK触发器和T触发器的工作特性。
五、实验结果与分析1. RS触发器测试：a. 将RS触发器的S端和R端分别接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证RS触发器在不同输入情况下的工作特性。
2. D触发器测试：a. 将D触发器的D端接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证D触发器在不同输入情况下的工作特性。
3. JK触发器测试：a. 将JK触发器的J端和K端分别接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证JK触发器在不同输入情况下的工作特性。
4. T触发器测试：a. 将T触发器的T端接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证T触发器在不同输入情况下的工作特性。
六、实验结论通过对RS触发器、D触发器、JK触发器和T触发器的功能测试，我们可以得出以下结论：1. RS触发器具有存储和放大信号的功能，可以用于实现简单的存储器和时序电路；2. D触发器可以将输入信号在时钟脉冲到来时存储，并在下一个时钟脉冲到来时输出；3. JK触发器是一种带有异步清零和置位功能的触发器，可以用于实现频率分割和计数器等电路；4. T触发器是一种特殊的JK触发器，其输入端和输出端相连，可以实现频率分割和频率加倍等功能。
集合触发器功能测试及转换实验报告
集合触发器功能测试及转换实验报告
深圳大学实验报告
课程名称：
学院：
实验时间：
实验报告提交时间：
教务部制
深圳大学学生实验报告用纸
注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。
2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内。
第二篇：集成触发器实验报告 500字
电子电路试验报告
姓名：专业：班级：学号：
一、试验名称
集成触发器功能及其应用。
二、试验目的
掌握用与非门组成的基本RS触发器的特征；掌握集成JK触发器、D触发器的逻辑功能和使用方法；熟悉各种触发器的应用。
三、试验任务
用74LS73设计一个异步四进制计数器，并用双踪示波器观察输入输出波形。
四、试验任务原理
第一步：建立原始状态表和状态图。
第二步：简化状态（实际是状态合并）
第三步：状态分配（即状态编码）
第四步：选择触发器，求激励方程和状态转移方程
第五步：检查电路是否具有自启动特性
五、实现试验的电路图及其结果
试验电路图：实现的是6进制的计数器。
波形图：
六、思考题
（1）为解决主从JK触发器的一次变化问题，对CP脉冲有何要求？
答：对CP的要求是宽度较窄的正脉冲，且在CP=1期间，输入信号J，K不发生变化
七、试验心得与体会
通过这次电子电路试验，我对触发器有了了解，触发器是一种具有记忆功能的电路，可作为二进制存储单元使用。
触发器有置位端和复位端，只有当它们同时为1的时候，触发器才能正常工作，否则进行复位、置位、维持的功能，这些是我在这次试验中所学到的。
集成逻辑门的逻辑功能测试实验报告
实验报告：集成逻辑门的逻辑功能测试一、实验目的本实验旨在通过实际操作，深入理解集成逻辑门的工作原理和逻辑功能，掌握其在实际电路中的应用。
二、实验设备与材料1. 集成逻辑门芯片（如74LS00）2. 数字万用表3. 面包板4. 导线若干5. 逻辑门功能测试表格三、实验原理集成逻辑门是数字电路的基本元件，用于实现逻辑运算。
常见的集成逻辑门有与门、或门、非门、与非门、或非门等。
本实验主要测试与门、或门和非门的逻辑功能。
四、实验步骤与记录步骤1：搭建测试电路在面包板上搭建与门、或门和非门的测试电路，使用适当的导线将输入和输出引脚连接。
步骤2：输入信号测试对每个逻辑门输入高低电平信号，观察输出信号的变化，并记录在测试表格中。
步骤3：逻辑功能分析根据实验结果，分析每个逻辑门的逻辑功能，并与理论值进行比较。
步骤4：整理实验数据并撰写报告。
五、实验结果与分析1. 与门测试结果（表格1）根据实验数据，可以得出与门的逻辑功能为：当输入端A、B都为高电平时，输出端Y为高电平；否则，输出端Y为低电平。
这一结果与理论值相符。
2. 或门测试结果（表格2）根据实验数据，可以得出或门的逻辑功能为：当输入端A、B中至少有一个为高电平时，输出端Y为高电平；否则，输出端Y为低电平。
这一结果与理论值相符。
3. 非门测试结果（表格3）根据实验数据，可以得出非门的逻辑功能为：当输入端A 为高电平时，输出端Y为低电平；当输入端A为低电平时，输出端Y为高电平。
这一结果与理论值相符。
六、结论通过本实验，我们验证了集成逻辑门与门、或门和非门的逻辑功能。
实验结果与理论值一致，进一步加深了对集成逻辑门工作原理的理解。
在实际应用中，可以根据需要选择合适的逻辑门进行电路设计。
数字电路实验报告触发器答案（共9篇）
数字电路实验报告触发器答案(共9篇) 数字电路触发器的功能测试实验报告肇庆学院电子信息与机电工程学院数字电路课实验报告班姓名实验日期实验合作者：老师评定实验题目：触发器的功能测试一、实验目的（一）掌握基本RS触发器的功能测试。
（二）掌握集成触发器的电路组成形式及其功能。
（三）熟悉时钟触发器不同逻辑功能之间的相互转换。
（四）认识触发器构成的脉冲分频电路。
二、实验仪器：DZX-1型电子学综合实验装置UT52万用表GDS-806S双踪示波器74LS00 74LS74 74LS76三、实验内容&数据分析触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一种具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
第一步，将触发器74LS74、74LS76引出端排列图和状态表画在实验报告上。
（注：此项内容必须在进实验室前完成。
）（一）测试基本RS触发器的逻辑功能用两个与非门组成基本RS触发器如图4-1，输入端R,S接逻辑电平开关输出插口，输出端Q、Q接逻辑电平显示插口，按表4-1要求测试。
表4-1 基本RS触发器特性表（输入低电平有效）图4-1 由74ls00连接成的基本RS触发器测试集成双JK触发器74LS76的逻辑功能1、测试RD、SD端的复位、置位功能74LS76逻辑符号如图4-2，对照其插脚（查阅附录B）取其中一JK触发器，RD、SD、J、K端分别接逻辑电平开关输出插口，CP接单次脉冲源（正脉冲），Q、Q接至逻辑电平显示输入插口。
要求在RD=0，SD=1以及SD=0，RD=1时任意改变J、K及CP的状态用“ⅹ”符号表示，观测Q、Q状态。
图4-2 74LS76管脚排列2、测试触发器的逻辑功能按表4-2的要求改变J、K、CP端状态，记录Q的状态变化，观察触发器状态的更新发生在CP脉冲（单脉冲）的上降沿还是下降沿？（注意RD、端的电平接法）表4-3 集成双JK触发器74LS76特性表2图4-2 JK触发器逻辑符号3、JK触发器的J、K端连在一起，构成T’触发器。
触发器实验报告(二)2024
触发器实验报告（二）引言概述：在本次实验报告中，我们将进一步探讨触发器的相关实验，以加深对其工作原理和应用的理解。
本次实验将从以下五个大点进行阐述：触发器的功能和特点、RS触发器、D触发器、JK触发器以及T触发器。
通过这五个大点，我们将详细介绍各种类型触发器的工作原理、应用场景以及相关实验结果。
希望通过本次实验报告的撰写，能够进一步加深对触发器的理解和掌握。
正文：1. 触发器的功能和特点- 触发器是一种用于存储和处理数字信号的电子元件，具有状态记忆和信号放大的功能。
- 触发器可以根据输入信号的变化触发状态的变化，从而实现数据的存储和传输。
- 触发器具有稳定性高、抗干扰能力强等特点，被广泛应用于数字逻辑电路、计算机存储器和通信系统等领域。
2. RS触发器- RS触发器是最简单的一种触发器，由两个反相输入和两个输出构成。
- RS触发器可以实现数据存储和数据放大的功能，常用于时序电路和计数器等应用。
- 实验中我们通过搭建RS触发器电路并进行实际测试，验证其工作原理和特性。
小点1：RS触发器的工作原理小点2：RS触发器的真值表小点3：RS触发器的时序图小点4：RS触发器的应用场景小点5：RS触发器实验结果及分析3. D触发器- D触发器是一种带有数据输入和时钟输入的触发器，具有数据存储、数据传输和数据控制功能。
- D触发器常用于数据存储器、移位寄存器和移位寄存器等应用场景。
- 本实验我们将研究D触发器的工作原理、应用以及相关实验结果。
小点1：D触发器的工作原理小点2：D触发器的真值表小点3：D触发器的时序图小点4：D触发器的应用场景小点5：D触发器实验结果及分析4. JK触发器- JK触发器是一种带有输入端口、时钟和输出端口的触发器。
- JK触发器通过时钟的控制实现数据的存储和传输，适用于频率分频和计数器等应用。
- 我们将详细探讨JK触发器的工作原理和应用，并通过实验验证其实际效果。
小点1：JK触发器的工作原理小点2：JK触发器的真值表小点3：JK触发器的时序图小点4：JK触发器的应用场景小点5：JK触发器实验结果及分析5. T触发器- T触发器是一种具有输入端口、时钟和输出端口的触发器，功能类似于JK触发器。
触发器功能测试实验报告
触发器功能测试实验报告引言触发器是数据库中一种强大的功能，用于在特定条件满足时自动触发某些操作。
本实验旨在测试触发器在数据库管理系统中的功能和效果。
通过本实验，我们将深入了解触发器的工作原理，并验证其可靠性和效率。
实验环境为了进行本实验，我们使用了以下软件和工具：•数据库管理系统：MySQL 5.7•开发环境：Visual Studio Code•编程语言：SQL•操作系统：Windows 10实验步骤步骤一：创建测试数据库首先，我们需要创建一个测试数据库，用于存储我们后续实验所需的表和数据。
在MySQL中，我们可以使用以下SQL语句来创建一个名为test_db的数据库：CREATE DATABASE test_db;步骤二：创建测试表接下来，我们需要在测试数据库中创建一些表，用于模拟实际应用中的数据操作。
假设我们要创建一个名为users的表，用于存储用户信息。
该表包含以下字段：id（整型，主键）、name（字符串，用户姓名）、age（整型，用户年龄）。
使用以下SQL语句可以在test_db数据库中创建users表：CREATE TABLE users (id INT PRIMARY KEY,name VARCHAR(255),age INT);步骤三：创建触发器在本实验中，我们将创建一个简单的触发器，用于在users表中插入新记录时自动更新一个计数器表。
假设我们要创建一个名为counter的表，用于存储插入users表的记录总数。
首先，我们需要在test_db数据库中创建counter表：CREATE TABLE counter (count INT);然后，我们可以使用以下SQL语句创建触发器：DELIMITER $$CREATE TRIGGER user_insert_trigger AFTER INSERT ON usersFOR EACH ROWBEGINUPDATE counter SET count=count+1;END;$$DELIMITER ;步骤四：测试触发器现在，我们已经完成了触发器的创建，可以进行测试了。
触发器实验报告
触发器实验报告实验目的：本实验旨在设计和实现一个简单的触发器电路，触发器能够在输入信号满足特定条件时切换输出状态。
实验原理：触发器是由逻辑门组成的电路，输入信号作为触发器的控制信号，当输入信号满足特定条件时触发器切换输出状态。
常见的触发器有RS触发器、JK触发器、D触发器等。
本实验使用RS触发器作为示例。
RS触发器是由两个交叉连接的反馈AND门和非门组成。
输入引脚R和S用于控制RS触发器的切换状态。
当输入信号R=0，S=1时，触发器置位，输出Q=1；当输入信号R=1，S=0时，触发器复位，输出Q=0；当输入信号R=0，S=0时，触发器保持当前状态。
实验材料：- 7404反相器芯片- 与门芯片- LED灯- 电阻- 杜邦线实验步骤：1. 根据实验原理，搭建RS触发器电路。
使用7404芯片作为反相器，使用与门芯片作为交叉连接的反馈AND门和非门。
2. 将反相器的输入端和与门的输入端连接，形成交叉连接。
3. 将R和S输入信号引脚接到对应的输入开关上，将Q输出引脚接到LED灯。
4. 打开电源，通过调节R和S输入信号的开关，观察LED灯的亮灭变化。
实验结果：根据输入信号R和S的不同组合，可以观察到LED灯的亮灭变化。
当输入信号R=0，S=1时，LED灯亮；当输入信号R=1，S=0时，LED灯灭；当输入信号R=0，S=0时，LED灯保持当前状态。
实验结论：通过搭建RS触发器电路，成功实现了一个简单的触发器。
触发器能够根据输入信号的不同组合，切换输出状态。
触发器在电子电路中有广泛应用，常用于存储和传输信息。
实验14 触发器的功能测试及其转换_电子技术实验教程_[共3页]
![实验14 触发器的功能测试及其转换_电子技术实验教程_[共3页]](https://img.taocdn.com/s3/m/5e6c64d50740be1e640e9a41.png)
第
2章 电子技术基础实验
51
实验14 触发器的功能测试及其转换
一、实验目的
掌握JK 、D 触发器逻辑功能及触发方式。
二、实验原理 1．触发器
触发器是具有记忆功能的二进制信息存储器件。
按逻辑功能分有：RS 触发器、D 触发器、JK 触发器、T 触发器和T’触发器。
按触发形式分有：上升沿触发器、下降沿触发器、高电平触发器和低电平触发器等。
74LS74是上升沿触发的双D 触发器，D 触发器的特性方程为1Q D n +=。
74LS112是下降沿触发的双JK 触发器，JK 触发器的特性方程为1Q JQ KQ n n n +=+。
2．触发器的功能转换
有时候要用一种类型触发器代替另一种类型触发器，这就需要进行触发器的功能转换。
转换方法见表2-27。
表2-27 触发器的转换功能
三、实验内容与步骤
1．D 触发器（74LS74）逻辑功能测试
（1）置位（S D 端）复位（R D 端）功能测试。
按图
2-36所示电路接线，按表2-
28要求改变
S D 、R D
的逻辑状态（D 、CP 处于任意状态）测试Q 、Q 功能，将结果记入表2-28中。
（2）D 触发器逻辑功能测试。
按图2-37所示电路接线，从CP 端输入单个脉冲按表2-29的要求，改变各端状态，将测试结果记入表2-29中。
表2-28
实验数据
注：Φ表示任意状态
图2-36 D 触发器置位、复位功能测试接线图。
数字电子技术实验教案
湖南工学院教案用纸p.1 实验1 基本门电路逻辑功能测试(验证性实验)一、实验目的1.熟悉基本门电路图形符号与功能；2.掌握门电路的使用与功能测试方法；3.熟悉实验室数字电路实验设备的结构、功能与使用。
二、实验设备与器材双列直插集成电路插座，逻辑电平开关，LED发光显示器，74LS00，74LS20，74LS86，导线三、实验电路与说明门电路是最简单、最基本的数字集成电路，也是构成任何复杂组合电路和时序电路的基本单元。
常见基本集门电路包括与门、或门、与非门、非门、异或门、同或门等，它们相应的图形符号与逻辑功能参见教材P.176, Fig.6.1。
根据器件工艺，基本门电路有TTL门电路和CMOS门电路之分。
TTL门电路工作速度快，不易损坏，CMOS门电路输出幅度大，集成度高，抗干扰能力强。
1. 74LS00—四2输入与非门功能与引脚：2. 74LS20—双4输入与非门功能与引脚：3. 74LS86—四2输入异或门功能与引脚：四、实验内容与步骤1. 74LS00功能测试：①74LS00插入IC插座；②输入接逻辑电平开关；③输出接LED显示器；④接电源；⑤拔动开关进行测试，结果记入自拟表格。
2. 74LS20功能测试：实验过程与74LS00功能测试类似。
3. 74LS86功能测试：实验过程与74LS00功能测试类似。
4. 用74LS00构成半加器并测试其功能：①根据半加器功能：S A B=，用74LS00设计一个半加器电路；=⊕，C AB②根据所设计电路进行实验接线；③电路输入接逻辑电平开关，输出接LED显示器；④通电源测试半加器功能，结果记入自拟表格。
5. 用74LS86和74LS00构成半加器并测试其功能：实验过程与以上半加器功能测试类似。
五、实验报告要求1. 内容必须包括实验名称、目的要求、实验电路及设计步骤、实验结果记录与分析、实验总结与体会等。
2.在报告中回答以下思考题：①如何判断逻辑门电路功能是否正常？②如何处理与非门的多余输入端？湖南工学院教案用纸p.2实验2 组合逻辑电路的设计与调试(设计性综合实验)一、实验目的1.熟悉编码器、译码器、数据选择器等MSI的功能与使用；2.进一步掌握组合电路的设计与测试方法；3.学会用MSI实现简单逻辑函数。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1CP 1 1SD 2
16 1 K 15 1 Q
74LS76
1CD 3 1J V CC 2CP 4 5 6
14 1 Q 13 G ND 12 2 K 11 2 Q 10 2 Q 9 2J
2SD 7 2CD 8
任务三：触发器功能转换 （1）将 D 触发器和 J－K 触发器转换成 T 触发器，列出表达式，画出实验接线图。 （2）接入 1kHz 连续脉冲，观察各触发器 CP 和 Q 端波形。比较两者关系。 （3）自拟实验数据表并填写之。 详细过程 1）由 D 触发器转为 T 触发器 Qn+1=D, D 的特性方程 Q =Q ,
深 圳 大 学 实 验 报 告
课程名称： 数字电路
实验项目名称：
ห้องสมุดไป่ตู้
集成触发器功能测试及转换
学院：
信息工程学院
专业：
指导教师：
报告人：
学号：
班级：
实验时间：
实验报告提交时间：
教务处制
实验目的与要求： 1、了解 RS 触发器、T 触发器、D 触发器和 J-K 触发器的功能； 2、了解时钟信号； 3、实现不同触发器之间的转换。
CP
Qn
0 1 0 1
Q n1
0 0 1 1
T 0 1 1 0
由 D 触发器转为 T 触发器的真值表
CP
J 0 0 1 1
K 0 0 1 1
Qn
0 1 0 1
Q n1
0 1 1 0
T 0 1 1 1
实验结论： 在这次实验中，我们知道了 D 触发器和 J-K 触发器的功能和实现逻辑，还有时钟信号对 触发器的影响，我们还学会了把不同的触发器相互改造，实现其他的触发器的功能，还将输 出接到示波器中进行观察记录，这次实验我们还算是挺顺利的，也比较简单。没有出现什么 错误。 思考题：1、接 LED 灯即可判定是否为高电平； 2、实时置零和置一；
指导教师批阅意见：
成绩评定：
指导教师签字： 年 月 日 备注：
注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。 2、教师批改学生实验报告时间应在学生提交实验报告时间后 10 日内。
74LS74
1C P 3 1S D 4 1Q 1Q 5 6
G ND 7
图中 SD、RD 端异步置 1 端，置 0 端（或称异步置位，复位端） 。CP 为时钟脉 冲端。 试按下面步骤做实验： （1） 分别在 SD、RD 端加低电平，观察并记录 Q、 Q 端的状态。 （2） 令 SD、RD 端为高电平，D 端分别接入高，低电平，用手动脉冲作为 CP，观 察并记录 CP 为↓时 Q 端状态。 （3） 当 SD = RD＝1、CP=0(或 CP=1)，改变 D 端信号，观察 Q 端是否变化。整理 上述实验数据，将结果填入表格中。 （4）令 SD = RD＝1，将 D 和 Q 端相连，CP 加入 1KHz 连续脉冲，用双踪示波器观 察并记录 Q 相对于 CP 的波形。 任务二：下降沿 J－K 触发器功能测试： 双 J－K 下降沿触发器 74LS76 芯片的引脚排列图如图。 若令 J=K=1 时，CP 端加入 1kHz 连续脉冲，用双踪示波器观察 Q-CP 波形，并 与 D 触发的 D 和 Q 端相连时观察到的 Q 端的波形相比较。
Qn+1 1 1 0 0 0 0 1 1
任务二 JK 触发器 74LS76 下降沿的功能表
SD
0 1 1 1 1 1
RD
1 0 1 1 1 1
CP X X
J X X 0 1 X X
K X X X X 0 1
Qn X X 0 0 1 1
Qn+1 1 0 0 1 1 0
任务三 由 D 触发器转为 T 触发器的真值表
实验仪器： 1、 双踪示波器； 2、 RXS-1B 数字逻辑电路实验箱； 3、 74LS74、74LS76、74LS6；
实验内容： 任务一：维持－阻塞型触发器功能测试 双上升沿触发器维持－阻塞型触发器 74LS74 的引脚排列图如图下图：
1R D 1 1D 2
16 13 12 11 10 9 8
VCC 2R D 2D 2C P 2S D 2Q 2Q
Qn+1= T Q TQ n T 的特性方程 Qn+1=Qn 由此可得：J=K=T 电路接线图
n
CP 不是下降沿 CP 下降沿到来 CP 不是下降沿
数据处理分析： 任务一 D 触发器 74LS74 上升沿的功能表
SD
0 1 1 1
RD
1 0 1 1
CP X X
D X X 0 1
Qn 0 1 0 1 0 1 0 1
n+1 n
CP=1 ；T 的特性方程 CP=0
Qn+1= T Q TQ n ，CP 下降沿 Qn+1=Qn, CP 非下降沿
n
由此可得：D= T Qn TQn ， 电路接线图
2）由 JK 触发器转为 T 触发器
Q n 1 J Q K Q n ，
n
CP 下降沿到来
JK 的特性方程
Q n1 Q n ，