数电第五版(阎石)第六章课后习题及答案资料讲解
数电1-6_公式化简法

阎石主编(第五版)
信息科学与工程学院基础部
标准与或式和标准或与式之间的关系
【 】
内容 回顾
k
若Y
mi,
则Y
k i
m k
M
k i
如果已知逻辑函数Y=∑mi时,定能将Y 化成编号i以外的那些最大项的乘积。
1
2.6 逻辑函数的化简方法
逻辑函数的最简形式
常见逻辑函数的几种形式
5
【例3】 Y AB AC BC AB ( A B)C
AB ( AB )C
AB C
6
5. 配项法 利用公式 A A A 和 A A 1 先配项 或添加多余项,然后再逐步化简。 【例1】 Y A BC ABC ABC
15
一.卡诺图
1. 定义:将逻辑函数的真值表图形化,把真值表中 的变量分成两组分别排列在行和列的方格中,就构成 二维图表,即为卡诺图,它是由卡诺(Karnaugh) 和范奇(Veich)提出的。 2. 卡诺图的构成:将最小项按相邻性排列成矩阵,就 构成卡诺图。实质是将逻辑函数的最小项之和以图形 的方式表示出来。最小项的相邻性就是它们中变量 只有一个是不同的。
(AB AB) (BC BC)
AB AB(C C) BC( A A) BC
配项
被吸收
AB ABC A BC ABC A BC BC
被吸收
AB AC(B B) BC
AB AC BC
整体提公因子A 只有一个变量不同的 两个最大项的乘积等 于各相同变量之和
(A+C)
10
解:
1.Y AB B AB
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-逻辑代数基础(圣才出品)

图形符号:
或者
表 2-4 异或真值表
表 2-5 同或真值表
二、逻辑代数的基本公式和常用公式 逻辑代数的基本公式和常用公式分别如表 2-6 和表 2-7 所示。
2 / 41
圣才电子书 十万种考研考证电子书、题库视频学习平台
表 2-6 逻辑代数的基本公式
表 2-7 若干常用公式
圣才电子书
十万种考研考证电子书、题库视频学习平台
第 2 章 逻辑代数基础
2.1 复习笔记
一、逻辑代数中的三种基本运算 1.基本逻辑运算 (1)与:只有决定事物结果的全部条件同时具备时,结果才发生。这种因果关系称为
逻辑与,或称逻辑相乘。逻辑运算写成Y = AgB ,真值表如表 2-1 所示。
从最小项的定义出发可以证明它具有如下的重要性质:
a.在输入变量的任何取值下必有一个最小项,而且仅有一个最小项的值为 1;
b.全体最小项之和为 1;
c.任意两个最小项的乘积为 0;
d.具有相邻性的两个最小项之和可以合并成一项并消去一对因子。
②最大项:在 n 变量逻辑函数中,若 M 为 n 个变量之和,而且这 n 个变量均以原变量
图形符号:
或者
(2)或:在决定事物结果的诸条件中只要有任何一个满足,结果就会发生。这种因果
关系称为逻辑或,也称逻辑相加。逻辑运算写成Y = A + B ,真值表如表 2-2 所示。
图形符号:
或者
(3)非:只要条件具备了,结果便不会发生;而条件不具备时,结果一定发生。这种
因果关系称为逻辑非,也称逻辑求反。逻辑运算写成Y = A,真值表如表 2-3 所示。
Y=F(A,B,C,…) 由于变量和输出(函数)的取值只有 0 和 1 两种状态,所以我们所讨论的都是二值逻辑函 数。 任何一件具体的因果关系都可以用一个逻辑函数来描述。 1.逻辑函数的表示方法 (1)逻辑真值表:将输入变量所有的取值下对应的输出值找出来,列成表格,即可得 到真值表。 (2)逻辑函数式:将输出与输入间的逻辑关系写成与、或、非等的组合式,即可得到
阎石《数字电子技术基础》(第5版)(课后习题 数制和码制)【圣才出品】

1.3 将下列二进制小数转换为等值的十进制数。
(1)(0.1001)2
;(2)(0.0111)2
;(3)(0.101101)2
(0.001111)2 。
解:(1) (0.1001)2 1 21 0 22 0 23 1 24 0.5625 (2) (0.0111)2 0 21 1 22 1 23 1 24 0.4375
3/8
圣才电子书
十万种考研考证电子书、题库视频学习平
台
1.9 将下列十进制数转换为等值的二进制数和十六进制数。要求二进制数保留小数点
以后 4 位有效数字。
Байду номын сангаас
(1)(25.7)10 ; (2)(188.875)10 ; (3)(107.39)10 ; (4)
(174.06)10 。
2/8
圣才电子书
十万种考研考证电子书、题库视频学习平
台
。
解:(1)
8C 16
1000
1100 2
(2) 3D.
BE 16
0011 1101.1011 1110 2
(3)
8F
.FF
16
1000
1111. 1111
1111 2
(4) 10.
00 16
0001
0000.0000
(4) (255)10 (11111111)2 (FF )16
1.8 将下列十进制数转换为等值的二进制数和十六进制数。要求二进制数保留小数点 以后 8 位有效数字。
(1)(0.519)10 ; (2)(0.251)10 ; (3)(0.0376)10 ; (4) (0.5128)10 。
解:(1) (0.519)10 (0.10000100)2 (0.84)16 (2) (0.251)10 (0.01000000)2 (0.40)16 (3) (0.0376)10 (0.00001001)2 (0.09)16 (4) (0.5128)10 (0.10000011)2 (0.83)16
《数字电子技术基础》第五版阎石第6章

取决于该时刻电由路触的发输器入保存 还取决于前一时刻电路的状态
时序电路: 组合电路 + 触发器
电路的状态与时间顺序有关
输 X1 入 Xp
…
组合电路
…
Y1 输 Ym 出
Q1 Qt …
存储电路
W1 … Wr
时序电路在任何时刻的稳定输出,不仅与 该时刻的输入信号有关,而且还与电路原来的 状态有关。
构成时序逻辑电路的基本单元是触发器。
输出方程
Y (( AQ1Q2 ) ( AQ1Q2 )) AQ1Q2 AQ1Q2
③计算、 Y
列状态转 换表
输A入Q1Q2现 AQ态1Q2
A Q2 Q1
000
001
010
QQ102*1*
Q11 A0
Q1
1 0 Q2
101
110
111
次态
Q2* Q1*
寄存器和移位寄存器
一、寄存器 在数字电路中,用来存放二进制数据或代码
的电路称为寄存器。
寄存器是由具有存储功能的触发器组合起来构成的。 一个触发器可以存储1位二进制代码,存放n位二进制 代码的寄存器,需用n个触发器来构成。
01 10 11 00 11
00 01 10
输出
Y
0 0 0 1 1 0 0 0
QQ2*1*DD21
Q1 A
Q1
Q2
Y AQ1Q2 AQ1Q2
转换条件
画状态转换图
输入 现 态
电路状态 A/Y
A
Q2 Q1
Q2Q1
0
转换方向 0
0
00 1/0 01
0 1
0/1 1/1
数字电子技术第五版阎石 第五版第6章的 习题答案

第六章习题课后一、选择题1.PROM和PAL的结构是。
A.PROM的与阵列固定,不可编程B. PROM与阵列、或阵列均不可编程C.PAL与阵列、或阵列均可编程D. PAL的与阵列可编程2.PAL是指。
A.可编程逻辑阵列B.可编程阵列逻辑C.通用阵列逻辑D.只读存储器3.当用异步I/O输出结构的PAL设计逻辑电路时,它们相当于。
A.组合逻辑电路B.时序逻辑电路C.存储器D.数模转换器4.PLD器件的基本结构组成有。
A.输出电路B.或阵列C. 与阵列D. 输入缓冲电路5.PLD器件的主要优点有。
A.集成密度高B. 可改写C.可硬件加密D. 便于仿真测试6.GAL的输出电路是。
A.OLMCB.固定的C.只可一次编程D.可重复编程7.PLD开发系统需要有。
A.计算机B. 操作系统C. 编程器D. 开发软件8.只可进行一次编程的可编程器件有。
A.PALB.GALC.PROMD.PLD9.可重复进行编程的可编程器件有。
A.PALB.GALC.PROMD.ISP-PLD10.ISP-PLD器件开发系统的组成有。
A.计算机B.编程器C.开发软件D.编程电缆11.全场可编程(与、或阵列皆可编程)的可编程逻辑器件有。
A.PALB.GALC.PROMD.PLA12.GAL16V8的最多输入输出端个数为。
A.8输入8输出B.10输入10输出C.16输入8输出D.16输入1输出13一个容量为1K×8的存储器有个存储单元。
A.8B. 8192C.8000D. 8K14.要构成容量为4K×8的RAM,需要片容量为256×4的RAM。
A. 8B.4C. 2D.3215.寻址容量为16K×8的RAM需要根地址线。
A. 8B. 4C.14D.16KE. 1616.RAM的地址码有8位,行、列地址译码器输入端都为4个,则它们的字线加位线共有条。
A.8B.16C.32D.25617.某存储器具有8根地址线和8根双向数据线,则该存储器的容量为。
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-组合逻辑电路(圣才出品)

观,有时可将逻辑函数式转换为真值表。
2.组合逻辑电路设计方法的步骤 (1)进行逻辑抽象:提出的设计要求是用文字描述的一个具有一定因果关系的事件, 需要通过逻辑抽象的方法用一个逻辑函数来描述这一因果关系。 ①分析事件因果关系,确定输入变量和输出变量。一般总把引起事件的原因定为输入变 量,而把事件的结果作为输出变量。 ②以 0、1 定义逻辑状态的含意。 ③根据给定因果关系列出真值表。 (2)写出逻辑函数式:为便于对逻辑函数进行化简和变换,需要把真值表转换为对应 的逻辑函数式。 (3)选定器件的类型:根据对电路的具体要求和器件的资源情况决定采用小规模集成 的门电路组成相应的逻辑电路,或者中规模集成的常用组合逻辑器件或可编程逻辑器件等构 成相应的逻辑电路。 (4)将逻辑函数化简或变换成适当的形式 ①使用小规模集成门电路进行设计时,应将函数式化成最简形式,即函数式中相加的乘 积项最少,而且每个乘积项中的因子也最少; ②使用中规模集成常用组合逻辑电路设计电路时,需要将函数式变换为适当形式,以便 用最少的器件和最简单的连线接成所要求的逻辑电路。
十万种考研考证电子书、题库视频学习平台
表 4-3 74LS138 功能表
(2)二-十进制译码器:逻辑功能是将输入 BCD 码的 10 个代码译成 10 个高、低电平 输出信号。
(3)显示译码器 ①半导体数码管:每个线段都是一个发光二极管。优点是工作电压低、体积小、寿命长、 可靠性高等;缺点是工作电流比较大。 ②液晶显示器:液晶是一种既具有液体的流动性又具有光学特性的有机化合物,它的透 明度和呈现的颜色受外加电场的影响。液晶显示器最大的优点是功耗极低;缺点是响应速度 较低,限制了其应用。 (4)用译码器设计组合逻辑电路 ①首先将给定的逻辑函数化为最小项之和的形式; ②根据具体的译码器芯片输出有效电平判断是否需要将最小项变换为反函数形式; ③利用附加的门电路将这些最小项适当地组合起来。
数字电子技术基础备课笔记(阎石第五版)

数字电子技术基础备课笔记汤洪涛一、课程简介《数字电子技术基础》是电力、计算机工程类各专业的一门技术基础课,它是研究各种半导体器件的性能、电路及应用的学科。
数字电子技术包括逻辑代数基础、逻辑门电路、组合逻辑电路、触发器、时序逻辑电路、半导体存储器、可编程逻辑器件、VHDL 语言、脉冲信号的产生与整形和A/D与D/A转换器等内容。
本课程以小规模集成电路为基础,(门电路)以中规模集成电路为主,着重介绍各种逻辑单元电路,逻辑部件的工作原理,分析逻辑功能,介绍逻辑电路的分析方法和一般数字电路的设计方法。
二、各章节主要内容和基本要求第一章数制与码制:它是整个数字逻辑电路的基本知识,要求能够熟练掌握;第二章逻辑代数基础:它是整个数字逻辑电路的分析工具,要求能够熟练掌握和应用,其中逻辑代数化简法和卡诺图化简法是重点掌握内容。
第三章逻辑门电路:是组成逻辑电路的基本单元,它相当于模电中的二极管、三极管。
基本门电路有DTL(二极管门)、TTL(三极管门)、MOS(场效应管门),要求掌握它们的组成原理。
第四章组合逻辑电路:它是数字电子技术的一大类,要求掌握组合逻辑电路的分析和设计方法,即已知逻辑电路,请分析该电路的所能实现的逻辑功能;或已知该电路的所要实现的逻辑功能,请设计逻辑电路的来实现其逻辑功能。
当然,设计电路就有一个电路的优化设计问题,如何选择最少的基本逻辑单元电路或最廉价的或最方便的基本逻辑单元电路来就可以实现所需要的逻辑功能。
(只考虑输入、输出之间的逻辑关系)第五章触发器:触发器是时序逻辑电路的基本逻辑单元,掌握触发器的基本特点、工作原理和分析方法等。
第六章时序逻辑电路:要求掌握时序逻辑电路的分析、波形的绘制等。
第七章半导体存储器:主要讲述动静态的RAM(随机存储器)和ROM(只读存储器)要求掌握它们的基本概念及其应用。
第八章以后的章节不做讲解好要求,让大家以后如果接触到相关知识时可以查阅。
第一章数制和码制本章要求:掌握十进制、二进制、十六进制、八进制之间的转换1.1 概述一、电子信号的分类:电子电路中的信号可分为两类:1、一类是时间和数值上都是连续变化的信号,称为模拟信号,例如音频信号、温度信号等;2、另外一类是在时间或数值上断续变化的信号,即离散信号,称为数字信号,例如工件个数的记数信号,键盘输入的电信号等。
数字逻辑电路与系统设计第6章习题及解答.docx

第6章题解:6.1试用4个带异步清零和置数输入端的负边沿触发型JK 触发器和门电路设计一个异步余 3BCD 码计数器。
题6・1解:余3BCD 码计数器计数规则为:0011->0100->—1100-0011-*-,由于釆用 异步清零和置数,故计数器应在1101时产生清零和置数信号,所设计的电路如图题解6.1 所示。
题6.2试用中规模集成异步十进制计数器74290实现模48计数器。
题6.2解:图题解6. 16.3试用D触发器和门电路设计一个同步4位格雷码计数器。
题6.3解:根据格雷码计数规则,\Q1Q OQsQ>\00011110000000011000111111100111\QlQoQ.3Q>\00011110000001011111111110100000X^iQoQ3Q>\00011110000111010001110111100001\QlQoQ.3Q>\00011110001100010011111100100011 Qi Qo计数器的状态方程和驱动方程为:er1=D.=+型Q”+Q;莎er1=D2=+Q©+N Q;N QT = D L+ Q;Q;Q;; +Qj = D o = Q^Q;1+按方程画出电路图即可,图略。
6.5试用4位同步二进制计数器74163实现十二进制计数器。
74163功能表如表6.4所示。
题6・5解:可采取同步清零法实现。
电路如图题解6.5所示。
题6.6解:题6.4解:反馈值为1010c卜一进制计数器CLKCLR LD ENT ENP>c a[―<>40) a D DTC=\5图题解6. 5RCO74163当M=1时:六进制计数器八进制计数器6.7试用4位同步二进制计数器74163和门电路设计一个编码可控计数器,当输入控制变 量M=0时,电路为8421 BCD 码十进制计数器,M=1时电路为5421 BCD 码十进制计数器, 5421BCD 码计数器状态图如下图P6.7所示。
阎石《数字电子技术基础》(第5版)(课后习题 时序逻辑电路)【圣才出品】

第6章 时序逻辑电路6.1 分析图6-1时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图和时序图。
图6-1解:电路的驱动方程为12121211J Q ',K J Q ,K ====将驱动方程代入JK 触发器的特性方程''Q JQ K Q *=+,可得电路的状态方程为12111212n n Q Q 'Q ',Q Q Q '++==电路的输出方程为2Y Q =因此,可画出状态转换图及时序图如图6-2所示。
图6-26.2 分析图6-3时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,并说明该电路能否自启动。
图6-3解:电路的驱动方程为1321312D Q ',D Q D Q Q ===将驱动方程代入D 触发器的特性方程Q D *=,可得电路的状态方程为1231113112n n n Q Q ',Q Q Q Q Q +++===电路的输出方程为()13Y Q 'Q '=因此,可画出状态转换图如图6-4所示,可见电路可以自启动。
图6-46.3 分析图6-5时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,说明电路能否自启动。
图6-5解:电路的驱动方程为11322131233J K Q ',J K Q ,J Q Q ,K Q ======将驱动方程代入JK 触发器的特性方程1''n QJQ K Q +=+,可得电路的状态方程为113131n Q Q 'Q 'Q Q +=+=Q 3⊙Q 12311212121123n n Q Q Q 'Q 'Q Q Q Q Q Q Q '++=+=⊕=电路的输出方程为3Y Q =因此,可画出状态转换图如图6-6所示,可见电路可以自启动。
图6-66.4 试分析图6-7时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,检查电路能否自启动。
数电第五版(阎石)第六章课后习题及答案

2 1 0 2 1 0 1 0 2 1 0 ' ' ' ' 2 1 0 1 0 1 0 1 0 ' ' ' ' ' 2 1 0 2 1 0 1 0 2 1 0
) Q (Q
) 0 (Q
电路图如下图所示:
【题6-34】设计一个控制步进电机三相六状态工作的逻辑电 路。如果用1表示电机绕组导通,0表示电机绕组截止,则三 个绕组ABC的状态转换图应如下图所示。M为输入的控制变 量,当M=1时 为正转,M为0时为反转。
第六章 时序逻辑电路
解:74160的状态转换图如A6.24所示;当A=0时74LS147的输 ' ' ' ' 出为Y 3 Y 2 Y 1 Y 0 1110 ,74160的数据输入端 D 3 D 2 D 1 D 0 0001 则状态转换顺序将如图所示,即成为九进制计数器。输出的 脉冲Y的频率为CLK频率的1/9。以此类推可得:
低电平 输入端 1/9 1/8 1.11 1.25
1/7 1/6
1/5 1/4 1/3 1/2 0
1.43 1.67
2 2.5 3.33 5 0
【6.29】设计一个序列信号 发生器电路,使之在一系列 CLK信号作用下能周期性地 输出“0010110111”的序列 信号。 解:方案:十进制计数器 和8选1数据选择器 十进制计数器选用74160, 则计数器状态 Q 3 Q 2 Q 1 Q 0 与输出Z之间的关系真值 表如右图所示。
MQ MQ MQ
*
' 2 ' 3 ' 1
பைடு நூலகம்
M Q M Q M Q
' '
数字电子技术 第六章习题答案

第六章 习题解答6.1. 分析题图P6.1所示电路的功能,列出功能表。
解:图P6.1所示电路的功能表如表6.1所示。
将功能表中各变量数值关系的逻辑函数用对应的“卡诺图”如图6.1所示。
RS 具有约束条件RS =0,触发器的逻辑表达式为⎪⎩⎪⎨⎧=+=+0RS Q R S Q n 1n ,根据这一逻辑表达式,P6.1逻辑电路具有基本RS 触发器的逻辑功能,约束条件是SR=0。
6.2同步RS 触发器与基本RS 触发器的主要区别是什么?解:同步RS 触发器与基本RS 触发器的主要区别是基本RS 触发器的RS 输入信号不论任何时刻都是有效的,只要RS 输入的状态组合发生变化,输出Q 的状态跟随发生变化;而同步同步RS 触发器的RS 输入信号只要在CP 时钟脉冲信号有效时段内起作用,只有在这一时段内,输出Q 的状态才跟随RS 输入的状态组合变化而发生变化。
1& & 1QR图 P6.1QR S Q nQ n+1功 能 1 1 1 1 0 1 不用 不用 不允许11 0 0 0 1 0 0 01=+n Q 置0 0 0 1 1 0 1 1 1 11=+n Q 置10 00 00 10 1n n Q Q =+1 保持6.3如图P6.3 (a)所示电路的初始状态为Q =1,R 、S 端和CP 端的信号如图P6.3(b )所示,画出该同步RS 触发器相应的Q 和Q 端的波形。
解:根据图P6.3 (a)所示电路结构,其功能为同步RS 触发器,电路的特性方程为:⎪⎩⎪⎨⎧=+=+0RS Q R S Q n 1n ,若R=S=1,在CP 时钟脉冲信号为“1”的时段内,触发器的两个输出端的状态均输出“1”,此种情况下,若CP 时钟脉冲信号从“1”状态,跳变为“0”的输入状态,则触发器的两个输出状态为不确定状态。
根据特性方程以及电路的初始状态,作出电路的输出端时序图如图6.3所示。
6.4 主从RS 触发器输入信号的波形如图P6.4(a )、(b )所示。
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-可编程逻辑器件(圣才出品)

电流不超过10 A ,而且内部的输入电路还具有滤除噪声和静电防护功能。为了降低功耗以接电源或接地。 (2)GAL 的输出除具备一般三态输出缓冲器的特点(能驱动较大负载、起隔离作用以
图 8-2 FPGA 内静态存储器的存储单元 但 FPGA 本身也存在着一些明显的缺点: ①它的信号传输延迟时间不是确定的; ②由于 FPGA 中的编程数据存储器是一个静态随机存储器结构,所以断电后数据便随 之丢失。因此,每次开始工作时都要重新装载编程数据,并需要配备保存编程数据的 EPROM。 这些都给使用带来一些不便; ③FPGA 的编程数据一般是存放在 EPROM 中的,而且要读出并送到 FPGA 的 SRAM 中,因而不便于保密。
在尚未编程之前,与逻辑阵列的所有交叉点上均有熔丝接通。编程时将有用的熔丝保留, 将无用的熔丝熔断,即得到所需的电路。
2.PAL 的输出电路结构和反馈形式 根据 PAL 器件输出电路结构和反馈方式的不同,可将它大致分成专用输出结构、可编 程输入/输出结构、寄存器输出结构、异或输出结构、运算选通反馈结构等几种类型。
的电流变化率,也就减小了噪声电压。
三、可擦除的可编程逻辑器件(EPLD) EPLD 采用 CMOS 和 UVEPROM 工艺制作,集成度比 PAL 和 GAL 器件高得多,其产 品多半属于高密度 PLD。与 PAL 和 GAL 相比,EPLD 具有以下特点: ①采用 CMOS 工艺,EPLD 具有 CMOS 器件低功耗、高噪声容限等优点。 ②采用 UVEPROM 工艺,以叠栅注入 MOS 管作为编程单元,不仅可靠性高、可改写, 且集成度高、造价便宜。 ③输出部分采用可编程的输出逻辑宏单元。EPLD 的 OLMC 不仅吸收了 GAL 器件输出 电路结构可编程的优点,且增加了对 OLMC 中触发器的预置数和异步置零功能,有更大的 使用灵活性。
阎石数字电子技术基础第5版知识点总结课后答案

第1章数制和码制1.1复习笔记一、数字信号与数字电路1.模拟信号和数字信号模拟信号:幅度和时间连续变化的信号。
例如,正弦波信号。
数字信号:在幅度和时间上取值离散的信号。
例如,统计一座桥上通过的汽车数量。
模拟信号经过抽样、量化、编码后可转化为数字信号。
数字信号的表示方式:(1)采用二值数字来表示,即0、1数字;0为逻辑0,1为逻辑1。
(2)采用逻辑电平来表示,即H(高电平)和L(低电平)。
(3)采用数字波形来表示。
2.模拟电路和数字电路模拟电路:工作在模拟信号下的电路统称为数字电路。
数字电路:工作在数字信号下的电路统称为数字电路。
数字电路的主要研究对象是电路的输入和输出之间的逻辑关系;主要分析工具是逻辑代数关系;表达电路的功能的方法有真值表,逻辑表达式及波形图等。
二、几种常用的进制不同的数码既可以用来表示不同数量的大小,又可以用来表示不同的事物。
在用数码表示数量的大小时,采用的各种计数进位制规则称为数制,主要包括进位制、基数和位权三个方面。
进位制:多位数码每一位的构成以及从低位到高位的进位规则。
基数:在进位制中可能用到的数码个数。
位权:在某一进位制的数中,每一位的大小都对应着该位上的数码乘上一个固定的数,这个固定的数就是这一位的权数,权数是一个幂。
常用的数制有十进制、二进制、八进制和十六进制几种。
1.十进制在十进制数中,每一位有0~9十个数码,所以计数基数为10。
超过9的数必须用多位数表示,其中低位和相邻高位之间的关系是“逢十进一”,故称为十进制。
十进制的展开形式为式中,是第i位的系数,可以是0~9十个数码中的任何一个。
任意N进制的展开形式为式中,是第i位的系数,N为计数的基数,为第i位的权。
2.二进制在二进制数中,每一位仅有0和1两个可能的数码,计数基数为2。
低位和相邻高位间的进位关系是“逢二进一”。
二进制的展开形式为例如,(101.11)2=1×22+0×21+1×20+1×2-1+0×2-2=(5.75)10。
数字电路第6章习题参考答案

0
n
0
1 1 1
1
0 0 1
1
0 1 0
0
0 0 0
1
1 1 1
0
0 1 1
0
1 0 1
Q2
0 0 0
CP3 Q2 Q3
n 1
0
n
1
0
1
0
1
0
1
0 0 0
0
0 0 0
0
0 1 1
0
0 0 0
Q3
1
1
1 1
n
0
0 0 1
0
1 1 0
1
0 1 0
CP4 CP Q4
n 1
0
0 0 0
00
1000
Q1 n 0 1 0 1 0 1 0 1 0
11 10
0111
Q2n+1 0 1 1 0 0 1 1 0 0
01 11 10
0110
1 0 1 0 1 0 1 0 0
00 01
0101
11 10
10
Q2 n 0 0 1 1 0 0 1 1 0
01
Q4n+1 0 0 0 0 0 0 0 1 0
00 01 11 10
0 1 1 0
X
1 0 0
X
0 0 1
X
1 0 0
Q3n Q2n z Q1 n 00 01 11 10
0 1 1 0 0 0 X X 0 X
1
1
1
X
X
X
从6.9--6.19 共11道题,都是关于74LS90、 74LS160、 74LS194的习题。现将它们总结如下: 异步式2-5-10进制集成计数器74LS90功能表
数字电子技术基础第五章、第六章习题参考答案

第五章锁存器和触发器1、Q n 1二S RQ n, SR = O2、Q n, 03、324、TCP J I I I I I I I7、4-13题解图8、D= A 二BCP_ I~I I~I I~I I~I I~LI Iz卄I TH 1D i - I i i1 . I | , __ L,I ■ I ______第六章时序逻辑电路1、 输入信号,原来的状态2、 异3、 n 5、反馈清零、反馈置数扌-6、N乂—LJ UU 仑厂 II ~ 7、状态方程和输出方程:㈣ =A®Q'tZ^AQ&激励方程A =Kq = A &/. =e 0=i 状态方程0:戚;忧"无©土死输出方程Z=AQ1Q0根据状态方程组和输出方程可列出状态表,如表题解6 . 2 . 4所示,状态图如图题解2. 4 所示。
Q - M?; + M V ;* Q ; = + “:14、图题解6.2.4Q;・枫"烟00保持,01右移10左移11并行输入当启动信号端输人一低电平时,使S仁1 ,这时有So= Sl= 1 ,移位寄存器74HC194执行并行输人功能,Q3Q2Q1Q0 = D3D2D1D0 = 1110。
启动信号撤消后,由于Q°= 0,经两级与非门后,使S仁0 ,这时有S1S0= 01 ,寄存器开始执行右移操作。
在移位过程中,因为Q3Q2、Q1、Q0中总有一个为0,因而能够维持S1S0=01状态,使右移操作持续进行下去°其移位情况如图题解6, 5, 1所示。
该电路能按固定的时序输出低电平脉冲,是一个四相时序脉冲产生电路。
-JT AAA TL幺I15、状态方程为儿⑷儿個)X(O24、解:74HC194功能由S1S0控制。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
解:因为输出为八个状态循环,
所以用74LS161作为8进制计数 器若以R、Y、G分别表示红、 黄、绿三个输出,则可得计数
器输出状态 Q 2 Q 1 Q 0 与R、Y、G
的关系真值表,如表A6.30所示 选两片双4选1数据选择器
74HC153作通用函数发生器使用 产生R、Y、G
YDAADAADAADAA 已知74HC153在 S ' 0 的条件下输出的逻辑式为 ( '' ) ( ' ) ( ' ) ( ) 0 10 1 10 2 10 3 10
3
Q M Q M Q
*
2
'
''
3
1
Q M Q M Q
*
3
'
''
1
2
若采用D触发器,则根据 Q * D ,即得到:
D M Q M Q 1'''
2
3
D M Q M Q
2
'
''
3
1
D M Q M Q
3
'
''
1
2
电路图如下图所示:
此课件下载可自行编辑修改,仅供参考! 感谢您的支持,我们努力做得更好!谢谢
210 3 210
令
,, ,
DDDDQDD 2
21 10
00
13
' , 0
2
4
5
7
33
6
则数据选择器的输出Y即所求之Z。所得电路图如下图所示:
所求电路图:
【题6-30】设计一个灯光控制 逻辑电路。要求红、绿、黄三 种颜色的灯在时钟信号作用下 按表P6.30规定的顺序转化状 态。表中的1表示“亮”,0表 示“灭”。要求电路能自启动, 尽可能采用中规模集成电路芯 片。
10
10
10
( '' ) ( ' ) 0 ( ' ) ' ( )
2 10 2 10
10 2 10
电路图如下图所示:
【题6-34】设计一个控制步进电机三相六状态工作的逻辑电 路。如果用1表示电机绕组导通,0表示电机绕组截止,则三 个绕组ABC的状态转换图应如下图所示。M为输入的控制变 量,当M=1时 为正转,M为0时为反转。
解:用 Q 1 、Q 2 、Q 3 三个触发器的状态分别表示A、B、C的状态,
y Qy Qy Q 由上图可知,输出的状态与A、B、C状态相同,所以: 、 、
a
1b
2c
3
由上图的状态转换图画出
Q Q Q * 、 * 、 *
1
2
3
的卡诺图:
由卡诺图写出状态方程为:
Q M Q M Q *
1
'
''
2
由真值表写出Z的逻辑式,并化成与上式对应的形式得到
ZQQQQQQQQQQQQ QQQ ( ''' ) ( '’ ) ' ( ' ' ) 0 ( ' )
3210 3210 3210
210
QQQQQQQQ QQQQQQQ ' ('’ ) ' (') 0 ( ' ) ' ( )
AQAQAQDDQ 3210 3210
而由真值表写出R、Y、G的逻辑式,并化成与数据选择器的
RQQQQQQ QQQQQ 输出逻辑式相对应的形式: ( '' ) ' ( ' ) 0 ( ' ) ( )
YQQQ QQ QQ QQ 2 10 2 10
10 2 10
( '' ) 0 ( ' ) 1 ( ' ) 0 ( )
GQQQQQQ QQQQQ 2 10
选用8选1数据选择器74HC151,则它的输出逻辑式为:
YDAAADAAADAAADAAA ( ''' ) ( '’ ) ( ' ' ) ( ' ) 0210 1210 2210 3210 DAAADAAADAAADAAA 4 ( 21 '’ 0 ) 5 ( 21 '0 ) 6 ( 21' 0 ) 7 ( 210 )
数电第五版(阎石)第六章课后习 题及答案
【6.29】设计一个序列信号 发生器电路,使之在一系列 CLK信号作用下能周期性地 输出“0010110111”的序列 信号。 解:方案:十进制计数器
和8选1数据选择器
十进制计数器选用74160,
则计数器状态 Q3Q2Q1Q0
与输出Z之间的关系真值 表如右图所示。