FIR带通滤波器的FPGA实现

合集下载

基于FPGA的FIR数字滤波器的实现

数字量编码的方法
Ｇｒａｐｈ）算法进一步简化ＣＳＤ编码．然后采用Ａｌｔｅｒａ公
司的ＦＰＧＡ芯片来实现信号处理中的ＦＩＲ数字滤波器．
实验证明这是一种ＦＩＲ数字滤波器的较好的设计选择，具有应用价值
ＨＵＡＺｅ，ＺＨＡＯＸｉｎｇ－ｈａｎｇ，ＦＵＺｈａｏ－ｙａｎｇ，ＬＵＹｏｕ，ＺＨＡＮＧＮｉ
（１）从最低有效位开始．用１０ …（）－１取代所有大于２的１序列。此外还需用１１０ — １取代１０１１。（２）从最高有效位开始，用０１１代替１０－１。例如：
（９１）１０＝（１０１１０１１）２－（１１０旷１０－１）佳ｃｓＤ
收稿日期：２０１３ — ０９ —１０修稿日期：２０１３ —１０ —１０
作者简介：陈剑冰，男，本科，研究方向为信号处理

④ 现代计算机２０１３．１０中
ＡｐｐｌｉｃａｔｉｏｎｏｆＨｅｔｅｒＯｇｅｎｅＯｕＳＳｙｓｔｅｍＩｎｔｅｇｒａｔｉｏｎｉｎＩｎｔｅｌｌｉｇｅｎｔＴｒａｎｓｐｏｒｔａｔｉｏｎＩｎｔｅｇｒａｔｅｄＩｎｆｏｒｍａｔｉｏｎＰＩａｔｆＯｒｍ
★基金项目：广东省科技厅产学研项目（Ｎｏ＿２０１２Ｂ０９１１００３４９）、广东省经信委项目（Ｎｏ．ＧＤＥＩＤ２０１０Ｉｓ０３４）、广州市越秀区科技项目（Ｎｏ．２０１２一ＧＸ一００４）

基于FPGA的通用FIR滤波器设计

－
４９５６
．．．．．．．．．．．．．． — —
实
验
技
术
与
管
理
第２７卷
第１０期
２１００年１Ｏ月
．
ＣＮ１ — ２３Ｔ１０４／
ＥｘｅｉｎｔｌＴｅｈｎＭｎｇｍｅｔｎ
中图分类号：Ｎ７３Ｔ１文献标志码：Ａ文章编号：０２４５（００１ — ０９０１０— ９６２１）００６ — ４
ＤｅｉｎｏｎｖｒａＩｆｔｒｂｓｄｏＰｓｇｆｕｉｅｓｌＲｉｅａｅｎＦＧＡＦｌ
Ｖ０．７ＮＯ０Ｏｃ．２００１２．１ｔ１
基于ＦＧ的通用ＦＲ滤波器设计ＰＡＩ
聂伟，杨胜姚，王岩嵩
（京化工大学计算机系统与通信实验中心，北京１０２）北００９
摘
要：提出了一种基于ＦＰＧＡ（ｉｌｒｇａｆｄｐｏｒｍｍａｌａｅａｒｙ的通用ＦＲ（ｉｉｅｉｕｓｅｐｎｅ滤波器设ｅｂｅｇｔｒａ）Ｉｆｎｔｍｐｌｅｒｓｏｓ）
ｂｎ —ｔｐ。ａｄｉｈｓｔｅａｖｎａｅｆｈｇｒｑｅｃｅｏｕｉｎａｄｌｓｅｏｒｅｎｅｅ．ＴｈｏｇａｌｂａｄＦＰａｄｓｏｎｔａｈｄａｔｇｓｏｉｈｆｅｕｎｙｒｓｌｔｎｓｒｓｕｃｅｄｄｏｅｒｕｈＭｔａｎ — ＧＡｉｌｔｎ。ｔｅｒｓｌｈｗｈｔｔｉｆｔｒｍｅｔｈｅｉｎｒｑｉｍｅｔ．ｓｍｕａｉｓｈｅｕｔｓｏｔａｈｓｉｅｅｓｔｅｄｓｇｅｕｒｏｓｌｅｎｓＫｅｒｓｎｖｒａＲｆｔｒｉｉｌｉｅ；ＦＰｙｗｏｄ：ｕｉｅｓｌＦＩｉｅ；ｄｇｔｌｒｌａｆｔＧＡ；ｗｉｄｗｔｏｎｏｍｅｈｄ

32阶FIR滤波器的FPGA实现_范晓东

32阶FIR 滤波器的FPGA 实现范晓东1,蔡德林2,桂　岳1,梁本仁1(1.安徽大学电子科学与技术学院　安徽合肥　230039;2.中国电子科技集团公司第38研究所　安徽合肥　230031)摘　要:阐述了有限冲击响应(FIR )低通滤波器的窗函数设计方法,利用并行分布式算法在现场可编程门阵列上实现了32阶FIR 低通滤波器。

采用Altera 公司中Stratix 系列芯片内部的ROM 实现了一种基于查找表结构的FIR 数字滤波器,从而将卷积运算变换成一种查表后的加法运算,提高了运算速度,节省了逻辑单元。

仿真结果表面,基于并行分布式算法的FIR 滤波器最大处理速度可以达到200M Hz 。

关键词:FIR 滤波器;FP GA ;并行分布式算法;Matlab ;Quartus Ⅱ中图分类号:TN713 文献标识码:A 文章编号:10042373X (2009)212186203Implement of 32Orders FIR Filter on FPG AFAN Xiaodong 1,CAI Delin 2,GU I Yue 1,L IAN G Benren 1(1.Electronic Science and Technology Institute ,Anhui University ,Hefei ,230039,China ;2.No.38Institute ,China Electronics Technology Group Corporation ,Hefei ,230031,China )Abstract :Windows function design method of FIR digital filter is introduced ,and the parallel distributed arithmetic is used to implement a 32orders FIR digital ing the Altera ′s Stratix series FP GA to design a new structure of ing the ROM in FP GA ,this design can convert convolution to summation.Thus ,a high process speed is improved and the Logic Ele 2ments (L E )is saved.The result of simulation shows that the max speed of FIR filter can arrive at 200M Hz based on parallel distributed arithmetic.K eywords :FIR filter ;FP GA ;parallel distributed arithmetic ;Matlab ;Quartus Ⅱ收稿日期:2009204222 随着软件无线电的发展,对于滤波器的处理速度要求越来越高。

基于FPGA的高效FIR滤波器设计与实现

（ａ）直接型结构
程，其差分方程表达式为：
收稿日期：０００ — １２１ — ８１
（）系数对称改进结构ｂ
图１ＦＲ滤渡器结构Ｉ
项目资金：国家８３计划资助项目（０６Ａ６２２６２０Ａ０Ｚ２）
ＦＡｏｌＭａａ信号处理工具箱里专用的ＤＴｏ是ｔｂｌ滤波器设计分析工具，该工具的主要作用是按照设计指标提取滤波器系数。用ＦＡ０ｌ计数字ＤＴｏ设滤波器的关键在于滤波器类型、窗函数、滤波器阶数、截止频率等参数的选择。其中窗函数用于
占用大量资源的乘法单元。分布式算法（ＡＤ）的提出可将乘法运算转换为移位相加运算，从而节
滤波器分为有限冲激响应数字滤波器ｆＩ１和无ＦＲ
ｙ＝（（＝２［（＋Ｖ１．｝（（）ｎ２一一）（２ｎ））ｉＪ｝）】）
ｋ－－０
系数对称的改进型ＦＲ滤波器的结构如图１Ｉ
限冲激响应数字滤波器ｆＲ。相对于ＩＩ）ＩＩＲ滤波器，
具有具体指标的ＦＲ滤波器，再对滤波器系数进行处理，使之便于在ＦＧＩＰＡ中实现。然后采用基于分布式算法和ＣＤ编码的滤波器结构进行设计，从而避免了乘法运算，节约了硬件资源。Ｓ
其流水线的设计方式也提高了运行速度。Ｍａａ和Ｍｏｅｓｔｂｌｄｌｍ仿真表明，该设计功能正确，能ｉ

基于FPGA的线性相移FIR滤波器的实现

目标等空间分布和运行状况信息．进行动态监测．分析风险隐患，对可能发生的突发公共事件进行预测预警。４５３突发公共事件发生后．．－通过汇总分析相关地区和部门的预测结果，结合事件进展情况，对事件影响范围、影响方式、持续时间和危害程度等后果进行综合研判４．根据有关应急预案．．４５利用对突发公共事件的研判结果．通过应急平台对有关法律法规、政策、安全技术要求以及处理类似事件的案例等进行智能检索和分析，并咨询专家意见，提供应对突发公共事件的指导流程和辅助决策方案４５５记录事件的应对过程．．．根据有关评价指标．对应急过程和能力进行综合评估。同时．可在应急平台上进行应急处置模拟推演．提高相关人员突发事件处置的能力和效率。在应急管理模块与调度指挥模块联合部署的情况下．急管理模应
［］４蒋小燕捌、晓薇，阳，基于ＦＧ胡恒等．ＰＡ的ＦＲ数字滤波器的设计与实现．Ｉ常卅Ｉ院学报．１．（： — ６工学２１４）３１．０２２１［］５李书华憎以成．基于分布式算法的高阶ＦＲ滤波器及其ＦＧＩＰＡ实现Ｉｌ计算Ｊｌ机工程与应用，１．（）３ — ３．２０６１：６１９０４２１［］６田耘，文波．ｉｘＰＡ开发使用教程ｆ］徐ＸｌＧｉＦｎＭ．北京：清华大学出版社，０，．２８１０１
科技信息
ＳＩＮＥ＆ＴＣＮＬＧＹＦＭＡＩＮＣＥＣＥＨＯＯ０ＲＴＯ
２１年０１
第３５期

fir数字滤波器的设计与实现

FIR数字滤波器的设计与实现介绍在数字信号处理中，滤波器是一种常用的工具，用于改变信号的频率响应。

FIR （Finite Impulse Response）数字滤波器是一种非递归的滤波器，具有线性相位响应和有限脉冲响应。

本文将探讨FIR数字滤波器的设计与实现，包括滤波器的原理、设计方法和实际应用。

原理FIR数字滤波器通过对输入信号的加权平均来实现滤波效果。

其原理可以简单描述为以下步骤： 1. 输入信号经过一个延迟线组成的信号延迟器。

2. 延迟后的信号与一组权重系数进行相乘。

3. 将相乘的结果进行加和得到输出信号。

FIR滤波器的特点是通过改变权重系数来改变滤波器的频率响应。

不同的权重系数可以实现低通滤波、高通滤波、带通滤波等不同的滤波效果。

设计方法FIR滤波器的设计主要有以下几种方法：窗函数法窗函数法是一种常用简单而直观的设计方法。

该方法通过选择一个窗函数，并将其与理想滤波器的频率响应进行卷积，得到FIR滤波器的频率响应。

常用的窗函数包括矩形窗、汉宁窗、哈密顿窗等。

不同的窗函数具有不同的特性，在设计滤波器时需要根据要求来选择合适的窗函数。

频率抽样法频率抽样法是一种基于频率抽样定理的设计方法。

该方法首先将所需的频率响应通过插值得到一个连续的函数，然后对该函数进行逆傅里叶变换，得到离散的权重系数。

频率抽样法的优点是可以设计出具有较小幅频纹波的滤波器，但需要进行频率上和频率下的补偿处理。

最优化方法最优化方法是一种基于优化理论的设计方法。

该方法通过优化某个性能指标来得到最优的滤波器权重系数。

常用的最优化方法包括Least Mean Square（LMS）法、Least Square（LS）法、Parks-McClellan法等。

这些方法可以根据设计要求，如通带波纹、阻带衰减等来得到最优的滤波器设计。

实现与应用FIR数字滤波器的实现可以通过硬件和软件两种方式。

硬件实现在硬件实现中，可以利用专门的FPGA（Field-Programmable Gate Array）等数字集成电路来实现FIR滤波器。

基于FPGA设计的FIR滤波器的实现与对比

积的过程。
从ＦＲ公式出发，以得道ｍ滤波器的输出是输人数Ｉ可
据和系数相卷积得到的，公式（）示。如１所
ＬＩ波器分为两类：Ｒ和ＦＲ滤波器。数据通讯，Ｔ滤ＩＩＩ在语音信号处理，图像处理，达信号处理中，能有明显的相位失真，雷不而有限长单位冲激相应ＦＲ具有严格的线性相位的特点：Ｉ此外，ＩＦＲ滤波器的单位抽样响应序列是有限长的．因此是一个
法）。在文中是以一３２阶ＦＲ滤波器进行比较的。Ｉ
＾Ｌｌ
∑ｓ） Ⅳ ∑ （ｓ）ｏ（－＝））（（＋（）（＝０）
ｉ０－ｉ０－
ｓ１ｘ１（）ｈ（＋…＋（１￣Ｎ－１（）ｈ（）２ｘ２）５）ｈ（）
稳定的系统，ＦＲ滤波器在上述领域中得到广泛应用［。故Ｉ ห้องสมุดไป่ตู้ １
ｙｓｎ（）２ｓｉｈＮｉ＝（）ｎ＝（ｘ（－））
（）１
具有严格线性相位ＦＲ滤波器具有对称的性质．即满足Ｉ
偶对称性或奇对称，在这里介绍下偶对称的结构，满足公式即
ＲｅｌｚｔｏｎｄｃｍｐａｉｏｆｔｅＦＩｆｔｒｂｓｄｏＦＰＧＡａｉａｉｎａｏｒｓｎｏｈＲｌｅａｅｎ
ＣＵＩＬｉｎａｇ，ＺＨＡＮＧ — ｉｎＺｈｉｘａ

FIR数字滤波器的MATLAB辅助设计及FPGA实现

中图法分类号
ＴＮ７１３．７；
文献标志码
Ｂ
数字滤波器在数字信号处理领域有着重要的地位，从时域角度来看，利用它可以在众多信号中
现乘累加，整个系统设计成本低，设计灵活，可靠性高，对于非高阶（如小于１００阶）的ＦＩＲ滤波器设计具有设计探索作用和实用的价值。
Ｎ一１）的ＦＩＲ系统函数为
Ⅳ 一１
种高速信号处理器件的不断发展，数字滤波器更广泛地应用于语音信号处理、图像处理、通信信号处
理等领域 … 。有限长单位脉冲响应ＦＩＲ（ｆｉｎｉｔｅｉｍｐｕｌｓｅｒｅ．
第１３卷
第２９期
２０１３年１０月
科
学
技
术
与
工
程
Ｖｏ１．１３Ｎｏ．２９０ｃｔ．２０１３
１６７１ — １８１５（２０１３）２９ — ８７６９ — ０６
ＳｃｉｅｎｃｅＴｅｃｈｎｏｌｏｇｙａｎｄＥｎｇｉｎｅｅｒｉｎｇ
（３）
第一作者简介：李泽明（１９８８一），男，山西晋城人，研究方向：精密仪
器及测试。Ｅ — ｍａｉｌ：ｌｏ．ｏｋｉｒｌｇｆｏｒｗａｒｄｔｏ＠１６３．ｃｏｎ。ｒ

FIR数字滤波器的FPGA设计与实现

ｓｍＢ－１＝ｃ一１ｕ［】【］ｘＢ一１】ｃ１× ｌ】．ｃＮ一１ｘＩ【＋【Ｂ— 【＋．＋【］Ｂ一１Ｏ】ｌ．Ｎ一１】
数字滤波器是语音与图像处理、模式识别、雷达信号处理、频谱分析等应用中的一种基本的处理部件，它能满足滤
（［］口［］［ｘ一ｌ＋ｃＯｘ一０＋ｃ］口【 …＋［ｌ１Ｉ】ｃＮ一１１】［一 Ⅳ一１２－］ａ）
＋（［］２】［ｘ一［＋…＋ｃＮ一１口２Ｎ一１２ｃＯｘ一【＋ｃ１ｓ２１０］］［］一Ｉｘ］）
上面对分布式算法做了个概述，但就实现方式来说，分布式算法又分为串行方式和并行方式。串行方式规模小但速
法实现。若使用传统的乘累加结构来设计ＦＲ数字滤波器，Ｉ那么就需要进行Ｌ１次加法和Ｌ次乘法，硬件的规模较大，－速度也较慢，不适用于高速的处理和运算。因此，本设计采用了速度和规模都较理想的分布式算法。下面就对分布式算法作个概述。个线性时不变网络的输出可以用下式表示：
２００８年第１Ｏ期（总第１０期）１
大众科技
ＤＡＺＨｏＮＧｌＫＥＪ
Ｎｏ１．０。２００８
（ｕｌｔｅｙＮ．１）Ｃｍｕａｉｌｏ１ｖ０
ＦＩＲ数字滤波器的ＦＧＰＡ设计与实现
项正山，胡蓉花
（桂林长海发展有限责任公司，广西桂林５１０）４０１
【摘要】提出了一种基于现场可编程门阵列器件ＦＧＰＡ并利用窗函数法实现一个１６阶线性ＦＲ数字滤波器的设计方法。Ｉ．

超高速并行滤波结构FIR的FPGA实现及应用

经超过１ＧＨｚ，这对ＦＩＲ滤波器在硬件中的实现提出了非常苛刻的要求。
运算单元的速率要求，从而可以在ＦＰＧＡ等硬件中得以
实现。
本文采用的并行滤波结构ＦＩＲ与传统的ＦＩＲ结构相比，其突出优点是提高了ＦＩＲ滤波器的吞吐率，使得
ＦｉｌｔｅｒＳｔｒｕｃｔｕｒｅｉｎＦＰＧＡ
ＺＨＡＮＧＪｕｎ－ｔａｏ，ＷＡＮＧＰｉｎｇ，ＦＵＳｈｉ－ｙｕ（Ｎｏ．３６ＲｅｓｅａｒｃｈＩｎｓｔｉｔｕｔｅｏｆＣＥＴＣ，ＪｉａｘｉｎｇＺｈｅｊｉａｎｇ３１４０３３，Ｃｈｉｎａ）
ｗａｓｏｐｔｉｍｉｚｅｄ，Ｌａ ห้องสมุดไป่ตู้ ｔ￣ｗｅｕｓｅＭＡＴＬＡＢａｎｄＱｕａｒｔｕｓＩＩｓｏｆｔｗａｒｅｔＯｅｍｕｌａｔｅｐａｒａｌｌｅｌｉｆｌｔｅｒｓｔｒｕｃｔｕｒｅ．
Ｋｅｙｗｏｒｄｓ：ｐａｒａｌｌｅｌｉｆｌｔｅｒｓｔｒｕｃｔｕｒｅ；ＦＰＧＡ；ｐｏｌｙｐｈａｓｅｄｅｃｏｍｐｏｓｉｔｉｏｎ
１引言
有限脉冲响应（ＦＩＲ）滤波器由于其优良的线性相位特性及无条件稳定的特点，得到了广泛的应用。
ｃｅｌｌｅｎｔａｎｄｗｅａｋｎｅｓｓｏｆｔｈｅｓｔｒｕｃｔｕｒｅｗｅｒｅａｎａｌｙｓｅｄ；ｔｈｒｏｕｇｈｔｈｅｗｅａｋｎｅｓｓａｎａｌｙｓｉｓ，ｔｈｅｐａｒａｌｌｅｌｉｆｌｔｅｒｓｔｒｕｃｔｕｒｅ

基于FPGA的MAC FIR滤波器的实现

ｆａｓｐｓｌｆａｓｐｓ２ｆｔｐｓ２ｏ在通带两侧的衰减
３ｏｋｚ０Ｈ４Ｏｋｚ５Ｈ４ｏｋｚ８Ｈ５Ｂ４ｄ
通带纹波
１
全并行滤波器相比，ＡＭＣ结构采用单一乘法器和累加
利用Ｍｔｂ的信号处理工具箱（ｉａｐｃｓｎａａｌｓｎｌｒｅｉｇｏｓｇ
滤波器的特性（：滤波器、如低通带通滤波器、通滤波高器）。该公式可以采用不同架构、利用不同方法（，如串
因此，Ｒ滤波器在通信、ＦＩ图像处理、模式识别等领域
都有着广泛的应用 … 。利用ＦＧＦｅｒｒａｌＧｔＡｒｙ现场ＰＡ（ｉｌＰｇａｂｅａｒ，ｄｏｍｍｅａ
胡少轩
（山西国新能源发展集团有限公司，山西太原０００）３０６
摘要
ＦＩＲ滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。本文设计了基于乘累
加器（ｕｉｙＡｃｍｌｉ，Ａ）ＭｌｐｃｕｕｔｎＭＣ的有限冲激响应滤波器（ｉｔＩｐｌｅｏｓＦｔ）介绍了其优ｔｌａｏＦｉｕｅＲｓｎｅｉｒ，ｎｅｍｓｐｌｅ
点及详细的设计方法，给出了基于ＦＧ的实现流程，并ＰＡ最后进行了基于ＪＡＴＧ的硬件协同仿真验证。仿真与实验结果验证了所提出ＭＡＩＣＦＲ的正确性与有效性。
关键词ＦＲ；ＡＦＧ数字信号处理ＩＭＣ；ＰＡ；
行、半并行或并行）来实现。在采样速度慢、系数多时，

FIR数字滤波器的FPGA实现研究

ＡｂｔａｔＩｒｅｏｒｓａｃｉｅｅｔｉｌｍｅｔｔｎｆＩｄｇｔｌｆｔｒｗｉＰｓｒｃ：ｏｄｒｅｅｒｈｄｆｒｎｍｐｅｎａｉｓｏＦＲｉｉｌｔＦＧＡｎｔｅｒｒｓｕｃｏｓｍｉｇａｌｎｔｆｏａｉｅｈｏｈｉｅｏｒｅｃｎｕｎｓｗｅｌａｈｐｅｅｆｒｎｅｔｅｉｒｖｄｓｒｌｔｃｕｅｐｒｌｌｓｒｃｕｅａｄＤＡｓｒｃｕｅｏＩｄｇｔｌｌｒｗｅｅｒｓｅ・ｓｔｅｓｅｄｐｒｏｍａｃ，ｍｐｏｅｅａｒｔｒ，ａａｌｔｔｒｎｔｔｒｆＦＲｉｉｔｒｅｐｅｈｉｓｕｅｕｕａｆｅｉｔｅｙｉｌｍｅｔｄｗｉｒｏｉｌｍｐｅｎｅｔＶｅｉｇＨＤＬｏｈｌｘＩＥ１．ｄｖｌｐｎｌｔｒａｄｔｅｉｌｔｄｏｈｄｌｉｓｍ— ｖｈｌｎｔｅＸｉｎＳ１ｅｅｏｍｅｔａｆｍ，ｎｈｎｓｍｕａｅｎｔｅＭｏｅｓｉ０ｐｏｍｉｕａｉｎｐａｆｒ．ｕｎｕｈｔｔｅｉｌｍｅｔｔｎｏｍｐｏｅｅａｔｃｕｅｃｎｕｓｒｓｕｃｅｓｕｈｌｒｓｅｄｌｔｌｔｉＩｔｒｓｏｔａｍｐｅｎａｉｆｉｒｖｄｓｒｌｓｏｏＢｔｔｈｏｉｕｒｔｒｏｓｍｅｅｏｒｅｌａｔｔｔｅｆｔｐｅｂｉｅ
（．ｃｏｌｆＩｓｒｍｎＳｉｃ１Ｓｈｏｎｔｅｔｃｎｅ＆ＥｇｎｅｉｇＳｕｈａｔｎｖｒｉ，ａｊｎ１０６Ｃｉ；ｏｕｅｎｉｅｒ，ｏｔｅｓＵｉｓｙＮｎｇ２０９，ｈｎｎｅｔｉａ

基于FPGA的FIR滤波器的设计(毕业设计) 可用

目录摘要 (2)英文摘要 (3)1 引言 (3)1.1国内外研究现状 (4)1.2本论文的研究内容及主要工作 (6)2 FIR数字滤波器设计 (6)2.1数字滤波器基础 (6)2.1.1 数字滤波器简介 (6)2.1.2 FIR数字滤波器的结构 (7)2.2 FIR数字滤波器设计方法 (8)2.2.1 窗函数法 (8)2.2.2 频率采样法 (9)2.2.3 等波纹最佳逼近法 (11)2.2.4 三种设计方法的比较......................... 错误!未定义书签。

3 FPGA 设计优点以及分布式算法 (12)3.1 使用FPGA器件进行开发的优点 (13)3.2分布式算法 (14)3.2.1 分布式算法基础 (14)3.2.2 有符号的DA系统 (15)4 基于FPGA的FIR滤波器设计 (15)4.1基于M ATLAB的FIR数字低通滤波器抽头系数的提取 (16)4.1.1 滤波器的设计指标 (16)4.1.2 滤波器的具体设计方法 (16)4.1.3 参数提取与量化 (17)4.2FIR滤波器的FPGA实现 (19)4.2.1 模块划分 (19)4.2.2 FIR滤波器各模块的实现 (20)4.2.3 FIR滤波器的顶层设计 (30)4.3FIR滤波器的系统仿真验证 (32)4.4系统硬件 (36)4.4.1 系统框图 (36)4.4.2 部分芯片简介 (36)4.4.3 AD、DA电路原理图 (39)4.5测试波形及现场照片 (39)4.6数据误差分析 (40)结论 (41)参考文献 (41)附件 (42)基于FPGA的FIR滤波器的设计摘要：本文设计了一个基于FPGA的16阶FIR低通滤波器，使用分布式算法作为滤波器的硬件实现算法，并对其进行了详细的讨论。

针对分布式算法中LUT规模过大的缺点，采用多块查找表的方式减小硬件规模。

在设计中采用了自顶向下的层次化、模块化的设计思想，将整个滤波器划分为多个模块，利用VHDL语言的描述方法进行了各个功能模块的设计，最终完成了FIR数字滤波器的系统设计。

基于FPGA的FIR滤波器的实现

００Ｏ１
０１０００ｌＯ１｛
，
ｆ１・ｌｆｃｌｃ１［＋【】０ｃ】［２
ｌＯ０ｌｌ１Ｏ１ｌＯ１０
ｃ＋Ｉ】 … ｃ３ｃＯ＋［】ｃ３［ｌｃ１＋【】Ｊｃ２＋【】【Ｊｃ３
Ｂ一１
ｘｎ＝２ｘ（）２ｘ（）ｂｎ∈ ，Ｊ｛）－ａＢｎ＋ｈｂｎ，（）１ｘ
ｂ－－ｏ
ｌ… ｌ… Ｉ～卜 ◆ ｘ一
将式（）人式（）：２代１得
Ｂ—Ｉ、一Ｉ
ｙ）２（・（＋ｔｃ）ｈ）：Ｉｎｎ ∑２ ∑［・（ｎ一｝）Ｂ）【ｃ】，（ｘｎ・ｎ］
Ｎ— Ｉ
统算法是等到所有乘积已经产生之后再来相加来完成乘累加运算的，分布式算法是一次完成多次乘法运算。同时，布式算法将乘法运算转分换成加法运算，一方面可以有效地提高处理速度，另一方面，可以有还效地节省资源。缺点是查找表的大小随滤波器的阶数的增加呈指数增长，时可以采用分割查找表的方法来降低逻辑资源的消耗。这３基于ＦＧＡ的ＦＲ滤波器的结构．ＰＩＦＧ是一种基于Ｎ输入查找表技术的现场可编程门阵列，具有ＰＡ丰富而规则的逻辑资源和布线资源。由于ＦＧＰＡ内部结构的特点，我们可以根据不同的设计需要，灵活定制硬件实现结构。使用ＦＧ实现ＰＡＦＲ滤波器，要考虑计算速度和芯片面积两个相互制约的因素，实Ｉ需在现过程中主要运用多级流水线技术，采用分布是算法设计乘累加器，可极大地减少硬件电路规模，而且容易实现流水线技术提高电路的运行速度Ｉ ” 。在ＦＧＰＡ中实现的流程如图３所示。

基于FPGA的高阶高速FIR滤波器设计与实现

-1 （（ - 1）2 ） � � � =0 =0
� � � � � （（ - 1）2 ）（（ - 1）2 ） 0 0 � = 0 =0
= .
.
(（）
)
2
并行加法器流水线结构如图 2 所示。（2 ）在 . A
其中（）= （）+（由于
-1 - ）
�
的值只能是 0、 1 或者 - 1，乘2
冰（电子科技大学，四川成都 61005 4 ）
摘
要：提出了一种基于 F P G A 的高阶高速 F I R 滤波器的设计与实现方法。通过一个 169 阶的均方根
升余弦滚降滤波器的设计，介绍了如何应用流水线技术来设计高阶高速 F I R 滤波器，并且对所设计的 FI R 滤波器性能、资源占用进行了分析。关键词： C SD ； FI R 滤波器；流水线结构； FP GA
� 0 1 � 0 1 -1
2
- 1 ，为用 C
算法表示滤波器系数时所需的最大
位数。根据线性相位滤波器系数对称的特性，滤波器输出（）可以表示为：（ � ）= )( 0 . ( （）+ （ - 1 - ）
=0 1 （（ - 1 ）2 ）
20+ （ 1）编
2 1 +… +
（
-1）
2
-1
作者简介：赵文亮（1983- ），男，硕士研究生，主要研究为字视频与 H D TV 。向为
［1 -4 ］［5 ］
本文通过对一个 169 阶的均方根升余弦（ SRR C ）滤波器（滚降系数为 0.0 5）的结构设计，介绍了一种适合在 FP G A 中实现的高阶高速 F I R 滤波器的流水线结构。 2 滤波器的设计在数字滤波器尤其是高阶数字滤波器设计时，由

FIR数字滤波器设计及其FPGA实现

ｉｔｅｆｆｅｃｔｉｖｅｌｙｅｘｔｒａｃｔｓｔｈｅ５ｋＨｚｓｉｎｅｓｉｇｎａ１．ＴｈｅｅｘｐｅｒｉｍｅｎｔｒｅｓｕｌｔｓｉｎｄｉｃａｔｅｔｈａｔｉｔａｃｈｉｅｖｅｓｔｈｅｐｅｆｏｒｍａｒｎｃｅｏｆｔｈｅＦＩＲｆｉｌｔｅｒ，ａｎｄｓｏｍｅｎｅｗａｐｐｒｏａｃｈｅｓａｎｄｍｅｔｈｏｄｓａｒｅｅｘｐｌｏｒｅｄｆｏｒｄｅｓｉｇｎａｎｄｉｍｐｌｅｍｅｎｔｏｆｔｈｅｄｉｇｉｔａｌｉｆｌｔｅｒ．
中图分类号：ＴＰＴ１３文献标识码：Ａ文章编号：１６７４ — ７７２０（２０１３）１９ — ００２２ — ０３
ＦＩＲｄｉｇｉｔａｌｆｉｌｔｅｒｄｅｓｉｇｎａｎｄｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｎＦＰＧＡ
Ａｂｓｔｒａｃｔ：ＢａｓｅｄｏｎｔｈｅＦＰＧＡｈａｒｄｗａｒｅｐｌａｔｆｏｍ，ｔｒｈｅｄｉｇｉｔａｌＦＩＲｆｉｌｔｅｒｍｏｄｅｌｉｓｄｅｓｉｇｎｅｄｂｙｕｓｉｎｇＤＳＰＢｕｉｌｄｅｒｏｆＦＰＧＡｔｏቤተ መጻሕፍቲ ባይዱ
ｓｉｍｕｌａｔｅｓｙｓｔｅｍｍｏｄｅｌａｎｄｇｅｎｅｒａｔｅｔｈｅＶＨＤＬｐｒｏｊｅｃｔｌｆｉｅｓ，ｏｒｇａｎｉｚｅｔｈｅｃｏｒｒｅｓｐｏｎｄｉｎｇｔｏｐｐｒｏｇｒａｍｔｏｉｆｔｗｉｔｈｔｈｅｈａｒｄｗａｒｅｓｙｓｔｅｍ

基于FPGA的FIR数字滤波器设计

基于FPGA的数字滤波器设计院系：信息科学与工程学院专业班：通信工程1102班姓名：李羚学号：20111181082指导教师：周忠强王军舰2015年5月基于FPGA的FIR数字滤波器设计摘要随着公元的第二十一个世纪的到来，今天我们进入了一个科技日新月异的时代。

在现代电子数字系统中，滤波器都以一个不可缺少的身份出现。

其中，FIR数字滤波器又以其良好的线性特性被广泛和有针对性的大量使用。

众所周知，灵活性和实时性是工程实践中对数字信号处理的基本要求。

在以往使用的各种滤波器技术中，不难发现有许许多多的问题。

但是，随着现代计算机技术在滤波问题上的飞跃，派生出一个全新的分支——数字滤波器。

利用可编程逻辑器件和EDA技术，使用FPGA来实现FIR 滤波器，可以同时兼顾实时性和灵活性。

基于FPGA的FIR数字滤波器的研究势在必行。

本论文讨论基于FPGA的FIR数字滤波器设计，针对该毕业设计要做的基本工作有如下几点：（一）掌握有限冲击响应FIR（Finite Impulse Response，FIR）的基本结构，研究现有的实现方法。

对各种方案和步骤进行比较和论证分析，然后针对目前FIR数字滤波器需要的特点，速度快和硬件规模小，作为指导思想进行设计计算。

（二）基于硬件FPGA的特点，利用Matlab软件以及窗函数法设计滤波器。

对整个FPGA 元件，计划采用模块化、层次化设计思想，从而对各个部分功能进行更为详细的理解和分工设计。

最终FIR数字滤波器的设计语言选择VHDL硬件编程语言。

（三）设计中的软件仿真使用Altera公司的综合性PLD开发软件Quartus II，并且利用Matlab工具进行对比仿真，在仿真的过程中，对比证明，本论文设计的滤波器的技术指标已经全部达标。

关键词：数字滤波器Matlab 可编程逻辑元件模块化算法Based On FPGA Design Of FIR Digital FiltersMajor：Electronic And Information Engineering Department（Information Engineering）Student: YangChengjie Supervisor:FengLiuAbstractAs we have entered the twenty first century，our technology is changing continuously with the times. In the modern electronic digital systems，filters are indispensable. Among them，the FIR digital filters are widely used with the excellent linear characteristic. As is well-known to us all，flexibility and real-time quality are the basic requirements in digital signal processing of engineering practice. Since we have used a variety of filter technology in the past，it is not difficult for us to find many problems in it. Moreover，with the development of modern computer technology in filter，a new branch - digital filter has derived. We make use of the programmable logic devices and EDA technology，together with the FPGA to design the FIR filter，which is real-time and flexible. In a nutshell，it is imperative to do the research in the FIR digital filters based on the technology of FPGA. This thesis is focused on the design of the FIR digital filters based on the technology of FPGA. Several points are worth mentioning here:(1)To understand and master the basic structure of the limited shock Response FIR (Finite Impulse Response，FIR)，research existing realization method，to use various solutions to compare and analyze the steps and demonstrations; then，to do the self design and correction concerning the characteristics of the present FIR digital filters，that is，fast in speed and small scale in hardware.(2) To design FIR filter based on the characteristics of FPGA hardware. In the design process，ready to use of Matlab software and window function method design filter. As far as the whole FPGA components are concerned，we plan to carry on the modularized and hierarchic design，in order to have a more detailed understanding of the function of eachpart and make a division of design. Eventually，FIR digital filters will adopt the VHDL hardware programming language.(3) To adopt the comprehensive PLD development software Quartus II of the Altera company in the design of the software simulation. And we will use of the Matlab tools for the simulation 。

（34条消息）FIR滤波器的MATLAB与FPGA的设计实现

（34条消息）FIR滤波器的MATLAB与FPGA的设计实现引言数字滤波器是数字信号系统里面最常用、最重要、最基本的元件之一。

有限脉冲响应(Finite Impulse Response,FIR)滤波器可以设计成任意幅频特性，同时保证精确，严格的线性相位特性。

因此在电子通信、图像处理、模式识别等领域，FIR数字滤波器被广泛应用。

本文主要通过以低通滤波器的MATLAB与FPGA的设计实现来介绍FIR滤波器的原理介绍，架构研究，设计实现等。

原理介绍FIR滤波器的方程表达式为：y(n)=∑x(k)h(n-k) k=0,1…N-1;0≦n≦N-1;其方程分解式为：y(n)=h(0)x(n)+h(1)x(n-1)+h(2)x(n-2)+…+h(k)x(n-k);根据FIR滤波器的幅频特性可知，FIR滤波器为奇对称和偶对称两种形式。

例如当滤波器阶数为偶数n=3时，根据线性相位跟对称法则可得：h(0)=h(3)，h(1)=h(2);可得到方程式为：y(n)=h(0){x(n-1)+x(0)}+h(1){x(n-2)+x(1)}；当滤波器阶数为奇数n=4时，根据线性相位跟对称法则可得：h(0)=h(4)，h(1)=h(3)，h(2)独立一个;可得到方程式为：y(n)=h(0){x(n-1)+x(0)}+h(1){x(n-2)+x(n-3)}+h(2)x(n-2)；故其系统函数为从其系统函数可以看得出FIR系统是线性时不变系统，只在原点上存在极点，这使得FIR系统具有全局稳定性。

从FIR系统函数也可以看得出FIR滤波器其实是由一个抽头延迟线加法器和乘法器的集合构成的。

每个乘法器的操作系数为FIR滤波器系数。

因此这种抽头延迟线结构的架构实现图可如下所示：MATLAB设计实现在matlab里面设计数字滤波器既可以通过窗函数自己编写程序来设计FIR滤波器，也可以通过调用工具箱来设计FIR滤波器。

通过编写程序来设计FIR滤波器比较普遍，滤波器的参数等改动也比较方便，与FPGA做联合功能仿真验证也方便。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

FIR带通滤波器的FPGA实现
时间：2009-11-11 09:14:40 来源：现代电子技术作者：石兴华，吴光敏引言
在FPGA应用中，比较广泛而基础的就是数字滤波器。

根据其单位冲激响应函数的时域特性可分为无限冲击响应(Infinite Impulse Response，IIR)滤波器和有限冲击响应(Finite Impulse Response，FIR)滤波器。

DSP Builder集成了Altera和Matlab／Simulink基于FPGA的信号处理的建模和设计。

该工具可以将数字信号处理算法(DSP)系统表示成为一个高度抽象的模块，在不降低硬件性能的前提下，自动将系统映射为一个基于FPGA的硬件设计方案。

即支持设计者在Matlab中完成算法设计，在Simulink软件中完成系统集成，然后通过SignalCompiler(模块名)生成在QuartusⅡ软件中可以使用的硬件描述语言，最终实现硬件系统的设计。

FIR滤波器是DSPBuilder应用中最为常用的模块之一，在此基于上述基础，设计实现了基于模块的FIR数字带通滤波器。

1 基于DSP Builder的滤波系统设计
1．1 FIR滤波器原理
有限冲激响应(Finite Impulse Response，FIR)滤波器是由有限个采样值组成，实现的方式是非递归、稳定的，在满足幅频响应要求的同时，可以获得严格的线性相位特性，因此在高保真的信号处理等领域得到广泛应用。

对于一个FIR滤波器系统，它的冲击相应总是有限长的，其系统函数可记为：
最基本的FIR滤波器可表示为：
式中：z(n)是输入采样序列；h(n)是滤波器系数；L是滤波器阶数；y(n)表示滤波器输出序列，为x(n)和h(n)的卷积。

FIR滤波器基本结构如图1所示。

对于一个4阶滤波器子系统其输出可表示为：
可见在这个子系统中共需要4个延时器，4个乘法单元和一个4输入的加法器，并可以根据实际需要选择调用子系统构成多阶滤波器。

1．2 滤波的总体要求及实现
1．2．1 设计要求和滤波参数选取
该带通滤波器的技术指标为16阶FIR数字带通滤波器，对模拟信号的采样频率fs为102．4 kHz，通带频率为24～44 kHz，上限截止频率24 kHz，下限截止频率44 kHz，输入／输出序列位宽分别是9位、19位。

滤波器系数由滤波器设计工具FDATools生成。

因FIR数字滤波器的设计方法主要有窗函数法和等波纹一致逼近法等，比较最佳效果选定Equiripple等波纹法实验。

输入信号采用DSPBuilder库中的增加／减少(Increment Decrement)模块和LUT模块，分别构成一个线性递增的地址发生器和正弦查找表模块。

这样组建一组正弦信号，考虑组建通带内频率f1=24．414 kHz与带外频率f2=48．828 kHz 叠加。

之所以选这两个频率主要根据LUT中的信号的步进制即在一个周期(0～2π)中对信号采样点来决定的。

1．2．2 带通滤波器的模型设计
根据FIR滤波器原理和4阶子系统的输出公式，在Matlab的Simulink环境下，调用Altera DSP Builder库中的4个Delay延迟模块、4个Product乘法模块、5个9位的Input输入端口、1个20位的Output输出端口和一个4输入的加法器，使9位的输入序列x(n)和FIR 滤波器的系数h(0)，h(1)，h(2)，h(3)作为输入，完成4阶滤波器子系统。

调用4个这样的子系统级联起来构成16阶的滤波器。

其中，滤波器系数h(0)，h(1)，…，h(15)由滤波器设计工具FDATools生成，系数与滤波器关联，建立出完整的滤波系统模型。

2 Simulink的模型仿真
在Simulink环境下设计仿真时间等参数，运行仿真得到滤波输出的幅频相应图和时域图如图2，图3所示。

图2中纵横坐标分别代表了幅值和频率值显示，Magnitude，Frequency单位分别是dB(幅值单位也称衰减倍数)和MHz(横坐标每格单位相比kHz被放大104便于观察)。

纵横轴每格量为5 dB和50 MHz。

从该频谱图中可看出，滤波后通带内幅频曲线相对平缓，带外衰减较大，由滤波前的连续幅频变成了选择通过的单一幅频曲线，起到了过滤带外频谱的作用。

该图坐标轴的纵横轴分别代表了幅度值和时间轴。

单位分别为十进制数和s。

图3(a)是两正弦信号经平行加法器合成的波形图3(b)滤波后的波形。

可见高频信号衰减很大起到了过滤带外时间离散信号的作用。

综上该带通滤波器在频域和时域都实现了相应的滤波功能，至此完成了模型仿真。

3 在ModeISim中实现RTL级仿真
Simulink中仅实现了算法级的仿真，而ModelSim需要对生成的VHDL代码进行功能仿
真即RTL级仿真。

如图4的波形。

图4定性表述了6个信号波形。

clock为时钟周期，第二个信号是全局复位。

重点观察第三、六个信号，分别是输入信号(加了数／模转换的)的模拟显示和经滤波后输出信号的模拟显示。

这和Simulink中仿真结果是一致的。

第四个信号是滤波后(加数／模转换)的信号，第五个是最后一个4阶滤波子系统的输出。

同样可设置ModelSim对应的数字显示，每个时钟周期对应的数值即为每个时钟周期对正弦信号的一个采样点计算一次的值。

4 在QuartusⅡ中实现时序仿真
ModelSim中也仅实现RTL级仿真，并不能精确反应电路的全部硬件特性。

Altera提供自动和手动两种综合适配流程，在此选用自动流程在QuartusⅡ中进行硬件设计。

设定990 ns仿真结果如图5所示与图3ModelSim的数字显示对应信号和结果均是一致的，只是QuartusⅡ的时序仿真更为精确。

5 FPGA硬件实现
系统仿真通过后，需转到硬件上加以实现，这是整个DSP Builder设计中最为关键的一步。

QuartusⅡ仿真中生成了．sof编程文件，用于FPGA编程配置，完成了对开发板Stratix ⅡEP2S180特定芯片的编译和管脚的分配。

将．sof文件下载到开发板中，编程模式为USB Blaster相应模式为JTAG，用示波器检测D／A输出，可观察到实测的输入／输出波形与仿真结果均对应一致。

至此完成了该滤波器完整的FPGA开发设计，并验证了该滤波器达到预期设计要求。

6 结语
这里介绍在Altera DSPBuilder。

环境下基于模型化设计FIR数字带通滤波器的方法，通过模块化的方法实现了向VHDL硬件描述语言代码的自动转换、RTL级功能仿真、综合编译适配和布局布线、时序实时仿真直至对目标器件的编程配置和硬件实现。

验证了滤波器满足预期设计要求。

创新点在于便捷地设计模块或修改基本参数，完成其他DSP系统设计。

综上采用DSP Builder作FPGA设计，可以更快速、可靠、有效地实现系统功能。

体现了FPGA技术的便捷和发展。