CPU组成

CPU组成

中央处理单元（Central Processing Unit；CPU），亦称微处理器（Micro Processor Unit），由运算器与控制器组成，其内部结构分为控制单元（Control Unit；CU）、逻辑单元（Arithmetic Logic Unit；ALU）、存储单元（Memory Unit；MU）三部分，各部件相互协调，进行分析、判断、运算并控制计算机各组件工作。

一、内核

●运算器

运算器是计算机的处理中心，主要由算术逻辑单元（Arithmetic and Logic Unit；ALU）、浮点运算单元（Floating Point Unit；FPU）、通用寄存器和状态寄存器组成。

算术逻辑单元主要完成二进制数据的定点算术运算（加减乘除）、逻辑运算（与或非异或）及各种移位操作。

浮点运算单元主要负责浮点运算和高精度整数运算。

通用寄存器用来保存参加运算的操作数和运算的中间结果。

状态寄存器在不同机器中有不同规定，程序中，状态位通常作为转移指令的判断条件。

●控制器

控制器是计算机的控制中心，决定了计算机运行过程的自动化。它不仅要保证程序的正确执行，而且要能够处理异常事件。控制器一般包括指令控制器、时序控制器、总线控制器、中断控制器等几个部分。

1)指令控制器完成取指令、分析指令和执行指令的操作。

2)时序控制器要为每条指令按时间顺序提供应有的控制信号。

时序控制器包括时钟发生器和倍频定义单元，其中时钟发生器由石英晶体振荡器发出稳定的脉冲信号，即CPU的主频；而倍频定义单元则定义CPU主频是存储器频率（总线频率）的几倍。

一般时钟脉冲就是最基本时序信号，是整个机器的时间基准，称为主频。执行一条指令所需时间叫做一个指令周期，不同指令的周期有可能不同。一般为便于控制，根据指令的操作性质和控制性质不同，会把指令周期划分为几个不同的阶段，每个阶段就是一个CPU周期。早期，CPU同内存速度差异不大，所以CPU周期通常和存储器存取周期相同。后来，随着CPU的发展，速度远高于存储器，于是常将CPU周期定义为存储器存取周期的几分之一。

3)总线控制器是为多个功能部件服务的信息通路的控制电路。

就CPU而言一般分为内部总线和CPU对外联系的外部总线，外部总线又叫系统总线、前端总线（FSB）等，包括地址总线、数据总线、控制总线等。

4)中断控制器指计算机由于异常事件，或随机发生需立即外理事件，引起CPU暂时停止当前程序执

行，转向另一服务程序以处理当前事件，处理完成后返回原始程序的过程。

由机器内部产生的中断，称做陷阱（内部中断），由外部设备引起的中断叫外部中断。

二、外核

1.解码器（Decode Unit）

x86CPU特有设备，作用是把长度不定的x86指令转换为长度固定的指令，交由内核处理。解码分为硬件解码和微解码，对于简单的x86指令只要硬件解码即可，速度较快，而遇到复杂的x86指令则需要进行微解码，并把它分成若干条简单指令，速度较慢且很复杂。

2.一级缓存和二级缓存（Cache）

一级缓存和二级缓存是为了缓解较快的CPU与较慢的存储器之间的矛盾而产生，一级缓存通常集成在CPU内核，而二级缓存则是以OnDie或OnBoard的方式以较快于存储器的速度运行。对于一些大数据交换量的工作，CPU的Cache显得尤为重要。

三、指令系统

指令系统指的是一个CPU所能够处理的全部指令的集合，是一个CPU的根本属性，因为指令系统决定了一个CPU能够运行什么样的程序。我们常说的CPU都是X86系列及兼容CPU ，所谓X86指令集是美国Intel 公司为其第一块16位CPU（i8086）专门开发的，虽然随着CPU技术的不断发展，Intel陆续研制出更新型的i80386、i80486直到今天的Pentium4系列，但为了保证电脑能继续运行以往开发的各类应用程序以保护和继承丰富的软件资源（如Windows系列），Intel公司所生产的所有CPU仍然继续使用X86指令集。另外除Intel 公司之外，

AMD和Cyrix等厂家也相继生产出能使用X86指令集的CPU，由于这些CPU能运行所有的为Intel CPU所开发的各种软件，所以电脑业内人士就将这些CPU列为Intel的CPU兼容产品。

四、CPU主要技术浅析

1.流水线技术

流水线（pipeline）是InteI首次在486芯片中开始使用的。流水线的工作方式就象工业生产上的装配流水线。在CPU中由5~6个不同功能的电路单元组成一条指令处理流水线，然后将一条X86指令分成5~6步后再由这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令，从而提高CPU的运算速度。

2.超流水线和超标量技术

超流水线是指某些CPU内部的流水线超过通常的5~6步以上，例如Intel Pentium 4的流水线就长达20步。将流水线设计的步（级）数越多，其完成一条指令的速度越快，才能适应工作主频更高的CPU。超标量（supe rscalar）是指在CPU中有一条以上的流水线，并且每时钟周期内可以完成一条以上的指令，这种设计就叫超标量技术。

3.乱序执行技术

乱序执行（out-of-orderexecution）指CPU采用了允许将多条指令不按程序规定顺序分开发送给各相应电路单元处理的技术。比方说程序某一段有7条指令，此时CPU将根据各单元电路的空闲状态和各指令能否提前执行的具体情况分析后，将能提前执行的指令立即发送给相应电路执行。当然在各单元不按规定顺序执行完指令后还必须由相应电路再将运算结果重新按原来程序指定的指令顺序排列后才能返回程序。这种将各条指令不按顺序拆散后执行的运行方式就叫乱序执行（也叫错序执行）技术。采用乱序执行技术的目的是为了使CPU内部电路满负荷运转并相应提高了CPU运行程序的速度。

4.分技预溯和推测执行技术

分枝预测（branch prediction）和推测执行（speculatlon execution）是CPU动态执行技术中的主要内容，动态执行是目前CPU主要采用的先进技术之一。采用分枝预测和动态执行的主要目的是为了提高CPU的运算速度。推测执行是依托于分枝预测基础上的，在分枝预测程序是否分枝后所进行的处理也就是推测执行。

5.指令特殊扩展技术

自最简单的计算机开始，指令序列便能取得运算对象，并对它们执行计算。对大多数计算机而言，这些指令同时只能执行一次计算。如需完成一些并行操作，就要连续执行多次计算。此类计算机采用的是“单指令单数据”（SISD）处理器。在介绍CPU性能中还经常提到“扩展指令”或“特殊扩展”一说，这都是指该CPU是否具有对X86指令集进行指令扩展而言。扩展指令中最早出现的是InteI公司的“MMX”，然后是Pentium III中的“SSE”，以及现在Pentium 4中的SSE2指令集。

五、CPU的构架和封装方式

1.CPU 架构

CPU架构是按CPU的安装插座类型和规格确定的。目前常用的CPU按其安装插座规范可分为Socket x 和Slot x两大架构。

以Intel处理器为例，Socket 架构的CPU中分为Socket 370、Socket 423和Socket 478三种，分别对应Intel PIII／Celeron处理器、P4 Socket 423处理器和P4 Socket 478处理器。Slot x架构的CPU中可分为Slot

1、Slot 2两种，分别使用对应规格的Slot槽进行安装。其中Slot 1是早期Intel PII、PIII和Celeron处理器

采取的构架方式，Slot 2是尺寸较大的插槽，专门用于安装PⅡ和PⅢ序列中的Xeon。Xeon是一种专用于工作组服务器上的CPU。

2.CPU封装

所谓封装是指安装半导体集成电路芯片用的外壳，通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的插槽与其他器件相连接。它起着安装、固定、密封、保护芯片及增强电热性能等方面的作用。

CPU的封装方式取决于CPU安装形式，通常采用Socket插座安装的CPU使用PGA（栅格阵列）的形式进行封装，而采用Slot X槽安装的CPU则全部采用SEC（单边接插盒）的形式进行封装。

1)PGA（Pin Grid Arrax）引脚网格阵列封装