用CMOS传输门和CMOS非门设计边沿D触发器
经常利用CMOS传输门组成电平触发D触发器
CLK = 1时，与SR锁存器工作原理相同。
上页
2
下页
返回
第二节 电平触发的触发器
同步RS触发器的特性表
S
CLK
G3
CLK
G1
Q
R
G4
G2
Q
电路结构
0 0 1 1 1 1 1 1 1 1
0 0 1 1 0 0 1 1
S
0 0 0 0 1 1 1 1
R
Q
0 1 0 1 0 1 0 1 0 1
CLK
[例5.2.2] 若用 CMOS传输门组成 的电平触发D触发 器的CLK和输入端 D的电压波形如右 图中所给出，画出 Q和Q'端的电压波 形。假定触发器的 初始状态为Q=0
O
D
O
Q
t t
O Q O
t t
上页 返回
9
在CMOS电路中，经常利用CMOS传输门组成电平 触发D触发器。
C
D
TG1
Q
C C C
CLK
C
TG2
Q
C
利用CMOS传输门组成的电平触发D触发器
因为在CLK的有效电平期间输出状态始终跟随输入状 态变化，输出与输入的状态相同，所以又将这个电 路称为“透明的D型锁存器”。
上页
8
下页
返回
第二节 电平触发的触发器
第二节 电平触发的触发器
第二节 电平触发的触发器
电路结构与工作原理
电平触发方式的动作特点
推出 下页 总目录
1
第二节 电平触发的触发器
一、电路结构与工作原理
S
CLK
G3
G1
Q
CLK
数电研讨-用CMOS传输门和CMOS非门设计边沿D触发器
数字电子技术研究性学习报告用CMOS传输门和CMOS非门设计边沿D触发器学院：电子信息工程学院指导教师：侯建军本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器。
首先分析CMOS传输门和CMOS与非门原理；然后设计出CMOS传输门和CMOS非门设计边沿D触发器；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP的最大频率；将设计的D触发器转换成JK触发器和T触发器，最后对CMOS构成的D触发器进行辨证分析。
关键词CMOS传输门 CMOS非门边沿D触发器最大频率辨证思想AbstractThis paper mainly studied how to use CMOS transmission door and CMOS gate design edge D flip-flop. Firstly analyzes CMOS transmission door and CMOS nand gate principle; Then design a CMOS transmission door and CMOS gate design edge D flip-flop; This circuit principle of work, Write characteristic equation, draw the feature list, incentive table and state diagram; To calculate the excitation signal D retention time and clock CP's maximum frequency; The design of the D flip-flop into JK flip-flop and T trigger, the CMOS a D flip-flop syndrome differentiation and analysis.Key words: CMOS transmission door；CMOS gate edge；D flip-flop； maximum frequency dialectic thought摘要 (2)Abstract (2)第一章基本器件结构图以及功能 (5)1.1 CMOS传输门 (5)1.2 CMOS反相器 (5)1.2.1电压传输特性和电流传输特性 (5)1.2.2 CMOS反相器特点 (6)第二章设计方案一 (7)2.1设计思路 (7)2.2性能评估 (7)第三章设计方案二 (8)3.1 电路结构图 (8)3.2工作原理 (8)3.3 性能评估 (9)第四章设计方案三 (9)4.1电路结构图 (9)4.2工作原理 (10)4.3性能评估 (10)4.4 方案对比 (10)第五章激励信号D的保持时间和时钟CP的最大频率 (11)5.1分析与结论 (11)第六章写出特征方程，画出特征表，激励表与状态图 (11)6.1特征方程 (11)6.2特征表（如表5-1） (11)6.3激励表(如表5-2) (11)6.4状态转换图（如图8） (12)第七章设计拓展 (12)7.1思想启发 (12)7.2功能简述 (12)7.3电路结构 (12)7.3.1 由CMOS传输门和CMOS反相器构成的异或门 (12)7.3.2 抢答器结构图如图10 (13)7.3.3 工作原理 (14)7.4 电路的改进 (15)7.4.1 改进的原因 (15)第八章将设计的D触发器转换成JK触发器和T触发器 (15)8.1 D触发器转换成JK触发器（如图14） (15)8.2 D触发器转成T触发器（如图15） (16)第九章收获与感想 (16)致谢 (17)参考文献 (17)第一章基本器件结构图以及功能1.1 CMOS传输门图1原理：所谓传输门（TG）就是一种传输模拟信号的模拟开关。
数电研讨——用CMOS传输门和CMOS非门设计边沿D触发器 精品
数字电子技术研究性学习报告用CMOS传输门和CMOS非门设计边沿D触发器第一章基本器件结构图以及功能1.1CMOS传输门图1原理：所谓传输门（TG）就是一种传输模拟信号的模拟开关。
CMOS传输门(如图1)由一个P沟道和一个N沟道增强型MOS管并联而成，如上图所示。
设它们的开启电压|VT|=2V且输入模拟信号的变化范围为0V到+5V。
为使衬底与漏源极之间的PN结任何时刻都不致正偏，故T2的衬底接+5V电压，而T1的衬底接地。
传输门的工作情况如下：当C端接低电压0V时T1的栅压即为0V，vI取0V 到+5V范围内的任意值时，TN均不导通。
同时,TP的栅压为+5V，TP亦不导通。
可见，当C端接低电压时，开关是断开的。
为使开关接通，可将C端接高电压+5V。
此时T1的栅压为+5V，vI在0V到+3V的范围内，TN导通。
同时T2的棚压为-5V，vI在2V到+5V的范围内T2将导通。
由上分析可知，当vI＜+3V时，仅有T1导通，而当vI＞+3V时，仅有T2导通当vI在2V到+3V的范围内，T1和T2两管均导通。
进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。
换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。
由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。
这是CMOS传输出门的优点。
1.2 CMOS反相器1.2.1电压传输特性和电流传输特性CMOS反相器的电压传输特性曲线可分为五个工作区。
（如图2）图2工作区Ⅰ：由于输入管截止，故vO=VDD，处于稳定关态。
工作区Ⅲ：PMOS和NMOS均处于饱和状态，特性曲线急剧变化，vI值等于阈值电压Vth。
工作区Ⅴ：负载管截止，输入管处于非饱和状态，所以vO≈0V，处于稳定的开态。
CMOS反相器的电流传输特性曲线如图3，只在工作区Ⅲ时，由于负载管和输入管都处于饱和导通状态，会产生一个较大的电流。
其余情况下，电流都极小。
图31.2.2 CMOS反相器特点静态功耗极低。
基于CMOS传输门CMOS非门设计边沿D触发器的研究
目录摘要、前言---------------------------------------------------------------------3 一概述---------------------------------------------------------------------------4 二CMOS边沿D触发器---------------------------------------------------5 三设计目的及要求----------------------------------------------------------5 四电路组成结构-------------------------------------------------------------8 五电路工作原理-------------------------------------------------------------9 六特征方程、表、图-------------------------------------------------------9 七脉冲特性------------------------------------------------------------------10 八集成触发器---------------------------------------------------------------10 九异步置位、复位设计---------------------------------------------------11 十触发器转换---------------------------------------------------------------12 十一CMOS触发器在时钟边沿工作特性研究-----------------------14 十二CMOS D触发器CD4013的脉冲宽度检测电路--------------20 十三芯片对比---------------------------------------------------------------22 十四总结与感想------------------------------------------------------------25 参考文献---------------------------------------------------------------------26摘要：边沿D触发器在教材里的是维持阻塞边沿D触发器，使用TTL管制成的，而本文的作法是采用了创新手法：即用CMOS传输门和非门来做边沿D触发器。
基于CMOS传输门CMOS非门设计边沿D触发器的研究
基于CMOS传输门CMOS非门设计边沿D触发器的研究边沿D触发器是数字电路中常用的触发器之一，它具有存储数据的功能，并在时钟信号的边沿进行数据更新。
本文将重点研究基于CMOS传输门的CMOS非门设计边沿D触发器。
CMOS非门是由pMOS和nMOS组成的传输门，其中pMOS器件的导通能力受到低电平控制，nMOS器件的导通能力受到高电平控制。
边沿D触发器是由两个CMOS非门和一个双稳态电路组成的。
当时钟信号变化时，D触发器根据输入D的电平来决定输出Q的状态。
CMOS非门中的pMOS和nMOS器件的宽度、长度和阈值电压的选择对电路的性能和功耗有重要影响。
一般情况下，pMOS器件的宽度要比nMOS器件的宽度要大，以保证其导通能力可以满足要求。
同时，pMOS器件的阈值电压一般设置为负值，以确保在低电平下能够导通。
在设计边沿D触发器的过程中，需要考虑时钟信号的上升沿和下降沿对输出Q的影响。
在上升沿时，输入D的电平将传递到输出Q上；而在下降沿时，输入D的电平将不会传递到输出Q上。
这样可以实现在时钟沿更新数据的功能。
CMOS非门的输出电平受到两个输入端电平的控制。
为了实现边沿D触发器的功能，需要将输入D接到CMOS非门的输入端，而时钟信号接到CMOS非门的控制端。
通过控制端的时钟信号，可以控制CMOS非门的通断，进而控制D触发器的输出。
边沿D触发器的设计不仅要满足电路的功能要求，还需要考虑功耗和面积的优化。
为了减少功耗，可以选择合适的pMOS和nMOS器件的尺寸和阈值电压。
同时，可以采用布线技术对电路进行布局和布线，使得电路的面积最小化。
总结而言，基于CMOS传输门的CMOS非门设计边沿D触发器是一项重要的研究课题。
通过合理选择器件参数、电路结构和布线技术，可以设计出功耗低、面积小、性能稳定的边沿D触发器。
这将为数字电路的设计和应用提供重要的基础支持。
数字电路基础_D04-04边沿触发器
4.4边沿触发器主从JK触发器一次翻转的内在原因是，CP＝l时触发器可随时接收输入信号及干扰信号，但是不论输入信号变化多少次，由于输出信号的反馈作用，形成自锁通路，使主触发器具有记忆能力，而把接收的信号或于扰记忆下来(一次翻转)，直到CP下降沿来到时传送给从触发器，造成误翻。
如果触发器的输出态仅仅取决于CP信号下降沿(或上升沿)到达时刻输入信号的状态，而在此之前或之后输人信号的变化对触发器的输出没有影响，可提高抗干扰能力。
可以考虑在主触发器开放时，暂时去掉它的记忆功能、切断其自锁通路，即断开反馈线，如CMOS边沿触发器；也可以用TTL边沿触发器的结构形式，如维持阻塞型触发器，利用传输延迟时间的TTL边沿触发器。
4.4.1 CMOS边沿触发器1．电路结构CMOS边沿D触发器如图4-4-1所示。
由图中可以看出，CMOS边沿D触发器的主从触发器结构相同，都由基本触发器和传输门组成。
传输门TGl、TG2分别控制主从触发器开放或封锁，传输门TG2、TG4则分别控制基本触发器自锁线路的通断。
图中CP和CP非是互相反相的时钟脉冲，由它们控制传输门的通或断。
从电路形式上看，CMOS边沿D触发器与主从触发器类似，但其工作原理与主从触发器完全不同。
2．工作原理 (P155)当CP＝0、CP非＝1时，TGl通、TG2断，主触发器开放，但因TGI断而失去自锁作用，Gl、G2变成两个串接的非门。
D信号经两次反相到达Qm端，所以Qm＝D。
这时D信号变化，Qm 跟随变化，不会因“一次翻转”而把D信号的变化(或干扰)记忆下来，因此整个D触发器不会误翻。
同时TG3断，TGd通，使从触发器封锁，从触发器形成自锁，维持从触发器原状态不变，所以触发器不会产生空翻。
·当CP上升沿到达时(CP由“0”变“1’，CP非由“1”变“0”)，TGl断、TG2通，使主触发器封锁，主触发器建立自锁，因而能保持住CP上升沿到达之前瞬间的D信号。
D触发器的设计和仿真讲解
实验一、D触发器的设计和仿真一、实验目的1、学习模拟数字电路单元的基本设计方法。
2、学习Cadence工具下电路设计的基本操作和方法。
3、学习Sprectre工具的仿真操作方法。
二、实验内容本实验通过设计一个异步清零的D触发器电路学习Cadence工具下电路的设计和仿真方法。
实验内容包括：完成反相器、与非门、传输门电路的设计和仿真验证；完成各个单元电路symbol的建立；利用建立的单元电路symbol完成D 触发器电路的设计和仿真；分析仿真结果。
该电路设计采用上华CSMC0.5umCMOS 工艺设计，工作电压5V。
三、实验步骤1、登陆到UNIX系统。
在登陆界面，输入用户名和密码，用户名和密码都为学生学号。
2、Cadence的启动。
启动Cadence软件的命令有很多，不同的启动命令可以启动不同的工具集，常用的启动命令有icfb,icca等，也可以单独启动单个工具。
3、原理图的输入。
（1）Composer的启动。
在CIW窗口新建一个单元的Schematic视图。
（2）添加器件。
在comparator schematic窗口点击Add-Instance或者直接点i,就可以选择所需的器件。
（3）添加连线。
执行Add-Wire，将需要连接的部分用线连接起来。
（4）添加管脚。
执行Add-Pin和直接点p，弹出添加管脚界面。
（5）添加线名。
为设计中某些连线添加有意义的名称有助于在波形显示窗口中显出该条线的信号名称，也可以帮助检查电路错误。
点击Add-Wire Name，弹出新窗口，为输入输出线添加名称。
为四端的MOS器件的衬底添加名称vdd！或gnd！，其中！表示全局变量。
（6）添加电源信号。
选择Vdd和Gnd的symbol各一个，在两个symbol之间连接一个vdc，设置直流电压5V。
（6）保存并检查。
点击schematic窗口上的Check and Save按钮，察看是否有警告或者错误。
如果有，察看CIW窗口的提示。
CMOS锁存器 D触发器
集成电路设计技术
CMOS主从D型触发器
电路外部描述
输入数据信号端口 输入时钟信号端口 输出端口 D CLK Q QB
电路逻辑函数表达式
时钟信号CLK上升沿触发
QD QB D
集成电路设计技术
CMOS主从D型触发器
C
INV1
C
TG3
TG1
D
Q1
INV3
Q
INV2
INV4
C
TG2
C
TG4
QB
C 从触发器 主触发器
集成电路设计技术
CMOS主从D型触发器
CMOS主从D型触发器工作原理： 当时钟信号clk为‘1’时，连接从触发器与外界输 入信号d的传输门截止，这时从触发器处于保持状态， 保持clk转变为‘1’之前瞬间的输入d信号，从触发器的 输出端tq为这时的d，而将主触发器与从触发器连接的 传输门是导通，从触发器保持的信号将传送进主触发器， 主触发器的输出q是tq的非信号.
集成电路设计技术
CMOS 锁存器
CMOS锁存器的工作原理：
CMOS锁存器有两种状态：传输或保持。 保持: 当时钟信号clk为‘1’时，与输入信号d连接的传输门 1(TG1)截止，而与输出信号q连接的传输门2(TG2)导 通，这时，d信号的任何变化都无法进入锁存器，并且 由于传输门2的导通，输出q和qb都可以反馈回来， CMOS锁存器处于保持状态。
C
集成电路设计技术
CMOS主从D型触发器
CMOS主从D型触发器模块结构 从触发器 主触发器
集成电路设计技术
CMOS主从D型触发器
CMOS主从D型触发器工作原理： 当时钟信号clk为‘0’时，输入信号d传输到从触发器 的输出端tq，这时将主触发器与从触发器连接的传输门 是截止的，传送进从触发器的d信号并不能送入主触发 器，主触发器中的另一个传输门导通，主触发器处于保 持状态，输出保持为原来的输出不变.
数电研讨——用CMOS传输门和CMOS非门设计边沿D触发器
用CMOS传输门和CMOS非门设计边沿D触发器Design Edge D Flip-flop with CMOS Transmission Gate and CMOS NAND Gate摘要本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器，并将其进行了拓展分析与研究。
本文首先从CMOS传输门和CMOS非门组成的边沿D触发器的电路工作原理、特征方程、特征表、激励表、状态图进行了阐述，计算出激励信号D的保持时间和时钟CP的最大频率，并与TTL组成的D触发器进行了对比和应用分析。
接着还将D触发器转换成JK触发器和T触发器，并分别设计了并行数据存储电路、倍频电路、单稳态电路以及脉冲震荡器这四个功能电路，在实际生活中有着重要的应用。
关键词边沿D触发器 CMOS传输门 CMOS非门 JK触发器 D触发器AbstractThis paper studies the use of non-CMOS and CMOS transmission gate door design edge D flip-flop, and Analysis and research conducted to expand. Edge D flip-flop circuit works from the paper first and CMOS transmission gate CMOS NAND gate composed of the characteristic equation, characteristic form, motivate table, state diagram are described, D calculate the excitation signal hold time and the maximum clock frequency of CP and the composition of the D flip-flop TTL were compared and applied analysis. Then will be converted into a JK flip-flop D flip-flop and Tflip-flops, and were designed to parallel data storage circuit, multiplier circuits,one-shot pulse oscillator circuit and four functional circuit, has important in real life application.Key Words:edge D flip-flop; CMOS transmission gate; CMOS NAND gate; JKflip-flop; T flip-flop目录第1章用CMOS传输门和CMOS非门设计边沿D触发器 (5)1.1 CMOS传输门 (5)1.1.1组成 (5)1.1.2 原理 (5)1.1.3 结论 (5)1.2 CMOS非门 (6)1.2.1 CMOS非门的组成 (6)1.2.2 CMOS非门的原理 (6)1.2.3 CMOS非门的传输延迟时间 (7)1.3用CMOS传输门和CMOS非门设计边沿D触发器 (7)1.3.1 电路组成 (7)1.3.2 电路原理 (7)1.3.3 特征方程，特征表，激励表与状态图 (8)1.3.4激励信号D的保持时间和时钟CP的最大频率 (9)1.4 CMOS构成的D触发器与TTL构成的D触发器比较 (10)1.5 CMOS D触发器的应用——CD4013触摸开关 (12)第二章将设计的边沿D触发器改成其他类型触发器 (13)2.1将设计的D触发器转换成JK触发器 (13)2.2将设计的D触发器转换成T触发器 (13)第三章基于D触发器的应用拓展电路设计 (15)3.1 并行数据存储电路 (15)3.2 倍频电路 (16)3.3 单稳态电路 (18)第四章总结 (26)致谢 (27)参考文献 (27)第1章用CMOS传输门和CMOS非门设计边沿D触发器1.1 CMOS传输门1.1.1组成CMOS传输门的电路如图1-1(a)，逻辑符号如图1-1（b）所示。
用CMOS传输门和CMOS非门设计边沿D触发器-北京交通大学
数字电子技术研究性课题数字电子技术研究性课题用CMOS传输门和CMOS非门设计边沿D触发器姓名：学号：学院：电子信息工程学院班级：********日期：2013/11/25摘要本文用CMOS传输门和非门设计边沿D触发器。
首先说明了电路原理，阐明电路的组成结构。
写出特征方程，画出特征表，激励表与状态图。
计算出激励信号D的保持时间和时钟CP的最大频率。
并将设计的D触发器转换成JK触发器和T触发器。
还研究了CMOS触发器在时钟边沿的工作特性及总结，分析了CMOS触发器的功耗情况，阐述了双边沿触发器的工作原理，最后阐述了自己的感想。
关键词：D触发器边沿触发 CMOS传输门 CMOS非门AbstractThis paper mainly discusses the edge D flip-flop using CMOS transmission gate and gate design. The edge D trigger in teaching material is maintaining block edge D flip-flop, use TTL controls into, and this practice is used in innovative ways: with the use of CMOS transmission gate and the gate to the edge D flip-flop. At the same time also analyzed the setup time, hold time, and delay time, the highest frequency analysis method. Also focused on CMOS trigger clock edge characteristics. And has carried on the summary. As well as the contrast between the chip, in practical application are presented. Suggestions.Keywords: D trigger; trigger edge; CMOS transmission gate; CMOS gate目录摘要.............................................................................................................. - 1 -Abstract.......................................................................................................... - 1 -绪论.............................................................................................................. - 3 -第1章电路组成结构及其原理 ........................................................................ - 4 -1.1 边沿D触发器 ......................................................................................................... - 4 -1.2 CMOS门电路 ............................................................................................................ - 4 -1.3 电路组成结构图 ..................................................................................................... - 5 -1.4 电路工作原理 ......................................................................................................... - 6 -第2章特征方程、特征表、激励表及状态图..................................................... - 7 -第3章激励信号D的保持时间和时钟CP的最大频率 ......................................... - 8 -3.1 平均传输延迟时间 ................................................................................................. - 8 -3.2 保持时间 ................................................................................................................. - 8 -3.3 时钟CP最大频率 ................................................................................................... - 9 -第4章复位、置位电路 ................................................................................ - 11 -第5章触发器逻辑功能的转换 ...................................................................... - 13 -5.1 D触发器转换成JK触发器 .................................................................................. - 13 -5.2 D触发器转换成T触发器 .................................................................................... - 14 -第6章 CMOS双边沿D触发器......................................................................... - 15 -6.1 CMOS集成电路功耗分析 ...................................................................................... - 15 -6.2 CMOS双边D沿触发器工作原理 .......................................................................... - 15 -第7章 D触发器常用芯片 ............................................................................ - 18 -7.1 74HC273芯片资料 .................................................................................................. - 18 -7.2 74LS273芯片资料 .................................................................................................. - 19 -7.3 芯片性能比较 ......................................................................................................... - 20 -感想与总结 .................................................................................................. - 22 -绪论触发器按触发方式的不同，可分为电平触发器、主从触发器和边沿触发器。
用CMOS传输门和CMOS非门设计D触发器解读
用CMOS传输门和CMOS非门设计边沿D触发器姓名单赟吉所在学院电子信息工程专业班级通信1109学号 11211105指导教师白双日期 __2013.12月_____目录摘要 (2)第一章绪论 (2)1.1 CMOS D触发器与TTL D触发器的比较 (3)1.2 触发器 (4)1.3 边沿触发器 (4)第二章D触发器电路组成结构 (6)2.1 CMOS反向器 (6)2.2 CMOS传输门 (6)2.3 D触发器 (7)2.4 第一种设计方案 (8)2.5 第二种设计方案 (9)2.6 两种设计方案比较 (10)第三章置位、复位电路 (12)第四章特征方程，特征表，激励表，状态图 (14)4.1 特征方程和特征表 (14)4.2 激励表 (14)4.3 状态图 (14)第五章激励信号D的保持时间和时钟CP的最大频率 (16)5.1 平均传输延迟时间 (16)5.2 建立时间和保持时间 (16)5.3 CP时钟周期 (17)第六章设计的D触发器转换成JK触发器和T触发器 (18)6.1 设计的D触发器转换成JK触发器 (18)6.2 D触发器转换成T触发器 (19)第七章CMOS D触发器在CP边沿的工作特性研究 (21)第八章CMOS D触发器的应用—CD4013触摸开关 (24)第九章总结以及感想 (25)参考文献 (26)摘要：本文用CMOS传输门和CMOS非门设计边沿D触发器。
说明电路组成结构；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP 的最大频率；将设计的D触发器转换成JK触发器和T触发器。
关键词：边沿触发 CMOS非门，CMOS传输门，D触发器。
Abstract：This paper mainly studied how to use CMOS transmission door and CMOS gate design edge D flip-flop. Firstly analyzes CMOS transmission door and CMOS gate principle; Then use the CMOS transmission door and CMOS gate design the edge D flip-flop; Also this paper tells us how this circuit work, Then write characteristic equation, draw the feature list, incentive table and state diagram; Next calculate the excitation signal D retention time and clock CP's maximum frequency; Finally put The design of the D flip-flop into JK flip-flop and T trigger.Keywords: trigger edge; CMOS gate;CMOS transmission gate; D trigger;一、绪论1.1 CMOS D触发器与TTL D触发器的比较TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。
(完整版)第4章习题答案
思考题：题4.1.1 按触发方式触发器可分为、和三类。
答：电平触发、主从触发、边沿触发。
题4.1.2 由与非门构成的RS锁存器输入信号不允许同时为。
答：0题4.1.3 触发器有个稳定状态，它可记录位二进制码，存储8位二进制信息需要个触发器。
答：2、1、8。
题 4.1.4 如果由或非门构成的RS锁存器输入信号同时为1，此时输出的原端Q和非端Q 为。
然后改变两输入信号为0，输出原端Q和非端Q为。
答：0、不定（0，1或1，0）题4.2.1 在图4.2.1（b）中将C1改为C2，当C2有效时，1S、1R和C2 。
答：无关。
题4.2.2 同步RS触发器和RS锁存器主要区别是。
答：触发信号。
题4.2.3 保证同步D触发器的输出稳定，要求输入有效信号的高电平至少需要。
答：4t pd。
题4.2.4 同步触发器的缺点是。
（A）抗干扰能力差（B）空翻现象（C）多次翻转（D）约束条件答：A、B、C、D。
题4.2.5 同步D触发器和同步RS触发器相同之处是，不同之处是。
（A）空翻现象，约束条件（B）同步信号，空翻现象（C）约束条件，空翻现象（D）时钟，同步信号答：A题4.3.1 具有约束条件的触发器有。
（A）主从RS触发器（B）由主从RS触发器组成D触发器（C）主从JK触发器（D）由主从JK触发器组成D触发器答：A题4.3.2 具有一次翻转特性的触发器有。
（A）主从RS触发器（B）由主从RS触发器组成D触发器（C）主从JK触发器（D）由主从JK触发器组成D触发器答：Ｃ、D题4.3.3 主从RS触发器不能完全克服多次翻转的原因是。
（A）主从RS触发器的主触发器工作原理和同步RS触发器相同（B）主从RS触发器的从触发器工作原理和同步RS触发器相同（C）输入信号R不稳定12（D ）异步复位或置位不考虑时钟的到来就将输出清零或置1 答：A题4.3.4 主从触发器的时钟在高电平时，将输入信号传递到 。
在低电平时，将信号传递到 。
2．边沿触发的D触发器_数字电路与逻辑设计_[共2页]
![2．边沿触发的D触发器_数字电路与逻辑设计_[共2页]](https://img.taocdn.com/s3/m/e89883e1a32d7375a5178095.png)
166 有CMOS系列元件CC4042，其外部引脚特性如图4-25所示。
图4-24 74LS375引脚特性图图4-25 CC4042引脚特性图
图4-25与图4-26中都集成了4个同步D触发器，由引脚名称指出每个触发器的激励信号，输出状态信号及其反变量。
74LS375中的1G、2G为脉冲输入引脚，可选择其中一个作为脉冲输入端。
CC4042内含4个独立的锁存D型触发器，4个D型触发器共用时钟脉冲端CP和极性选择端POL。
只有当CP与POL逻辑状态相同时，D端数据才被传输至Q端，否则数据被锁存。
图4-26 边沿D触发器的逻辑图
2．边沿触发的D触发器
边沿D触发器是在主从RS触发器的基础上改造而成。
主从RS触发器的主触发器S端用D表示，而D通过反相器的输出连接到R端；主触发器Q的输出连接到从触发器的S端，主触发器的Q输出通过非门连接到从触发器的R端，其他连线不变，如图4-26所示。
（1）工作原理与状态方程表示
①CP = 1时，与非门G7输出为D，与非门G8输出为D，主同步触发器产生新的数据，输出1
Q D
n
m
+=。
同时进入G3、G4两个与非门的时钟输入为0，两个与非门输出为1，从触发器处于保持数据不变的状态，1
Q Q
n n
+=，主触发器输出的新数据D，无法通过G3、G4两个门传递到从触发器的输出端。
也就是说，在CP = 1期间，整个触发器数据保持不变，不变的数据是上一个CP产生的数据。
②在CP由1变为0时，与非门G7、G8输出都为1，主RS触发器输出端输出数据保持。
基于CMOS传输门结构的基本D触发器
集成电路版图课程设计设计项目：基于CMOS传输门结构的基本D触发学院：电子科学与应用物理学院班级：姓名：合作者：目录一、设计的目的和意义 (3)二、设计的主要内容和要求 (4)三、设计采用的硬件和软件环境和条件 (4)四、实验原理 (5)五、设计步骤 (8)六、设计心得 (12)七、参考文献 (10)一、设计的目的和意义设计目的：1．熟悉L-Edit电路图编辑环境、模块的编辑和引用；2．掌握L-Edit菜单使用方法3．掌握并认识版图设计规则检测；4．了解如何分析所绘制的电路图的功能能够达到原来预计的效果；5．熟悉IC制造工艺文件；6．熟练运用软件设计电路和版图。
设计意义：1.配合CMOS数字集成电路设计基础、集成电路设计硬件描述语言、超大规模集成电路CAD、器件模型CAD、集成电路版图设计，培养IC设计的实践能力；2.进一步掌握基本的数字集成电路与器件设计和调试的方法与步骤；3.掌握设计输入、编译、模拟、仿真等IC设计的基本过程；4.进一步巩固所学IC设计相关的理论知识，提高运用所学知识分析和解决实际集成电路工程设计问题的能力；5.经过查找资料、方案的设计与选择、设计仿真器件或电路、检查版图设计、撰写设计报告等一系列实践过程，实现一次较全面的IC版图设计工程实践训练6.通过理论与实际相结合初步感悟工程设计与理论设计的不同点，提高和培养创新和实践能力，为后续课程的学习打下坚实基础。
7.提高团队合作能力。
二、设计的主要内容和要求利用S-Edit软件画出传输门结构的D触发器，然后用L-Edit画出其版图，并作DRC验证。
三、设计采用的硬件和软件环境和条件1．主要设备是电脑2．软件环境：Tanner Pro 13.1四、实验原理触发器是具有记忆功能的基本存储单元，有静态和动态两种实现方法，静态主要是利用双稳态原理：一对交叉耦合的反相器形成一个双稳态元件并且因此可以用来记忆二进制值。
这种方法的优点是只要电源电压加在该电路上，他所保持得值就一直有效，因此称为静态电路。
用CMOS传输门和CMOS非门设计D触发器
用CMOS传输门和CMOS非门设计边沿D触发器姓名周路所在学院电子信息工程专业班级通信1002学号 10211061指导教师侯建军日期 __2012.12月_____目录第一章电路组成结构 (1)第二章电路工作原理 (2)第三章特征方程，特征表，激励表，状态图 (2)第四章激励信号D的保持时间和时钟CP的最大频率 (3)第五章设计的D触发器转换成JK触发器和T触发器 (4)5.1 设计的D触发器转换成JK触发器 (4)5.2 D触发器转换成T触发器 (4)第六章CMOS D触发器CD4013和TTL D触发器74LS74区别 (5)第七章CMOS D触发器的应用——CC4013触摸开关 (7)第八章感想以及总结 (8)参考文献 (9)摘要：本文用CMOS 传输门和CMOS 非门设计边沿D 触发器。
说明电路组成结构；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D 的保持时间和时钟CP 的最大频率；将设计的D 触发器转换成JK 触发器和T 触发器。
比较C4013和74LS74的区别，简述CD4013的一个应用。
最后阐述自己的感想和对未来电子技术发展的一些展望设想。
关键词： CMOS 非门，CMOS 传输门，TTL 与CMOS ，展望未来。
一、电路组成结构传统的边沿D 触发器电路已为大家熟知，在此基础上，用CMOS 传输门（TG ）和CMOS 非门(G)设计；由此该电路的整体构造如下图所示.图1 D 触发器原理图图2 仿真CMOS传输门和非门构成的D触发器,非门G1、G2和传输门TG1、TG2组成了主触发器；非门G3、G4和传输门TG3、TG4组成了从触发器。
TG1和TG3分别为主触发器和从触发器的输入控制门。
根据CMOS传输门的工作原理和图中控制信号的极性标注可知,当传输门TG1、TG4导通时,TG2、TG3截止;反之,当TG1、TG4截止时,TG2、TG3导通二、电路工作原理1.CP=0,TG1导通,TG2截止,D端输入信号送人主触发器中,G1=D，G2=D此时触发器尚未形成反馈连接,不能自行保持。
d触发器与非门设计模10
d触发器与非门设计模拟1. 引言在数字电子技术中，触发器是一种重要的电子元件，用于存储和处理信息。
d触发器作为最简单且常用的一种触发器，具有广泛的应用。
本文将介绍d触发器的原理和设计模拟，并讨论非门的实现方法。
2. d触发器的原理d触发器是一种存储器件，用于存储和传输数字信息。
它具有一个输入端d和两个输出端q和q’。
d触发器的状态取决于输入信号d和时钟信号的变化。
在上升沿或下降沿时，输入端d的值被传递到输出端q，使得q的值与d相等。
d触发器可以分为边沿触发器和级沿触发器。
2.1 边沿触发器边沿触发器在时钟信号的上升沿或下降沿时更新其状态。
常见的边沿触发器包括d 触发器、JK触发器和T触发器。
根据时钟信号的上升沿或下降沿更新状态的性质，d触发器可以进一步分为正边沿触发器和负边沿触发器。
在正边沿触发器中，输入信号d在上升沿时被传递到输出端q；在负边沿触发器中，输入信号d在下降沿时被传递到输出端q。
2.2 级沿触发器级沿触发器根据时钟信号的边沿更新其状态。
常见的级沿触发器包括D触发器、JK 触发器和T触发器。
d触发器是最简单且常用的级沿触发器。
它通过给定的时钟信号来将输入信号d传输到输出端q。
d触发器有两个稳定状态，它的输出保持不变，直到时钟信号发生变化。
3. d触发器的设计模拟为了实现d触发器的功能，我们可以使用基本逻辑门来构建它。
常用的逻辑门包括与门、或门、非门和异或门。
3.1 与门与门是基本的逻辑门之一。
它有两个输入端和一个输出端。
当且仅当所有输入端都为高电平时，输出端才为高电平。
我们可以使用与门来实现d触发器的布尔表达式。
d触发器的布尔表达式为：q(t+1) = d可以使用与门来实现该布尔表达式。
将输入端d和时钟信号连接到与门的输入端，并将与门的输出端连接到输出端q。
这样，在时钟信号的边沿触发下，输入信号d的值将被传输到输出端q。
3.2 非门非门是基本的逻辑门之一。
它有一个输入端和一个输出端。
用CMOS传输门和CMOS非门设计边沿D触发器汇总
《数字电子技术》研究性学习用CMOS传输门和CMOS非门设计边沿D触发器*名：***学号： ********班级：通信1307指导老师：***时间： 2015年12月1日目录摘要 3关键字 3正文 31 电路结构图及其原理 31．1传输门31．2 与非门 31．3 D触发器电路 42 电路工作原理仿真53 特征方程、特征表、激励表与状态图53．1特征方程 53．2 特征表 53．3 激励表 63．4 状态图 64 激励信号D的保持时间和时钟CP的最大频率 65 设计的D触发器转换成JK触发器和T触发器85．1 D触发器转换为JK触发器85．2 D触发器转换为T触发器96基于CMOS的D触发器芯片与基于TTL的D触发器芯片外特性比较分析117 CMOS D触发器的应用——CD4013触摸开关 138 总结148．1 总结 148．2 感想 14参考文献15摘要：本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器。
首先分析CMOS传输门和CMOS与非门原理；然后设计出CMOS传输门和CMOS非门设计边沿D触发器；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP的最大频率；将设计的D触发器转换成JK触发器和T触发器，最后对CMOS构成的D触发器进行辨证分析。
关键词：CMOS传输门；CMOS非门；边沿D触发器；1.结构图以及功能1.1CMOS传输门图1传输门的结构图原理：所谓传输门（TG）就是一种传输模拟信号的模拟开关。
CMOS传输门由一个P沟道和一个N沟道增强型MOS管并联而成，如上图所示。
设它们的开启电压|VT|=2V且输入模拟信号的变化范围为0V到+5V。
为使衬底与漏源极之间的PN结任何时刻都不致正偏，故T2的衬底接+5V电压，而T1的衬底接地。
传输门的工作情况如下：当C端接低电压0V时T1的栅压即为0V，vI取0V到+5V范围内的任意值时，TN均不导通。
cmos边沿d触发器真值表
cmos边沿d触发器真值表
CMOS边沿D触发器的真值表如下：
1.当输入信号D为0时，触发器保持原状态不变。
2.当输入信号D为1时，触发器翻转至0状态。
3.当输入信号D为X（不确定）时，触发器状态不确定。
4.当输入信号D为Z（高阻态）时，触发器输出状态为0。
需要注意的是，CMOS边沿D触发器的真值表与具体的电路实现有关，上述真值表仅供参考，具体的真值表应根据电路设计而定。
CMOS边沿D触发器和边沿A、B触发器的主要区别在于触发方式和输入信号的处理方式。
1.触发方式：边沿D触发器是一种最简单的触发器，在触发边沿到来时，将输入端的值存入其中，并且这个值与当前存储的值无关。
在两个有效的脉冲边沿之间，D的跳转不会影响触发器存储的值，但是在脉冲边沿到来之前，输入端D必须有足够的建立时间，保证信号稳定。
而边沿A、B触发器则具有不同的触发方式，对输入信号的处理也有所不同。
2.输入信号处理：CMOS边沿D触发器主要通过D端输入信号来控制触发器的状态，当D端输入为1时，触发器翻转至0状态；当D端输入为0时，触发器保持原状态不变。
而边沿
A、B触发器则可能根据A、B端的输入信号来控制触发器的状态。
综上所述，CMOS边沿D触发器和边沿A、B触发器的主要区别在于触发方式和输入信号的处理方式，具体选择哪种触发器需要根据实际应用需求来决定。
用CMOS传输门和CMOS非门设计D触发器
.. . .. .用CMOS传输门和CMOS非门设计边沿D触发器姓名单赟吉所在学院电子信息工程专业班级通信1109学号11211105指导教师白双日期__2013.12月_____目录摘要 (2)第一章绪论 (2)1.1 CMOS D触发器与TTL D触发器的比较 (3)1.2 触发器 (4)1.3 边沿触发器 (4)第二章D触发器电路组成结构 (6)2.1 CMOS反向器 (6)2.2 CMOS传输门 (6)2.3 D触发器 (7)2.4 第一种设计方案 (8)2.5 第二种设计方案 (9)2.6 两种设计方案比较 (10)第三章置位、复位电路 (12)第四章特征方程，特征表，激励表，状态图 (14)4.1 特征方程和特征表 (14)4.2 激励表 (14)4.3 状态图 (14)第五章激励信号D的保持时间和时钟CP的最大频率 (16)5.1 平均传输延迟时间 (16)5.2 建立时间和保持时间 (16)5.3 CP时钟周期 (17)第六章设计的D触发器转换成JK触发器和T触发器 (18)6.1 设计的D触发器转换成JK触发器 (18)6.2 D触发器转换成T触发器 (19)第七章CMOS D触发器在CP边沿的工作特性研究 (21)第八章CMOS D触发器的应用—CD4013触摸开关 (24)第九章总结以及感想 (25)参考文献 (26)摘要：本文用CMOS传输门和CMOS非门设计边沿D触发器。
说明电路组成结构；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP的最大频率；将设计的D触发器转换成JK触发器和T触发器。
关键词：边沿触发CMOS非门，CMOS传输门，D触发器。
Abstract：This paper mainly studied how to use CMOS transmission door and CMOS gate design edge D flip-flop. Firstly analyzes CMOS transmission door and CMOS gate principle; Then use the CMOS transmission door and CMOS gate design the edge D flip-flop; Also this paper tells us how this circuit work, Then write characteristic equation, draw the feature list, incentive table and state diagram; Next calculate the excitation signal D retention time and clock CP's maximum frequency; Finally put The design of the D flip-flop into JK flip-flop and T trigger.Keywords: trigger edge; CMOS gate;CMOS transmission gate; D trigger;一、绪论1.1 CMOS D触发器与TTL D触发器的比较TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。
数字电路与数字逻辑19秋在线作业1 下列不属于简单PLD的是
数字电路与数字逻辑19秋在线作业11 单选题1 下列不属于简单PLD的是（） DA PLAB PALC GALD CPLD2 无论是那一种ADC，都是要把() CA 离散的模拟量转换成连续的数字量B 离散的模拟量转换成离散的数字量C 连续的模拟量转换成离散的数字量D 连续的模拟量转换成连续的数字量3 ISP工程KIT是基于（）编程接口实现的 BA PC串行I/OB PC并行I/OC 端口号D 存储器地址4 一个容量为1K*8的存储器有（）个存储单元 BA 8B 8K#8000C 81925 在外加触发信号有效时，电路可以触发翻转，实现()。
CC 置0或置16 多余输入端可以悬空使用的门是（）。
BA 与非门B TTL与非门C 或非门D 亦或门7 寄存器是用来暂存数据的()部件。
CA 物理B 物理和逻辑C 逻辑8 二进制数100111011转换为八进制数是：() CA 164B 543C 473D 4569 组合电路是由（）。
AA 门电路构成B 触发器构成C A和B10 用二进制码表示指定离散电平的过程称为（） DA 采样D 编码2 多选题1 ROM的一般结构由哪几部分组成（） A C DA 地址译码器B 指令译码器C 存储矩阵D 读出电路2 PLD编程连接点有哪几种形式() A C DA 固定连接B 不固定连接C 编程连接D 不连接3 基本RS触发器用两个输入端分别加有效信号（在这里低电平有效）可使触发器直接（）。
A BA 置0B 置1C 置-14 根据输出信号的特点可将时序电路分为() A BA Mealy型B Moore型C 同步时序逻辑电路D 异步时序逻辑电路5 输入级由组成。
（） A BA 多发射级三极管B 电阻C 二极管D 电容6 脉冲异步时序逻辑电路中的存储元件可以采用（）。
A B C DA 时钟控制RS触发器B D触发器C 基本RS触发器D JK触发器7 （）的权存在着2的幂次关系。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《数字电子技术》研究性学习用CMOS传输门和CMOS非门设计边沿D触发器*名：***学号： ********班级：通信1307指导老师：***时间： 2015年12月1日目录摘要 3关键字 3正文 31 电路结构图及其原理 31．1传输门31．2 与非门 31．3 D触发器电路 42 电路工作原理仿真53 特征方程、特征表、激励表与状态图53．1特征方程 53．2 特征表 53．3 激励表 63．4 状态图 64 激励信号D的保持时间和时钟CP的最大频率 65 设计的D触发器转换成JK触发器和T触发器85．1 D触发器转换为JK触发器85．2 D触发器转换为T触发器96基于CMOS的D触发器芯片与基于TTL的D触发器芯片外特性比较分析117 CMOS D触发器的应用——CD4013触摸开关 138 总结148．1 总结 148．2 感想 14参考文献15摘要：本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器。
首先分析CMOS传输门和CMOS与非门原理；然后设计出CMOS传输门和CMOS非门设计边沿D触发器；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP的最大频率；将设计的D触发器转换成JK触发器和T触发器，最后对CMOS构成的D触发器进行辨证分析。
关键词：CMOS传输门；CMOS非门；边沿D触发器；1.结构图以及功能1.1CMOS传输门图1传输门的结构图原理：所谓传输门（TG）就是一种传输模拟信号的模拟开关。
CMOS传输门由一个P沟道和一个N沟道增强型MOS管并联而成，如上图所示。
设它们的开启电压|VT|=2V且输入模拟信号的变化范围为0V到+5V。
为使衬底与漏源极之间的PN结任何时刻都不致正偏，故T2的衬底接+5V电压，而T1的衬底接地。
传输门的工作情况如下：当C端接低电压0V时T1的栅压即为0V，vI取0V到+5V范围内的任意值时，TN均不导通。
同时,TP的栅压为+5V，TP亦不导通。
可见，当C端接低电压时，开关是断开的。
为使开关接通，可将C端接高电压+5V。
此时T1的栅压为+5V，vI在0V 到+3V的范围内，TN导通。
同时T2的棚压为-5V，vI在2V到+5V的范围内T2将导通。
由上分析可知，当vI＜+3V时，仅有T1导通，而当vI＞+3V时，仅有T2导通当vI在2V到+3V的范围内，T1和T2两管均导通。
进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。
换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。
由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。
这是CMOS传输出门的优点。
1.2CMOS与非门图2与非门的结构图原理：CMOS与非门的组成如上图所示，其工作原理如下：A=0，B=0时，T1、T2并联（ON），T3、T4串联（OFF），输出Y=1。
A=0，B=1时，T1（OFF），T2（ON），T4（ON），T3（OFF），输出Y=1。
A=1，B=0时，T1（ON），T2（OFF），T3（ON），T4（OFF），输出Y=1。
A=1，B=1时，T1、T2并联（OFF），T3、T4串联（ON），输出Y=0。
因此构成与非的关系。
1.3总体电路图3 D触发器结构图原理：当CP′的上升沿到达(即CP′跳变为1,CP′下降为0)时,TG1截止,TG2导通,切断了D信号的输入,由于G1的输入电容存储效应,G1输入端电压不会立即消失,于是Q′、Q′在TG1截止前的状态被保存下来;同时由于TG3导通、TG4截止,主触发器的状态通过TG3和G3送到了输出端,使Q=Q′=D(CP上升沿到达时D的状态),而Q=Q′=D。
在CP′=1,CP′=0期间,Q=Q′=D,Q=Q′=D的状态一直不会改变,直到CP′下降沿到达时(即CP′跳变为0,CP′跳变为1),TG2、TG3又截止,TG1、TG4又导通,主触发器又开始接收D 端新数据,从触发器维持已转换后的状态。
可见,这种触发器的动作特点是输出端的状态转换发生在CP′的上升沿,而且触发器所保持的状态仅仅取决于CP′上升沿到达时的输入状态。
正因为触发器输出端状态的转换发生在CP′的上升沿(即CP的上升沿),所以这是一个CP上升沿触发的边沿触发器,CP上升沿为有效触发沿,或称CP上升沿为有效沿(下降沿为无效沿)。
若将四个传输门的控制信号CP′和CP′极性都换成相反的状态,则CP下降沿为有效沿,而上升沿为无效沿。
2.CMOS构成的D触发器工作原理仿真图5 仿真图3.写出特征方程，画出特征表，激励表与状态图3.1特征方程错误!未找到引用源。
=D3.2特征表表1 特征表CP DX X1 013.3激励表表2 激励表Qn Qn+1 D0 00 1 11 0 01 1 13.4状态转换图图6 D 触发器状态转换图4．激励信号D 的保持时间和时钟CP 的最大频率概念：平均传输延迟时间平均传输延迟时间是表示门电路开关速度的参数，它是指门电路在输入脉冲波形的作用下，输出波形相对于输入波形延迟了多少时间。
图7 门电路传输延迟时间导通延迟时间tPHL ：输入波形上升沿的50%幅值处到输出波形下降沿50% 幅值处所需要的时间。
截止延迟时间tPLH ：从输入波形下降沿50% 幅值处到输出波形上升沿50% 幅值处所需要的时间。
平均传输延迟时间tpd ：四个传输门（TG ）具有传输延迟（tpd ），五个反相器（G ）也具有传输延迟（tpd1），并且传输门（TG ）在导通和截止转换时会存在延迟（tpd2）。
2PHLPLH pd t t t +=当CP=1时,TG1导通,TG2截止,D端输入信号送人主触发器中,使Q2=错误!未找到引用源。
,Q3= D,但这时主触发器尚未形成反馈连接,不能自行保持。
Q2、Q3跟随输入端D端的状态变化;由于TG1和G1存在传输延迟设二者总的延迟时间为Tsu，如果D在CP由1跳变为0前小于Tsu时间内发生跳变错误!未找到引用源。
，则跳变后的信号错误!未找到引用源。
由于在传输过程中的延时Tsu无法在CP跳变前传送到Q2，而此时CP跳变完成，TG3导通TG4截止，Q2的状态错误!未找到引用源。
会通过TG3传送到从触发器中（Q4），从而通过G3传到了输出端。
这时，由于TG1已经截止，而且跳变错误!未找到引用源。
没有传送到Q2，所以也不会有电容电压保持错误!未找到引用源。
，所以错误!未找到引用源。
就会衰弱消失，也阻止了其进入TG3干扰输出端的可能。
所以，输入信号D只有在CP跳变之前>Tsu的时间里准备好,触发器才能将数据锁存到Q输出端口，Tus也就是所说的能够保证信号的建立时间由于传输门TG由具有延时效应的MOS管和负载电容CL构成，所以在导通和截止时会存在延时tpd2。
设tpd2为状态转换延迟,T2为信号传输延迟。
将两者进行比较，得出两种情况:（1）当T2>tpd2时，不需有维持信号时间。
分析：我们不妨以极限的思想讨论，tpd无限小，T2正常延迟数量级。
此时TG门相当于理想开关，当时钟下降沿时瞬间关闭。
因此此后的输入端D的状态变化不可能传到Q1，更不可能影响到后续的信号传输。
（2）当T2<tpd2时，信号输入维持时间为：tpd2-T2.分析：当信号输入端D在CP由1跳变为0后，如果在某个时间（此时暂不限定具体时间段）经过TG1传入到Q1后，会通过G1门传送到Q2或者反馈电路Q1-TG2-G2-Q2（此时TG2可能会已经导通，具体情况后续会详细分析）传送到Q2，进而影响到Q3和输出端的状态，使之出现振荡。
现在我们讨论能使D得突变信号干扰到输出端的具体时间段数值。
由于状态转换延迟时间为tpd2，传输时间为T2，只需在D跳变信号没有在TG1开关截止前传输到Q1即可，也就是说，D跳变信号如果在TG1确定截止后仍没传送到Q1，就不会对后续信号造成影响。
那么需要的保持时间T=tpd2-T2。
进一步解释就是，如果信号D在CP下降沿后T的时间段内发生了跳变，那么跳变的信号错误!未找到引用源。
就会干扰到后面的信号。
图8 D触发器波形图1.信号D保持时间CP=0时，信号D经过TG1和一个非门到达TG3的输入端，需要两个延迟时间，即2tpd，同时经过一个非门到达TG2又需一个延时时间，即1tpd，因而信号D的保持时间thold = 2tpd + tpd = 3tpd 。
2.CP频率要求当CP从0变为1的上升沿时刻，TG3和TG2导通。
此时触发器1将输入信号D保存下来，并且经过两个延时时间，即2tpd，信号D经过TG3和非门到达输出端，tout = 2tpd 。
由信号D的保持时间和输出时延可得，时钟CP的高低电平保持时间须分别满足以下条件：tCPL ≥ thold = 3tpdtCPH ≥ tout = 3tpd则：TCP = tCPL + tCPH ≥ 6tpdfCP ≤ 1 / 6tpd5.将设计的D触发器转换成JK触发器和T触发器5.1 D触发器转换成JK触发器D触发器的状态方程是：Q*=D；jk触发器的状态方程是：Q*=JQ'+K'Q。
让两式相等可得：D=JQ'+K'Q。
用门电路实现上述函数即可转换成为jk触发器图9 D触发器转换JK触发器电路图5.2 D触发器转成T触发器图10 D触发器转换称T触发器电路图6．CMOS构成的D触发器与TTL构成的D触发器比较常用的TTL型双D触发器74LS74引脚功能如图8所示，CMOS型双D触发器CC4013引脚功能如图9所示。
图8 74LS74引脚功能图9 CD4013引脚功能74LS47和74HC47都是双D触发器，其功能比较的多，可用作寄存器，移位寄存器，振荡器，单稳态，分频计数器等功能。
不同的是74LS74是由TTL门电路构成而74HC74是由CMOS 门电路构成，下面我将分析比较两块芯片的功能。
下面以TTL电路:74LS74芯片和CMOS电路:74HC74芯片为例,讨论TTL以及CMOS电路的特点,进而分析好坏。
为了比较方便，参数均采用额定参数.具体参数见表3所示.表 3 74LS74, 74HC74部分参数对照表74LS74 74HC74功耗P（mw） 2 0.004传输延迟Tpd(ns) 19ns 17 nsTplh(ns) 13 20Tphl(ns) 25 20Tsu(ns) 20 16Th(ns) 5 3.0TA(℃)0-70 -40~85二者比较分析：1.静态功耗CMOS集成电路采用场效应管，且都是互补结构，工作时两个串联的场效应管总是处于一个管导通另一个管截止的状态，电路静态功耗理论上为零。
实际上，由于存在漏电流，CMO S电路尚有微量静态功耗。