DSP最小系统电路设计说明

DSP最小系统电路设计

第1章绪论

DSP 有两种涵义，一种是Digital Signal Processing，指的是数字信号处理技术；一种是Digital Signal Processor，指的是数字信号处理器。两者是不可分割的，前者是理论上的技术，要通过后者变成实际产品，两者结合起来才成为解决某一实际问题和实现某一方案的手段。数字信号处理器是目前 IT 领域中发展极为迅速的一类微处理器，其功能强大，应用围相当广泛，能够完成实时的数字信号处理任务。DSP的性能几乎决定了电子产品的性能。在人们生活当中，DSP 可谓无处不在，例如手机，电视机，数码相机，MP3等等都有DSP的存在。DSP 已经成为通信、计算机和消费类电子产品等领域的基础器件。因此，只有理论的学习是不够的，设计一个DSP最小系统，掌握这门重要技术，才能更深刻地理解和掌握DSP，为今后进行高精度、高性能的电子设计打下基础。

DSP 芯片是模拟信号变换成数字信号以后进行高速实时处理的专用微处理器，其处理速度比最快的CPU还快10-50 倍，具有处理速度高、功能强、性能价格比好以及速度功耗比高等特点，被广泛应用于具有实时处理要求的场合。

DSP 系统以 DSP 芯片为基础，具有以下优点。

1．高速性

DSP 系统的运行速度较高，最新的DSP运行速度高达1000MIPS 以上。

2．编程方便

可编程DSP可使设计人员在开发过程中灵活方便的对软件进行修改和升级。

3．稳定性好

DSP 系统以数字处理为基础，受环境温度及噪声的影响比较小，可靠性高。

4．可重复性好

数字系统的性能基本上不受元器件参数性能的影响，便于测试、调试和大规模生产。

5．集成方便

DSP 系统中的数字部件有高度的规性，便于大规模集成。

6．性价比高

常用的DSP价格在5美元以下。

第2章总体设计

2.1系统要实现的功能

DSP 最小系统的设计是本次设计的主要任务，课题以TMS320C5402 为核心器件，并利用外存储器对最小系统电路进行扩展。在介绍TMS320C5402基本特点的基础上，借鉴国外现有技术成果的，研究DSP相关技术，开发出DSP最小系统板。

系统要实现以下功能。

1．最小系统部分的设计

能够用于基本的数字信号处理，运行一些简单的程序。此部分主要包括电源电路、复位电路、时钟电路、JTAG 接口的设计等。

2．扩展电路的设计

对于DSD最小系统，DSP芯片等在芯片出厂时不可能让片存储器的大小满足所有功能的要求，如果将片存储器做太大，必然造成芯片成本的提高，而太大的片存储器对很多用户来说是浪费。

2.2 系统的设计流程

一个DSP应用系统的设计过程大致分为以下几个部分，各部分的相互关系如图 2-1 所示。

图2-1 DSP 应用系统的设计过程

1.2原理框图

基于TMS320C5402最小系统系统框图。此最小系统主要由时钟及复位电路、JTAG仿真调试接口电路以及供电系统，外加Watchdog电路等模块构成。系统框图2-2所示。

图2-2 原理框图

第3章 DSP最小系统电路设计

3.1 电源电路设计

包括TMS320C5402 在的 TMS320C54X 系列DSP大部分采用低电压供电方式，可以大大降低DSP 芯片的功耗。TMS320C5402的电源分两种，即核电源(CVdd)和 I/O 电源(DVdd)。其中 I/O 电源一般采用 3.3V电压而核电源分为 2.5V 或更低，降低核电压的主要目的是降低功耗。TMS320C5402 的核电压为 1.8V。下面介绍 TMS320C5402 的电源设计。

1．电源电压结构及要求

TMS320C5402 采用了双电源供电机制，以获得更好的电源性能，其工作电压为3.3V和1.8V。其中，1.8V主要为该器件的部逻辑提供电压，包括CPU和其他所有的外设逻辑。与3.3V供电相比，1.8V供电大大降低功耗。外部接口引脚仍然采用3.3V电压，便于直接与外部低压器件接口，而无需额外的电平变换电路。TMS320C5402的电流消耗主要取决于器件的激活度，CVdd消耗的电流主要决定于CPU的激活度。外设消耗的电流决定于正在工作的外设及其速度。与CPU相比，外设消耗的电流是比较小的。时钟电路也需要消耗一小部分电流，且这部分电流是恒定的，与CPU 和外设的激活程度无关。CVdd为器件的所有部逻辑提供电流，包括CPU、时钟电路和所有外设。DVdd只为外部接口引脚提供电压，消耗电流取决于外部输出的速度和数量，及在这些输出口上的负载电容。

如图 3-1 所示，电源芯片选用TPS73HD325，该电源芯片可以由5V产生3.3V 和1.8V的电压输出，最大输出电流为750mA，可以满足TMS320C5402最小系统的需要。电源控制电路如图3-1所示。

图3-1 电源控制电路

3.2 复位电路设计

对于实际的DSP应用系统，特别是产品化的DSP系统，其可靠性是一个不容忽视的问题。由于DSP系统的时钟频率较高，在运行时极有可能发生干扰和被干扰的现象，严重的系统问题可能出现死机现象。为了克服这些情况，除了在软件上做一些保护措施外硬件上必须做相应的处理。硬件上最有效的保护措施是采用具有看门狗(Watchdog)功能的自动复位电路相结合的方式。

自动复位电路除了具有上电复位功能外，还具有监视系统运行并在系统发生故障或死机时再次进行复位的能力。基本的原理就是通过电路提供一个用于监视系统运行的监视线当系统正常运行时，应在规定的时间给监视线提供一个高低电平变化的信号，如果在规定时间这个信号不发生变化，自动复位电路就认为系统运行部正常并对系统进行复位。自动复位功能可以通过“看门狗”芯片实现，如图3-3就是用MAX706芯片搭建的“看门狗”电路。两模块的连接方式分别如图3-2和图3-3所示。

图3-2简单的复位电路图3-3具有Watchdog功能的复位电路3.3 时钟电路设计

DSP的时钟可以有两种连接方式，即外部振荡器方式和谐振器方式。如果使用部振荡器，则必须在X1/XCLKIN和X2两个引脚之间连接一个石英晶体。如果采用外部时钟，可将输入时钟信号直接连到X1/CI。KIN引脚上，X2悬空。本文采用的足外部有源时钟方式，直接选择一个3.3V 供电的30MHz有源晶振实现。系统工作是通过编程选择5倍频的PLL功能，可实现F2812的最高工作频率(150MHz)。晶振电路如图3-4所示。