tlc2543详细使用说明复习进程
TLC2543时序图以及程序
TLC2543引脚说明引脚号名称I/O说明1～9,11,12 AIN0～AIN1I 模拟量输入端。
11路输入信号由内部多路器选通。
对于4.1MHz的I/OCLOCK，驱动源阻抗必须小于或等于50Ω，而且用60pF电容来限制模拟输入电压的斜率15 I 片选端。
在端由高变低时，内部计数器复位。
由低变高时，在设定时间内禁止DATAINPUT和I/O CLOCK17 DATAINPUT I 串行数据输入端。
由4位的串行地址输入来选择模拟量输入通道16 DATA OUT O A/D转换结果的三态串行输出端。
为高时处于高阻抗状态，为低时处于激活状态19 EOC O 转换结束端。
在最后的I/OCLOCK下降沿之后，EOC从高电平变为低电平并保持到转换完成和数据准备传输为止10 GND 地。
GND是内部电路的地回路端。
除另有说明外，所有电压测量都相对GND而言18 I/O CLOCK I 输入/输出时钟端。
I/OCLOCK接收串行输入信号并完成以下四个功能：（1）在I/O CLOCK的前8个上升沿，8位输入数据存入输入数据寄存器。
（2）在I/OCLOCK的第4个下降沿，被选通的模拟输入电压开始向电容器充电，直到I/OCLOCK的最后一个下降沿为止。
（3）将前一次转换数据的其余11位输出到DATAOUT端，在I/OCLOCK的下降沿时数据开始变化。
（4）I/OCLOCK的最后一个下降沿，将转换的控制信号传送到内部状态控制位14 REF+ I 正基准电压端。
基准电压的正端（通常为Vcc）被加到REF+，最大的输入电压范围由加于本端与REF-端的电压差决定13 REF- I 负基准电压端。
基准电压的低端（通常为地）被加到REF-20 Vcc 电源TLC2543接口时序可以用四种传输方法使TLC2543得到全12位分辩率，每次转换和数据传递可以使用12或16个时钟周期。
一个片选（）脉冲要插到每次转换的开始处，或是在转换时序的开始处变化一次后保持为低，直到时序结束。
TLC2543应用
基于高精度的12位串行A/D转换器TLC2543的模拟数据采集应用简介：在工业污水处理过程当中，往往需要监测污水的COD 值，而现场的监测仪器所监测到的数据是通过各种模拟信号输出，这些模拟信号必须通过A/D 转换器变换为数字 ...在工业污水处理过程当中，往往需要监测污水的COD 值，而现场的监测仪器所监测到的数据是通过各种模拟信号输出，这些模拟信号必须通过A/D 转换器变换为数字信号后才能送入上位机或外接数据采集器。
基于此，本文给出了基于A/D 转换器TLC2543 的软硬件设计，并结合最小二乘法将输出数据进行修正，达到了环保部分对有机污染物监测数据精度的要求。
1 系统硬件设计介绍如图1所示，是系统电路图，A/D转换器采用TLC2543，它是12位串行模数转换器，使用开关电容逐次逼近技术完成A/D转换过程，由于是串行输入结构，能够节省51系列单片机I/O 资源；且价格适中，分辨率较高，因此在仪器仪表中有较为广泛的应用。
其特点如下所述：A/D转换器有12位分辨率；在工作温度范围内转换时间为10us；有1 1个模拟输入通道；采用3路内置自测试方式[1]；有转换结束(EOC)输出；具有单、双极性输出；有可编程的MSB或LSB前导；输出数据长度可以编程设定为8位、12位或16位。
在本系统中采用的输出长度设定为12位。
另外TLC2543与外围电路的连线简单,它有三个控制输入端为CS（片选）、输入/ 输出时钟（I/O CLOCK）以及串行数据输人端（DATA INPUT）；模拟量输入端AIN0 ～AIN10 （1 ～9 脚、11 ～12 脚），11路输入信号由内部多路器选通，对于本系统，选用了AIN0 模拟输入端；系统时钟由片内产生并由I/O CLOCK同步；正、负基准电压（REF+ ，REF-）由外部提供, 通常为VCC 和地, 两者差值决定输人范围。
在本系统中，输入模拟信号为4~20mA 电流的模拟量，也就是转换输入范围电压是0~5V。
关于tlc2543输入通道的解释和程序
书上和网上的相关程序很多，但是有一个问题大家可能会遇到，就是读出的数不是想要的通道的数值，我就谈谈这个的问题。
见网上有人问到TLC2543多路转换时出现通道之间串位的问题，我也遇到了，例如：输入的是通道0，读的数却是通道1，等等。
我分析了一下，出现问题的原因如下：书上印的、网上传的关于TLC2543转换输出12位的子函数的形参大多是uchar型的，如调取子函数：read(uchar port)。
调取子函数时以十六进制表示输入的通道数，如通道0为0x00，通道1为ox10等等，可是子函数里有一条是port<<=4;这让只有八位的uchar port向左移四位之后，原来的包含通道信息的高四位被舍弃，变为原来的低四位，通道数肯定不是你想要的那个通道了。
以uchar为形参，用十六进制表示通道数时去掉port<<=4;才是正确的。
如果你非要加上port<<=4;也可以，此时形参设定为uchar，那你就输入十进制的通道数，如通道0为0，通道1为1，如通道1，写为二进制是0001，那么port就是0000 0001，左移4位正好变为0001 0000，也是对的。
而偏偏有人输入的是十进制的通道数，再加上1条左移，那读出的数肯定就不对了。
如果设定通道变量为uint port，这时port为16位整型，port的高8位都是0，左移4位之后剩下的高4位仍然是0，此时余下的12位加上左移补上的4个0，12位输出的同时正好把前12位同步输入。
这个时候，左移4位这条指令也是必不可少的。
#include<reg52.h>#include<intrins.h>#define uint unsigned int#define uchar unsigned charsbit ADout=P1^0;sbit ADin=P1^1;sbit CS=P1^2;sbit CLK=P1^3;sbit EOC=P1^4;sbit LE1=P1^6;sbit LE2=P1^7;uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f,0x7c};uchar D=0,wei[]={0xfe,0xfd,0xfb,0xf7,0xdf,0xef};float k,z;uint n;//////////延时子函数void delay(uint us){uchar i;for(i=0;i<us;i++) _nop_();}////////数码管显示子函数void display(uint AD){uchar q,b,s,g; //////千位、百位、十位、个位q=AD/1000;b=AD/100%10;s=AD/10%10;g=AD%10;P0=0xff;LE1=1;P0=wei[0];LE1=0;LE2=1;P0=duan[q];LE2=0;delay(10);P0=0xff;LE1=1;P0=wei[1];LE1=0;LE2=1;P0=duan[b];LE2=0;delay(10);P0=0xff;LE1=1;P0=wei[2];LE1=0;LE2=1;P0=duan[s];LE2=0;delay(10);P0=0xff;LE1=1;P0=wei[3];LE1=0;LE2=1;P0=duan[g];LE2=0;delay(10);}///////TLC2543转换和读取子函数，只转换了三路模拟电压信号。
tlc2543课程设计
tlc2543课程设计一、课程目标知识目标：1. 学生能理解tlc2543芯片的基本原理和工作方式。
2. 学生能掌握tlc2543的引脚功能、内部结构及其在模拟信号处理中的应用。
3. 学生能运用已学知识，分析tlc2543与其他电子元件的连接方式和电路设计。
技能目标：1. 学生能运用所学知识，正确操作tlc2543进行模拟信号的转换。
2. 学生能通过实验和调试，掌握tlc2543的编程方法，实现信号的采集和处理。
3. 学生能结合实际问题，设计并搭建简单的基于tlc2543的模拟信号处理电路。
情感态度价值观目标：1. 学生能积极参与课程学习和实验操作，培养对电子技术和工程实践的兴趣。
2. 学生在团队合作中，学会相互尊重、沟通与协作，培养解决问题的能力和责任感。
3. 学生通过学习tlc2543的应用，认识到电子技术在实际生活中的重要性，激发创新意识。
本课程针对高年级电子技术相关专业学生，结合课程性质，强调理论与实践相结合，注重培养学生的实际操作能力和创新思维。
课程目标的设定，旨在帮助学生掌握tlc2543芯片相关知识，提高电子电路设计和编程能力，同时注重培养积极的情感态度和价值观。
通过具体的学习成果分解，教师可进行有效的教学设计和评估，确保课程目标的实现。
二、教学内容本章节教学内容围绕tlc2543芯片的原理与应用展开，主要包括以下部分：1. tlc2543芯片基本原理：介绍芯片的工作方式、转换原理以及其特点与应用领域。
- 教材章节：模拟电子技术基础，第五章“模数转换器”2. tlc2543引脚功能与内部结构：详细解析各引脚的功能、内部结构及其在电路中的作用。
- 教材章节：第五章“模数转换器”中的5.3节“tlc2543引脚功能及内部结构”3. tlc2543编程与操作：介绍芯片的编程方法、操作流程以及相关注意事项。
- 教材章节：第五章“模数转换器”中的5.4节“tlc2543编程与操作”4. tlc2543应用电路设计：分析tlc2543在实际电路中的应用，包括与其他电子元件的连接方式。
TLC2543中文资料
D7 D6 D5 D4代表11个模拟通道的地址当其为1100-1110时，选择片内检测电压当其为1111时，为软件选择的断电模式，此时，AD转换器的工作电流只有25uA. D3 D2决定输出数据的长度，01 = 8位；11 = 16位；X1 = 12位D1 决定输出数据的格式，0表示先送高位，1表示先送低位。
D0 决定转换结果输出的格式。
当其为0时，为无极性输出(无符号二进制数)，即模拟电压为Vnef+，时，转换的结果为0FFFH；模拟电压为Vnef-时，转换的结果为0000H。
当其为1时，为有极性输出(有符号二进制数)，即模拟电压高于(Vnef+-Vnef-)/2时符号位为0；模拟电压低于(Vnef+-Vnef-)/2时符号位为1；模拟电压为Vnef+时，转换的结果为03FFH；模拟电压为Vnef-时，转换的结果为0800H。
模拟电压为(Vnef+-Vnef-)/2时，转换的结果为0000H。
1.初始化时，EOC=“1”，CS=“1”2.使CS下降，前次转换结果的MSB即A11位数据输出到Dout供读数。
3.将输入控制字的MSB位即C7送到Din，在CS之后tsu>=1.425us后，使CLK上升，将Din 上的数据移入输入寄存器。
4.CLK下降，转换结果的A10位输出到Dout供读数。
5.在第4个CLK下降时，由前4个CLK上升沿移入寄存器的四位通道地址被译码，相应模入通道接通，其模入电压开始时对内部开关电容充电。
6.第8个CLK上升时，将Din脚的输入控制字C0位移入输入寄存器后，Din脚即无效。
7.第11个CLK下降，上次AD结果的最低位A0输出到Dout供读数。
至此，I/O数据已全部完成，但为实现12位同步，仍用第12个CLK脉冲，且在其第12个CLK下降时，模入通道断开，EOC下降，本周期设置的AD转换开始，此时使CS上升。
8.经过时间tconv<=10us,转换完毕，EOC上升。
TLC2543TLC1543
TLC2543TLC1543 12位10位AD数据转换时序图：下降沿输出数据，上升沿输⼊地址CS⽚选拉低，⼀次转换开始，同时输出上次转换的数据时序使⽤⽅法：1、CS⽚选拉⾼，EOC拉⾼，CLK时钟拉低2、CS⽚选拉低，开始读出第⼀位数据3、在第⼀个时钟上升沿，输⼊⼀个地址数据4、之后在每个时钟的下降沿输出AD转换数据，在上升沿输⼊地址数据5、TLC1543是10位AD，因此有10个时钟，TLC2543是位AD，因此有12个时钟6、⼀个操作过程结束后，⽚选CS拉⾼，EOC会在最后第10个时钟的下降沿触发拉低，开始AD转换，此时，输出被禁⽌，等到转换结束后EOC置位1，代表转换结束。
等到CS⽚选再次拉低，开始第⼆次操作。
TLC1543与单⽚机的连接TLC15433的引脚图A0~A10为11个模拟输⼊通道REF-通常接地REF+接+5v则输⼊可测电压为0~5vcs位⽚选段，低电平有效，不⽤时置1，⽤时保持为0DATAOUT为AD转换数据输出端（10位）ADDRESS为地址输⼊端，可输⼊相关的命令，前四位⽤于选择不同的输⼊通道，如：0000位选择0通道，0001位选择1通道，及数据输出的格式（⾼位先出还是低位先出）。
TLC1543⼦函数uint read1543(void){uchar i=0;uint ad_value=0;TCL2543_CLK=0; //⼀次转换开始前，CS⽚选置1，EOC置1，时钟置0TCL2543_CS=1;EOC=1;delay_1ms(); //保持⼀段时间，拉低CS⽚选TCL2543_CS=0;delay_1ms(); //保持⼀段时间，等数据稳定后再读取第⼀位数据A9(最⾼位)for(i=0;i<10;i++){if(TCL2543_DOUT) ad_value|=0x0001; //读取第⼀位数据TCL2543_DIN=0; //将通道选择数据准备好，上升沿锁存进TLC1543TCL2543_CLK=1; //上升沿delay_1ms(); //保持⼀段时间TCL2543_CLK=0; //下降沿保持⼀段时间，在读取数据delay_1ms();ad_value=ad_value<<1; //移位，将最低位空出，以装⼊第2位数据（A8）}TCL2543_CS=1; //⼀次转换结束后将CS⽚选拉⾼ad_value=ad_value>>1; //由于多左移了1位，所以return ad_value;}。
TLC2543
摘要：TLC2543是德州仪器公司生产的12位开关电容型逐次逼近模数转换器,它具有三个控制输入端,采用简单的3线SPI串行接口可方便地与微机进行连接,是12位数据采集系统的最佳选择器件之一。
本文介绍了该芯片的功能、时序,并给出了8051单片机的接口电路。
关键词：模数转换器; SPI串行接口; TLC25431. 概述A/D、D/A转换器是过程及仪器仪表、设备等检测与控制装置中应用比较广泛的器件。
随着大规模集成电路技术的发展,各种高精度、低功耗、可编程、低成本的A/D转换器不断推出,使得微机控制系统的电路更加简洁,可靠性更高。
TLC2543与外围电路的连线简单,三个控制输入端为CS(片选)、输入/输出时钟(I/O CLOCK)以及串行数据输入端(DATA INPUT)。
片内的14通道多路器可以选择11个输入中的任何一个或3个内部自测试电压中的一个,采样－保持是自动的,转换结束,EOC输出变高。
TLC2543的主要特性如下：●11个模拟输入通道;●66ksps的采样速率;●最大转换时间为10μs;●SPI串行接口;●线性度误差最大为±1LSB;●低供电电流(1mA典型值);●掉电模式电流为4μA。
2. TLC2543引脚功能与接口时序2.1 TLC2543引脚排列TLC2543的引脚排列如图1所示。
引脚功能说明如下：AIN0～AIN10：模拟输入端,由内部多路器选择。
对4.1MHz的I/O CLOCK,驱动源阻抗必须小于或等于50Ω;CS：片选端,CS由高到低变化将复位内部计数器,并控制和使能DATA OUT、DATA INPUT 和I/O CLOCK。
CS由低到高的变化将在一个设置时间内禁止DATA INPUT和I/O CLOCK;DATA INPUT：串行数据输入端,串行数据以MSB为前导并在I/O CLOCK的前4个上升沿移入4位地址,用来选择下一个要转换的模拟输入信号或测试电压,之后I/O CLOCK将余下的几位依次输入;DATA OUT：A/D转换结果三态输出端,在CS为高时,该引脚处于高阻状态;当CS为低时,该引脚由前一次转换结果的MSB值置成相应的逻辑电平;EOC：转换结束端。
TLC2543芯片手册_时序_转换原理
A I N 2A I N 1 A I N 0 V C C E O CA I N 8 G N D A I N 9 A I N 10 R E F –Programmable MSB or LSB First Programmable Power DownProgrammable Output Data Length CMOS TechnologyApplication Report Available †FN PACKAGE (TOP VIEW)descriptionThe TLC2543C and TLC2543I are 12-bit, switched- capacitor, successive-approximation, analog-to- digital converters. Each device, with three control inputs [chip select (CS), the input-output clock, and AIN3 AIN4 AIN5 AIN6 AIN74 5 6 7 83 2 1 20 19 1817 16 15 149 10 11 12 13I/O CLOCK DATA INPUT DATA OUT CS REF +the address input (DATA INPUT)], is designed for communication with the serial port of a host processor or peripheral through a serial 3-state output. The device allows high-speed data transfers from the host.In addition to the high-speed converter and versatile control capability, the device has an on-chip 14-channelmultiplexer that can select any one of 11 inputs or any one of three internal self-test voltages. The sample-and-hold function is automatic. At the end of conversion, the end-of-conversion (EOC) output goes high to indicate that conversion is complete. The converter incorporated in the device features differential high-impedance reference inputs that facilitate ratiometric conversion, scaling, and isolation of analog circuitry from logic and supply noise. A switched-capacitor design allows low-error conversion over the full operating temperature range.The TLC2543C is characterized for operation from T A = 0︒C to 70︒C. The TLC2543I is characterized for operation from T A = – 40︒C to 85︒C. The TLC2543M is characterized for operation from T A = – 55︒C to 125︒C.Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.Based Data Acquisition Using the TLC2543 12-bit Serial-Out ADC (SLAA012)PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instrumentsstandard warranty. Production processing does not necessarily includetesting of all parameters.Copyright ⎡ 2001, Texas Instruments IncorporatedOn products compliant to MIL-PRF-38535, all parameters are tested unless otherwise noted. On all other products, productionprocessing does not necessarily include testing of all parameters.POST OFFICE BOX 655303∙DALLAS, TEXAS 752651TLC2543C, TLC2543I, TLC2543M12-BIT ANALOG-TO-DIGITAL CONVERTERSWITH SERIAL CONTROL AND 11 ANALOG INPUTSSLAS079F – DECEMBER 1993 – REVISED NOVEMBER 2001AVAILABLE OPTIONSTLC2543IFNR.functional block diagramREF + REF – 1413AIN0 AIN1 AIN2 AIN3 AIN4 AIN5 AIN6 AIN7 AIN8 AIN9 AIN101 2 3 4 5 6 7 8 9 11 1214-Channel Analog Multiplexer4Sample-and- Hold FunctionInput Address Register12-Bit Analog-to-Digital Converter (Switched Capacitors)12Output 12 Data Register12-to-1 Data Selector and Driver 16DATA OUT43Control Logic Self-Test Referenceand I/O CountersDATA17 19 EOCINPUTI/O CLOCKCS18 152POST OFFICE BOX 655303∙DALLAS, TEXAS 75265TAPACKAGE SMALL OUTLINE †† (DB) (DW)PLASTIC CHIPCARRIER † (FN) CERAMIC DIP(J) PLASTIC DIP(N) 0︒C to 70︒C TLC2543CDB TLC2543CDW TLC2543CFN — TLC2543CN –40︒C to 85︒C TLC2543IDB TLC2543IDWTLC2543IFN— TLC2543IN–55︒C to 125︒C— ——TLC2543MJ—TLC2543C,TLC2543I,TLC2543M12-BIT ANALOG-TO-DIGITAL CONVERTERS WITH SERIAL CONTROL AND11ANALOG INPUTSSLAS079F–DECEMBER1993–REVISED NOVEMBER2001 Terminal FunctionsPOST OFFICE BOX655303∙DALLAS,TEXAS752653TLC2543C,TLC2543I,TLC2543M12-BIT ANALOG-TO-DIGITAL CONVERTERSWITH SERIAL CONTROL AND11ANALOG INPUTSSLAS079F–DECEMBER1993–REVISED NOVEMBER2001absolute maximum ratings over operating free-air temperature range(unless otherwise noted)†Supply voltage range,V CC(see Note1).............................................–0.5V to6.5V Input voltage range,V I(any input)............................................–0.3V to V CC+0.3V Output voltage range,V O...................................................–0.3V to V CC+0.3V Positive reference voltage,V ref+......................................................V CC+0.1V Negative reference voltage,V ref–..........................................................–0.1V Peak input current,I I(any input)..........................................................±20mA Peak total input current,I I(all inputs)......................................................±30mA Operating free-air temperature range,T A:TLC2543C...................................0︒C to70︒CTLC2543I.................................–40︒C to85︒CTLC2543M...............................–55︒C to125︒C Storage temperature range,T stg...................................................–65︒C to150︒C Lead temperature1,6mm(1/16inch)from the case for10seconds............................260︒C †Stresses beyond those listed under“absolute maximum ratings”may cause permanent damage to the device.These are stress ratings only,and functional operation of the device at these or any other conditions beyond those indicated under“recommended operating conditions”is not implied.Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.NOTE1:All voltage values are with respect to the GND terminal with REF–and GND wired together(unless otherwise noted). recommended operating conditionsto REF–convert as all zeros(000000000000).3.To minimize errors caused by noise at the CS input,the internal circuitry waits for a setup time after CS before responding to controlinput signals.No attempt should be made to clock in an address until the minimum CS setup time has elapsed.4.This is the time required for the clock input signal to fall from VIHmin to VILmax or to rise from VILmax to VIHmin.In the vicinity ofnormal room temperature,the devices function with input clock transition time as slow as1∝s for remote data acquisition applicationswhere the sensor and the A/D converter are placed several feet away from the controlling microprocessor.4POST OFFICE BOX655303∙DALLAS,TEXAS75265TLC2543C, TLC2543I, TLC2543M12-BIT ANALOG-TO-DIGITAL CONVERTERSWITH SERIAL CONTROL AND 11 ANALOG INPUTSSLAS079F – DECEMBER 1993 – REVISED NOVEMBER 2001electrical characteristics over recommended operating free-air temperature range, V CC = V ref+ = 4.5 V to 5.5 V, f (I/O CLOCK) = 4.1 MHz (unless otherwise noted)All typical values are at VCC = 5 V, TA = 25︒C.electrical characteristics over recommended operating free-air temperature range, V CC = V ref+ = 4.5 V to 5.5 V, f (I/O CLOCK) = 4.1 MHz (unless otherwise noted) All typical values are at VCC = 5 V, TA = 25︒C.POST OFFICE BOX 655303 ∙ DALLAS, TEXAS 752655TLC2543C,TLC2543I,TLC2543M12-BIT ANALOG-TO-DIGITAL CONVERTERSWITH SERIAL CONTROL AND11ANALOG INPUTSSLAS079F–DECEMBER1993–REVISED NOVEMBER2001operating characteristics over recommended operating free-air temperature range,V CC=V ref+=4.5V to5.5V,f(I/O CLOCK)=4.1MHzNOTES: 2.Analog input voltages greater than that applied to REF+convert as all ones(111111111111),while input voltages less than that applied to REF–convert as all zeros(000000000000).5.Linearity error is the maximum deviation from the best straight line through the A/D transfer characteristics.6.Gain error is the difference between the actual midstep value and the nominal midstep value in the transfer diagram at the specifiedgain point after the offset error has been adjusted to zero.Offset error is the difference between the actual midstep value and thenominal midstep value at the offset point.7.Total unadjusted error comprises linearity,zero-scale,and full-scale errors.8.Both the input address and the output codes are expressed in positive logic.9.I/O CLOCK period=1/(I/O CLOCK frequency)(see Figure7).10.Any transitions of CS are recognized as valid only when the level is maintained for a setup time.CS must be taken low atδ5∝sof the tenth I/O CLOCK falling edge to ensure a conversion is aborted.Between5∝s and10∝s,the result is uncertain as to whetherthe conversion is aborted or the conversion results are valid.6POST OFFICE BOX655303∙DALLAS,TEXAS75265TLC2543C,TLC2543I,TLC2543M12-BIT ANALOG-TO-DIGITAL CONVERTERSWITH SERIAL CONTROL AND11ANALOG INPUTSSLAS079F–DECEMBER1993–REVISED NOVEMBER2001PARAMETER MEASUREMENT INFORMATION15VC1C110∝F–15VFigure1.Analog Input Buffer to Analog Inputs AIN0–AIN10RL=2.18k&EOCCL=RL=2.18k&DATA OUTCL=Figure2.Load CircuitsCStPZH,tPZL0.8V2VtPHZ,tPLZDATA INPUTDATAOUT2.4V0.4V90%10%I/O CLOCKFigure3.DATA OUT to Hi-Z Voltage Waveforms Figure4.DATA INPUT and I/O CLOCKVoltage WaveformsPOST OFFICE BOX655303∙DALLAS,TEXAS752657TLC2543C,TLC2543I,TLC2543M12-BIT ANALOG-TO-DIGITAL CONVERTERSWITH SERIAL CONTROLAND11ANALOG INPUTSSLAS079F–DECEMBER1993–REVISED NOVEMBER2001PARAMETER MEASUREMENT INFORMATIONCSI/O CLOCKNOTE A:To ensure full conversion accuracy,it is recommended that no input signal changeoccurs while a conversion is ongoing.Figure5.CS and I/O CLOCK Voltage Waveformstt(I/O)tt(I/O)I/O CLOCK2V0.8V2V0.8V0.8VI/O CLOCK Periodtd(I/O-DATA)tvDATA OUT2.4V0.4V2.4V0.4Vtr(bus),tf(bus)Figure6.I/O CLOCK and DATA OUT Voltage WaveformsI/O CLOCKEOCFigure7.I/O CLOCK and EOC Voltage WaveformsEOCDATA OUTFigure8.EOC and DATA OUT Voltage Waveforms8POST OFFICE BOX655303 DALLAS,TEXAS75265TLC2543C,TLC2543I,TLC2543M12-BIT ANALOG-TO-DIGITAL CONVERTERSWITH SERIAL CONTROL AND11ANALOG INPUTSSLAS079F–DECEMBER1993–REVISED NOVEMBER2001PARAMETER MEASUREMENT INFORMATIONCS(see Note A)I/OCLOCK1234567811121Access Cycle B Sample Cycle BDATAOUTA11A10A9A8A7A6A5A4A1A0Previous Conversion DataMSBLSB Hi-Z StateB11DATA INPUTEOCB7B6B5B4MSBLSBB3B2B1B0C7Shift in New Multiplexer Address,Simultaneously Shift Out PreviousConversion Valuet(conv)A/D ConversionInitialize Interval InitializeNOTE A:To minimize errors caused by noise at CS,the internal circuitry waits for a setup time after CS before responding to control input signals.Therefore,no attempt should be made to clock in an address until the minimum CS setup time has elapsed.Figure9.Timing for12-Clock Transfer Using CS With MSB FirstCS(see Note A)I/OCLOCK1234567811121Access Cycle B Sample Cycle BDATAOUTA11A10A9A8A7A6A5A4A1A0Low Level B11DATA INPUT MSBPrevious Conversion DataLSBEOCB7B6B5B4MSBLSBB3B2B1B0C7Shift in New Multiplexer Address,Simultaneously Shift Out PreviousConversion Valuet(conv)A/D ConversionInitialize Interval InitializeNOTE A:To minimize errors caused by noise at CS,the internal circuitry waits for a setup time after CS before responding to control input signals.Therefore,no attempt should be made to clock in an address until the minimum CS setup time has elapsed.Figure10.Timing for12-Clock Transfer Not Using CS With MSB FirstPOST OFFICE BOX655303∙DALLAS,TEXAS752659TLC2543C,TLC2543I,TLC2543M12-BIT ANALOG-TO-DIGITAL CONVERTERSWITH SERIAL CONTROL AND11ANALOG INPUTSSLAS079F–DECEMBER1993–REVISED NOVEMBER2001PARAMETER MEASUREMENT INFORMATIONCS(see Note A)I/O CLOCK123456781Access Cycle B Sample Cycle BDATA OUT A7A6A5A4A3A2A1A0Previous Conversion DataMSBLSB Hi-ZB7DATA INPUTEOCB7B6B5B4MSBLSBB3B2B1B0C7Shift in New Multiplexer Address,Simultaneously Shift Out PreviousConversion Valuet(conv)A/D ConversionInitialize Interval InitializeNOTE A:To minimize errors caused by noise at CS,the internal circuitry waits for a setup time after CS before responding to control input signals.Therefore,no attempt should be made to clock in an address until the minimum CS setup time has elapsed.Figure11.Timing for8-Clock Transfer Using CS With MSB FirstCS(see Note A)I/O CLOCK123456781Access Cycle B Sample Cycle BDATA OUT A7A6A5A4A3A2A1A0Low Level B7DATA INPUT MSBPrevious Conversion DataLSBEOCB7B6B5B4MSBLSBB3B2B1B0C7 Shift in New Multiplexer Address,t(conv)InitializeSimultaneously Shift Out PreviousConversion Value A/D ConversionIntervalInitializeNOTE A:To minimize errors caused by noise at CS,the internal circuitry waits for a setup time after CS before responding to control input signals.Therefore,no attempt should be made to clock in an address until the minimum CS setup time has elapsed.Figure12.Timing for8-Clock Transfer Not Using CS With MSB First10POST OFFICE BOX655303∙DALLAS,TEXAS75265TLC2543C,TLC2543I,TLC2543M12-BIT ANALOG-TO-DIGITAL CONVERTERSWITH SERIAL CONTROL AND11ANALOG INPUTSSLAS079F–DECEMBER1993–REVISED NOVEMBER2001PARAMETER MEASUREMENT INFORMATIONCS(see Note A)I/OCLOCK1234567815161Access Cycle B Sample Cycle BDATAOUTA15A14A13A12A11A10A9A8A1A0Previous Conversion DataMSBLSB Hi-Z StateB15DATA INPUTEOCB7B6B5B4MSBLSBB3B2B1B0C7Shift in New Multiplexer Address,Simultaneously Shift Out PreviousConversion Valuet(conv)A/D ConversionInitializeIntervalInitializeNOTE A:To minimize errors caused by noise at CS,the internal circuitry waits for a setup time after CS before responding to control input signals.Therefore,no attempt should be made to clock in an address until the minimum CS setup time has elapsed.Figure13.Timing for16-Clock Transfer Using CS With MSB FirstCS(see Note A)I/OCLOCK1234567815161Access Cycle B Sample Cycle BDATAOUTA15A14A13A12A11A10A9A8A1A0Previous Conversion DataMSBLSBLow Level B15DATAINPUTEOCB7B6B5B4MSBLSBB3B2B1B0C7InitializeShift in New Multiplexer Address,Simultaneously Shift Out PreviousConversion Valuet(conv)A/D ConversionIntervalNOTE A:To minimize errors caused by noise at CS,the internal circuitry waits for a setup time after CS before responding to control input signals.Therefore,no attempt should be made to clock in an address until the minimum CS setup time has elapsed.Figure14.Timing for16-Clock Transfer Not Using CS With MSB FirstPOST OFFICE BOX655303∙DALLAS,TEXA S7526511TLC2543C,TLC2543I,TLC2543M12-BIT ANALOG-TO-DIGITAL CONVERTERSWITH SERIAL CONTROL AND11ANALOG INPUTSSLAS079F–DECEMBER1993–REVISED NOVEMBER2001PRINCIPLES OF OPERATIONInitially,with chip select(CS)high,I/O CLOCK and DATA INPUT are disabled and DATA OUT is in the high-impedance state.CS going low begins the conversion sequence by enabling I/O CLOCK and DATA INPUT and removes DATA OUT from the high-impedance state.The input data is an8-bit data stream consisting of a4-bit analog channel address(D7–D4),a2-bit data length select(D3–D2),an output MSB or LSB first bit(D1),and a unipolar or bipolar output select bit(D0)that are applied to DATA INPUT.The I/O CLOCK sequence applied to the I/O CLOCK terminal transfers this data to the input data register.During this transfer,the I/O CLOCK sequence also shifts the previous conversion result from the output data register to DATA OUT.I/O CLOCK receives the input sequence of8,12,or16clock cycles long depending on the data-length selection in the input data register.Sampling of the analog input begins on the fourth falling edge of the input I/O CLOCK sequence and is held after the last falling edge of the I/O CLOCK sequence.The last falling edge of the I/O CLOCK sequence also takes EOC low and begins the conversion.converter operationThe operation of the converter is organized as a succession of two distinct cycles:1)the I/O cycle and2)the actual conversion cycle.I/O cycleThe I/O cycle is defined by the externally provided I/O CLOCK and lasts8,12,or16clock periods,depending on the selected output data length.During the I/O cycle,the following two operations take place simultaneously.An8-bit data stream consisting of address and control information is provided to DATA INPUT.This data is shifted into the device on the rising edge of the first eight I/O CLOCKs.DATA INPUT is ignored after the first eight clocks during12-or16-clock I/O transfers.The data output,with a length of8,12,or16bits,is provided serially on DATA OUT.When CS is held low,the first output data bit occurs on the rising edge of EOC.When CS is negated between conversions,the first output data bit occurs on the falling edge of CS.This data is the result of the previous conversion period,and after the first output data bit,each succeeding bit is clocked out on the falling edge of each succeeding I/O CLOCK. conversion cycleThe conversion cycle is transparent to the user,and it is controlled by an internal clock synchronized to I/O CLOCK.During the conversion period,the device performs a successive-approximation conversion on the analog input voltage.The EOC output goes low at the start of the conversion cycle and goes high when conversion is complete and the output data register is latched.A conversion cycle is started only after the I/O cycle is completed,which minimizes the influence of external digital noise on the accuracy of the conversion.12POST OFFICE BOX655303 DALLAS,TEXAS75265TLC2543C,TLC2543I,TLC2543M12-BIT ANALOG-TO-DIGITAL CONVERTERSWITH SERIAL CONTROL AND11ANALOG INPUTSSLAS079F–DECEMBER1993–REVISED NOVEMBER2001PRINCIPLES OF OPERATIONpower up and initializationAfter power up,CS must be taken from high to low to begin an I/O cycle.EOC is initially high,and the input dataregister is set to all zeroes.The contents of the output data register are random,and the first conversion resultshould be ignored.T o initialize during operation,CS is high and is then returned low to begin the next I/Ocycle.The first conversion after the device has returned from the power-down state may not read accuratelydue to internal device settling.Table1.Operational TerminologyExample:In the12-bit mode,the result of the current conversion cycle is a12-bit serial-data stream clocked out duringthe next I/O cycle.The current I/O cycle must be exactly12bits long to maintain synchronization,evenwhen this corrupts the output data from the previous conversion.The current conversion is begunimmediately after the twelfth falling edge of the current I/O cycle.POST OFFICE BOX655303 DALLAS,TEXAS7526513TLC2543C,TLC2543I,TLC2543M12-BIT ANALOG-TO-DIGITAL CONVERTERSWITH SERIAL CONTROL AND11ANALOG INPUTSSLAS079F–DECEMBER1993–REVISED NOVEMBER2001PRINCIPLES OF OPERATIONdata inputThe data input is internally connected to an8-bit serial-input address and control register.The register defines the operation of the converter and the output data length.The host provides the data word with the MSB first.Each data bit is clocked in on the rising edge of the I/O CLOCK sequence(see T able2for the data input-register format).Table2.Input-Register FormatINPUT DATA BYTEFUNCTION SELECT Select input channelD7(MSB)ADDRESS BITS L1L0LSBF BIPD6D5D4D3D2D1D0(LSB)AIN0 AIN1 AIN2 AIN3 AIN4 AIN5 AIN6 AIN7 AIN8 AIN9 AIN10011111111111111111Select test voltage(Vref+–Vref–)/2 Vref–Vref+11111111Software power down1110 Output data length8bits12bits16bitsOutput data formatMSB firstLSB first(LSBF)X†1111Unipolar(binary)0Bipolar(BIP)2s complement1†X represents a do not care condition.data input address bitsThe four MSBs(D7–D4)of the data register address one of the11input channels,a reference-test voltage, or the power-down mode.The address bits affect the current conversion,which is the conversion that immediately follows the current I/O cycle.The reference voltage is nominally equal to V ref+–V ref–.14POST OFFICE BOX655303 DALLAS,TEXAS75265找电子元器件商城上万联芯城，万联芯城专为国内中小生产研发企业提供电子元器件一站式配单服务，广受生产商及工程师客户青睐，万联芯城多年来秉承“以良心做好良芯”的服务理念，为客户带来原装优质价格优势的电子元器件产品，满足客户物料需求，解决客户采购烦恼。
关于TLC2543的总结
关于TLC2543的一些问题TLC2543是我调的第四个模块，严格意义上说第三个，因为A/D与D/A是相互配合使用的，在原理上有很多相同的地方。
比如逐次逼近式的A/D转换芯片，内部就存在一个D/A转换器。
总之二者在原理上有相通的地方，下面是我在调试芯片过程中遇到的一些问题：1、下面是它的管脚图以及结构框图：图1、TLC2543NC管脚图图2、2543的结构框图2、它有0~10共11个输入端口，也就是有11个通道，这11个通道是由DA TA IN的高四位决定的，而DA TA IN的低四位决定了是采用8位、12位还是16位数据输出格式，以及输出是单极性输出还是双极性输出，详见表1.需要注意的是这里的DATA IN并不是用于转换的输入数据，而是对输入通道，及一些相关格式的选择数据，相当于命令数据。
DATA OUT是一个串行的输出端，将输入的模拟量转换为数字量后，一位一位输出出来。
转换结束的信号是由EOC决定的，当它为低时表示转换结束，为高时表示正在转换，这里需要注意的是，现在转换的信号，并须在下一次有效输出信号来临时，才被输出；而当前输出的数据世上一次操作转换的结果，所以要输出当前的转换结果，至少要执行两次有效输出，才能得到正确结果。
表1、2543的输入数据功能表3、下面是2543在使用时的两种不同模式，一种是使用~CS端进行控制，一种是不使用。
很显然，第二种，2543时刻都被选通，时刻都在准备进行数据的转换，这样必然会有一定的功耗，所以如果能合理地设计~CS的选通状态，就可以减少电路的功耗。
同样的，还有以8位数据及16位数据格式输出，原理及时序图都与12位的相同，只有输出结果的位数不同，当然，相应的精度也就不同。
可根据具体需要，进行设置。
图3、采用12位输出数据并使用~CS时的序图图4、采用12位输出数据并不使用~CS时的序图。
TL2543
图3.5TLC2543芯片引脚图图3.6内部结构图3.6 TLC2543芯片引脚及内部结构TLC2543是德州仪器公司生产的12位开关电容型逐次逼近模数转换器，最大转换时间10us，11个模拟输入通道，3路内置自测试方式，采样率为66KSPS，线性误差±1LSBmax，有转换结束输出EOC，具有单极、双极性输出，可编程的MSB或LSB前导，可编程输出数据长度。
它具有三个控制输入端，采用简单三线SPI串行接口可方便的与微机进行连接，图3.5和图3.6分别是TLC2543的引脚排列图和内部结构图。
表3.2是TLC2543的引脚功能说明。
3.7 TLC2543的工作方式和输入通道的选择TLC2543是一个多通道和多工作方式的模数转换器件。
图3.5为其芯片引脚图，图3.6是它的内部结构图。
其工作方式和输入通道的选择是通过向TLC2543的控制寄存器写入一个八位的控制字来实现的。
这个八位控制字由四个部分组成：D7D6D5D4选择输入通道，D3D2选择输出数据长度，D1选择输出数据顺序，D0选择转换结果的极性。
八位控制字的各位的含义如表3.3所示。
主机以MSB为前导方式将控制字写入TLC2543的控制寄存器，每个数据位都是在CLOCK序列的上升沿被写入控制器。
表3.2引脚功能说明3.7.1 TLC2543的读写时序当片选信号/CS为高电平时，CLOCK和DATA-IN被禁止、DATA-OUT为高阻状态，以便SPI总线上的其它器件让出总线。
在片选信号/CS的下降沿，A/D转换结果的第一位数据出现在DATA-OUT引脚上，A/D转换结果的其他数据位在时钟信号CLOCK的下降沿被串行输出到DATA-OUT。
在片选信号/CS下降以后，时钟信号CLOCK的前八个上升沿将八位控制字从DATA_IN引脚串行输入到TLC2543的控制寄存器。
在片选信号/CS下降以后，经历8个(12个或16个)时钟信号完成对A/D转换器的一次读写。
我的TLC2543学习笔记——基于msp430g2553单片机
我的TLC2543学习笔记——基于msp430g2553单⽚机还是贴不了图⽚我的TLC2543学习笔记Created on: 2012-9-8Author: zhang bin学习笔记for msp430g2553redesigned by zhang bin2012-09-08versions：12_09_01All Rights ReservedTLC2543具有4线制串⾏接⼝，分别为⽚选端(CS)，串⾏时钟输⼊端(I/O CLOCK)，串⾏数据输⼊端(DATA IN)和串⾏数据输出端(DATA OUT)（转换结束脚EOC可以不接）。
它可以直接与SPI器件进⾏连接，不需要其他外部逻辑。
同时，它还在⾼达4MHz的串⾏速率下与主机进⾏通信。
TLC2543的特点及引脚TLC2543是TI的12 bit串⾏A／D转换器，11个模拟输⼊通道。
使⽤开关电容逐次逼近技术完成，A／D转换过程．由于是串⾏输⼊结构，能够MCU的I／O资源．其特点有：1)12 bit分辨率A／D转换器；2)在⼯作温度范围内10us转换时间；3)11个模拟输⼊通道；4)3路内置⾃测试⽅式；5)采样率为66 kb／s；6)线性误差+1LSB(max)；7)有转换结束(EOC)输出；8)具有单、双极性输出；9)可编程的MSB或LSB前导；10)可编程的输出数据长度．��� 12-Bit-Resolution A/D Converter��� 10-µs Conversion Time Over OperatingTemperature��� 11 Analog Input Channels��� 3 Built-In Self-Test Modes��� Inherent Sample-and-Hold Function��� Linearity Error . . . ±1 LSB Max��� On-Chip System Clock��� End-of-Conversion Output��� Unipolar or Bipolar Output Operation(Signed Binary With Respect to 1/2 theApplied Voltage Reference)��� Programmable MSB or LSB First��� Programmable Power Down��� Programmable Output Data Length��� CMOS Technology��� Application Report Available我⽤的tlc2543是直插的，引脚图如下：各引脚的详细说明如下：引脚号名称I/O说明1～9,11,12AIN0～AIN10I模拟量输⼊端。
带串行控制和11路输入的模数转换器TLC2543及应用
带串行控制和11路输入的模数转换器TLC2543及应用AI -AI O模拟输入端，由内部多路器选N0 Nl:择。
41对 .MHz IO C OC驱动源阻抗必须小的/ L K,于或等于5 0; OC: S片选靖，S由高到低变化将复位内部计数C器，并控制和使能D TA O A uT、A NP D TA I uT和IO c OC/ L K。
C s由低到高的变化将在一个设置时间内禁止D A I UT和IO C OC AT NP/ L K;DA A NP TI uT:串行数据输入端，串行数据以MS B为前导并在I L c的前4个上升沿移/O c O K入4位地址，用来选择下一个要转换的模拟输入信号或测试电压，之后I o cL) K将余下的几位依/ ( c次输入；D TA OUT: A A/D转换结果三态输出端，在内部自测试电压中的一个，采样一保持是自动的，转换结束，Oc 输出变高。
ETU: 5 3的主要特性如下：24写为高时，该引脚处于高阻状态；芒当§为低时，该引脚由前一次转换结果的MS B值置成相应的逻辑电平；^帅T V c● l个模拟输入通道：1 ●6 kp的采样速率；6ss●最大转换时间为1 s ; ●S I P串行接口；●线性度误差最大为±1 S L B: ^M I^№ I^I N 3 A N I4 AI ^I 6 NEC 0 I0 L, e 01 U P T D^0 叽●低供电电流(mA典型值) 1;●掉电模式电流为。
西R+ EF2 TL 2 4 . C 5 3引脚功能与接口时序21 L 24 T C 5 3引脚排列TL2 4 C 5 3的引脚排列如图1所示。
引脚功能说明如下：A S I7^ N I8 GD NR - EF ^ N1 I 0^ N9 I图1 TL 24 C 5 3的引脚排列<i>带串行控制和11路输入的模数转换器*****及应用</i>维普资讯1 4《国外电子元器￣}00 20年第1期20年1 00月图2 1时钟传送时序图(用c MS 6使s, B在前)E oc:转换结束端。
TLC2543中文数据手册
TLC2543使用手册一、简要说明：TLC2543是一款8位、10位、12位为一体的可选输出位数的11通道串行转换芯片。
每一路转换时间为10us。
外部输入信号为：DATA input ；_CS；AD_IO_CLK;Analog input；四种信号；输出为：EOC转换结束信号，DATA output信号。
工作原理为：_CS由高变为低时候，允许DATA input；AD_IO_CLK;Analog input信号输入，DATA out 信号输出；由低到高禁止DATA input；AD_IO_CLK;信号输入。
当忽略ADC转换启动的CS时候，数据的输出是在CS的下降沿，既是将片选的时候，而考虑到CS时候，第一个输出数据发生在EOC变为高的时候的上升沿。
注意：初始化时候，必须将CS由高拉低才能进行数据输出或者是数据输入。
也就是说，当一次转换完成后，进行下一次或者是下一个通道的转换，需要将CS由低拉高，为下一次转换做好准备，当进行下一个转换时候，进行CS 拉低，DATA input输入或者DATA out输出(忽略CS转换作用时候)。
信号解释：DATA input：4位串行地址输入，用来选择模拟输入通道功能或者测试引脚；高位在前，在每一个AD_IO_CLK的上升沿输入ADC的寄存器。
由八位组成：前四位：D7:D4用作选择模拟输入通道，D3:D2用作选择数据长度，D1是选择输出高低位顺序的，D0选择是选择输出极性（单双极性）。
DA TA INPUT的表含义DATA OUT：当_CS为高时DATA out输出为高阻抗，当CS有效时，驱动转换结果，并在AD_IO_CLK的下降沿按位顺序输出。
EOC：ADC的EOC在DATA input输入的最后一个AD_IO_CLK时，由高变为低，并保持到转换结束和数据准备输出结束时候变为高。
AD_IO_CLK:输入和输出时钟，主要完成以下功能：A、在IO_CLK的前八个时钟的上升沿将DATA input的八位数据输入数据寄存器中。
12位TLC2543模数转换总结
Lcd_wcd(1,0x2e);
Lcd_wcd(1,0x30+shi);
Lcd_wcd(1,0x30+ge);
Lcd_wcd(1,0x30+xiao);
/*for(i=0;i<SUM;i++)
{
temp1+=redad(0x01);//选择通道1，并读取AD转换的数
GND
地。GND是内部电路的地回路端。除另有说明外，所有电压测量都相对GND而言
18
I/O CLOCK
I
输入/输出时钟端。I/OCLOCK接收串行输入信号并完成以下四个功能：（1）在I/O CLOCK的前8个上升沿，8位输入数据存入输入数据寄存器。（2）在I/OCLOCK的第4个下降沿，被选通的模拟输入电压开始向电容器充电，直到I/OCLOCK的最后一个下降沿为止。（3）将前一次转换数据的其余11位输出到DATA OUT端，在I/OCLOCK的下降沿时数据开始变化。（4）I/OCLOCK的最后一个下降沿，将转换的控制信号传送到内部状态控制位
//uchar code dis1[]={"采集电压：000 v"};
/*************延时**************/
void delay(uint z)
{//一毫秒
uint y;
for(;z>0;z--)
for(y=110;y>0;y--) ;
}
void delay_us(uchar n)//微秒
shi=x/1000%10;
ge=x/100%10;
xiao=x/10%10;
}
/****************主函数****************/
AD590和tlc2543总结
AD590介绍温度传感器AD590规格,管脚及应用电路AD590温度传感器是一种已经IC化的温度感测器，它会将温度转换为电流,其规格如下：1、度每增加1℃，它会增加1μA输出电流2、可测量范围-55℃至150℃3、供电电压范围+4V至+30VAD590的管脚图及元件符号如下图所示：AD590的输出电流值说明如下：其输出电流是以绝对温度零度（-273℃）为基准，每增加1℃，它会增加1μA输出电流，因此在室温25℃时，其输出电流Iout=（273+25）=298μA。
AD590基本应用电路：注意事项：1、Vo的值为Io乘上10K，以室温25℃而言，输出值为10K×298μA=2.98V2、测量Vo时，不可分出任何电流，否则测量值会不准。
AD590实际应用电路：电路分析：1、AD590的输出电流I=（273+T）μA（T为摄氏温度），因此测量的电压V0为（273+T）μA×10K=（2.73+T/100）V。
为了将电压测量出来又务须使输出电流I不分流出来，我们使用电压跟随器其输出电压V1等于输入电压V0。
2、利用可变电阻分压，其输出电压V2需调整至2.73V3、接下来我们使用差动放大器其输出V3为（100K/10K）×（V1-V2）=T/10，如果现在为摄氏28℃，输出电压为2.8V，输出电压接AD转换器，那么AD转换输出的数字量就和摄氏温度成线形比例关系。
它输出的电压可以直接通过atmega16单片机的ADC的一个通道转换成数字量，不过该ADC是十位的，精度不够高，所以可以用12位精度的tlc2543ADC 来进行采集电压值。
TLC2543介绍TLC2543引脚、功能及时序一、模块采用TI公司的TLC2543 12位串行A/D转换器，使用开关电容逐次逼近技术完成A/D转换过程。
由于是串行输入结构，能够节省51系列单片机I/O 资源，且价格适中。
其特点有：（1）12位分辨率A/D转换器；（2）在工作温度范围内10μs转换时间；（3）11个模拟输入通道；（4）3路内置自测试方式；（5）采样率为66kbps；（6）线性误差+1LSB（max）（7）有转换结束（EOC）输出；（8）具有单、双极性输出；（9）可编程的MSB或LSB前导；（10）可编程的输出数据长度。
TLC2543资料c语言
2.2TLC2543的内部寄存器
从编程角度看，TLC2543内部寄存器有输入数据寄存器与输出数据寄存器。输入数据寄存器存放从DATA INPUT端移入的控制字。输出数据寄存器存放转换好的数据，以供从DATA OUT端移出。
(4)控制字输入引脚
DATA TNPUT,17脚：控制字输入端，选择通道及输出数据格式的控制字由此输入。
(5)转换数据输出引脚
DATA OUT,16脚：A/D转换结果输出的3态串行输出端。
2TLC2543的编程要点
2.1控制字的格式
控制字为从DATA INPUT端串行输入TLC2543芯片内部的8位数据，它告诉TLC2543要转换的模拟量通道、转换后的输出数据长度、输出数据的格式。其中高4位(D7～D4)决定通道号，对于0通道至10通道，该4位分别为0000、0001、…、1010，该4位为其它数字时的功能，用于检测校正，本文不作具体介绍。低4位决定输出数据长度及格式，其中D3、D2决定输出数据长度，TLC2543的输出数据长度有8位、12位、16位，但由于TLC2543为12位A/D转换芯片，经过分析可以看出，8位、16位输出对TLC2543的应用意义不大，宜定在12位输出，D3、D2两位为00即可。D1决定输出数据是高位先送出，还是低位先送出，若为高位先送出，该位为0，反之为1。D0决定输出数据是单极性(二进制)还是双极性(2的补码)，若为单极性，该位为0，反之为1。
关键词：A/D转换；TLC2543芯片；51系列单片机；接口技术
中图法分类号：TP334.7文献识别码：B
TLC2543中文资料
串行A D转换器T L C2543中文资料T L C2543是T I公司的12位串行模数转换器，使用开关电容逐次逼近技术完成A/D转换过程。
由于是串行输入结构，能够节省51系列单片机I/O资源；且价格适中，分辨率较高，因此在仪器仪表中有较为广泛的应用。
2T L C2543的特点（1）12位分辩率A/D转换器；（2）在工作温度范围内10μs转换时间；（3）11个模拟输入通道；（4）3路内置自测试方式；（5）采样率为66k b p s；（6）线性误差±1L S B m a x；（7）有转换结束输出E O C；（8）具有单、双极性输出；（9）可编程的M S B或L S B前导；（10）可编程输出数据长度。
3T L C2543的引脚排列及说明T L C2543有两种封装形式：D B、D W或N封装以及F N封装，这两种封装的引脚排列如图1，引脚说明见表1。
图1T L C2543的封装4接口时序可以用四种传输方法使T L C2543得到全12位分辩率，每次转换和数据传递可以使用12或16个时钟周期。
一个片选（）脉冲要插到每次转换的开始处，或是在转换时序的开始处变化一次后保持为低，直到时序结束。
图2显示每次转换和数据传递使用16个时钟周期和在每次传递周期之间插入的时序，图3显示每次转换和数据传递使用16个时钟周期，仅在每次转换序列开始处插入一次时序。
引脚号名称I/O说明1～9,11,12AIN0～AIN10I模拟量输入端。
11路输入信号由内部多路器选通。
对于4.1MHz的I/OCLOCK，驱动源阻抗必须小于或等于50Ω，而且用60pF电容来限制模拟输入电压的斜率15I片选端。
在端由高变低时，内部计数器复位。
由低变高时，在设定时间内禁止DATAINPUT和I/O CLOCK17DATAINPUT I串行数据输入端。
由4位的串行地址输入来选择模拟量输入通道16DATA OUT O A/D转换结果的三态串行输出端。
TCL2543
一、引脚：TLC2543为20脚DIP封装，引脚图如下图所示。
TLC2543具有4线制串行接口，分别为片选端(CS)，串行时钟输入端(I/O CLOCK)，串行数据输入端(DATA IN)和串行数据输出端(DATA OUT)。
它可以直接与SPI器件进行连接，不需要其他外部逻辑。
同时，它还在高达4MHz的串行速率下与主机进行通信。
TLC2543除了具有高速的转换速度外，片内还集成了14路多路开关。
其中n路为外部模拟量输入，3路为片内自测电压输入。
在转换结束后，EOC引脚变为高电平，转换过程中由片内时钟系统提供时钟，无需外部时钟。
在AD转换器空闲期间，可以通过编程方式进入断电模式，此时器件耗电只有25pA。
二、控制字：TLC2543的工作过程如下：首先在8、12或16时钟周期里向片内控制寄存器写入8位的控制字，控制字中的2位决定时钟长度，在最后一个时钟周期的下降沿启动AD转换过程，经过一段转换时间，在随后的8、12或16个时钟周期里，从DATA OUT脚读出数据。
控制字的定义见下表：控制字的前四位(D7-D4)代表11个模拟通道的地址；当其为1100-1110时，选择片内检测电压；当其为1111时，为软件选择的断电模式，此时，AD转换器的工作电流只有25uA.控制字的第3位和第4位(D3一D2)决定输出数据的长度，01表示输出数据长度为8位；11表示输出数据长度为16位；X1表示输出数据长度为12位，X可以为1或0。
控制字的第2位(D1)决定输出数据的格式，0表示高位在前，1表示低位在前。
控制字的第1位(D0)决定转换结果输出的格式。
当其为0时，为无极性输出(无符号二进制数)，即模拟电压为V nef+，时，转换的结果为0FFFH；模拟电压为V nef-时，转换的结果为0000H。
当其为1时，为有极性输出(有符号二进制数)，即模拟电压高于(V nef+-V nef-)/2时符号位为0；模拟电压低于(V nef+-V nef-)/2时符号位为1；模拟电压为V nef+时，转换的结果为03FFH；模拟电压为V nef-时，转换的结果为0800H。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
t l c2543详细使用说
明
重金买的一篇好资料
1 引言
实验和工程实际中我们要进行大量的数据处理。
运用单片机采集
系统能很好的解决这些问题。
基本的采集系统一般由MCU,A/D,PC
构成, MCU 是整个系统的核心,A/D是数据的源头,PC是数据的归
宿地。
A/D转换器的选择直接关系到采集精度是否理想。
现在
TLC2543这款A/D转换器运用很广泛。
TLC2543是TI公司的12
位串行模数转换器,使用开关电容逐次逼近技术完成A/D转换过
程。
由于是串行输入结构,能够节省51系列单片机I/O资源;且
价格适中,分辨率较高。
2 TLC2543的引脚排列及说明
(1) TLC2543的封装形式
TLC2543的封装形式:DB、DW或N封装以及FN封装,这两种封装的引脚的排列及说明见图1。
(2) TLC2543的简要工作过程
TLC2543的工作过程分为两个周期:I/O周期和转换周期。
a) I/O周期
I/O周期由外部提供的I/O CLOCK定义,延续8、12或16个时钟周期,决定于选定的输出数据长度。
器件进入I/O周期后同时进行两种操作。
l 在I/O CLOCK的前8个脉冲的上升沿,以MSB前导方式从DATA INPUT 端输入8位数据流到输入寄存器。
其中前4位为模拟通道地址,控制14通道模拟多路器从11个模拟输入和三个内部测电压中选通一路送到采样保持电路,该电路从第4个I/O CLOCK脉冲的下降沿开始对所选信号进行采样,直到最后一个I/O CLOCK脉冲的下降沿。
I/O周期的时钟脉冲个数与输出数据长度(位数)同时由输入数据的D3、D2位选择为8、12或16。
当工作于12或16位时,在前8个时钟脉冲之后,DATA INPUT无效。
l 在DATA OUT端串行输出8、12或16位数据。
当CS保持为低时,第一个数据出现在EOC的上升沿。
若转换由CS控制,则第一个输出数据发生在
CS的下降沿。
这个数据串是前一次转换的结果,在第一个输出数据位之后的每个后续位均由后续的I/O时钟下降沿输出。
b) 转换周期
在I/O周期的最后一个I/O CLOCK下降沿之后,EOC变低,采样值保持不变,转换周期开始,片内转换器对采样值进行逐次逼近式A/D转换,其工作由与I/O CLOCK同步的内部时钟控制。
转换完成后EOC变高,转换结果锁存在
输出数据寄存器中,待下一个I/O周期输出。
I/O周期和转换周期交替进行,从而可减小外部的数字噪声对转换精度的影响。
3 接口时序
可以用四种传输方法使TLC2543得到全12位分辩率,每次转换和
数据传递可以使用12或16个时钟周期。
一个片选(CS)脉冲要插到每次转换的开始处,或是在转换时序的
开始处变化一次后保持为低,直到时序结束。
图2显示每次转换和数据传递使用16个时钟周期和在每次传递
周期之间插入的时序,图3显示每次转换和数据传递使用16个时
钟周期,仅在每次转换序列开始处插入一次时序。
4 硬、软件设计
4.1 硬件设计
MAX3232为RS-232收发器,简单易用,单+5V电源供电,仅需外接几个电容即可完成从TTL电平到RS-232电平的转换;AT89C52 为51系列的芯片,使用方便可靠。
引脚排列如图4、图5所示。
硬件电路原理图如下图6所示:
在设计制作时要注意如下3个问题:
(1) 电源去耦
当使用TLC2543这种12位A/D器件时,每个模拟IC的电源端必须用一个0.1μF的陶瓷电容连接到地,用作去耦电容。
在噪声影响较大的环境中,建议每个电源和陶瓷电容端并一个10μF的钽电容,这样能够减小噪声的影响。
(2) 接地
对模拟器件和数字器件,电源的地线回路必须分开,以防止数字部分的噪声电流通过模拟地回路引入,产生噪声电压,从而对模拟信号产生干扰。
所有的地线回路都有一定的阻抗,因此地线要尽可能宽或用地线平面,以减小阻抗,连线应当尽可能短,如果使用开关电源,则开关电源要远离模拟器件。
(3) 电路板布线
使用TLC2543时一定要注意电路板的布线,电路板的布线要确保数字信号和模拟信号隔开,模拟线和数字线特别是时钟信号线不能互相平行,也不能在TLC2543芯片下面布数字信号线。
4.2 软件编程
单片机程序主要包括串行数据采集模块“DATA_AD”和串行数据传输模块“RS232”,调试所用到的显示子程序在此略去。
TLC2543的通道选择和方式数据为8位,其功能为:D7、D6、D5和
D4用来选择要求转换的通道,D7D6D5D4=0000时选择0通
道,D7D6D5D4=0001时选择1通道,依次类推;D3和D2用来选择输出数据长度,本程序选择输出数据长度为12位,即D3D2=00或
D3D2=10;D1,D0选择输入数据的导前位,D1D0=00选择高位导前。
TLC2543在每次I/O周期读取的数据都是上次转换的结果,当前的转换结果在下一个I/O周期中被串行移出。
第一次读数由于内部调整,读取的转换结果可能不准确,应丢弃。
(这里只给出A/D程序)
file://TLC2543/ A/D转换用程序用C51编写。
#define uchar unsigned char
#define uint unsigned int
file://==========AD/采样模块============//
sbit CLOCK =P1^1;
sbit D_IN =P1^2;
sbit D_OUT =P1^3;
sbit _CS =P1^4;
uint read2543(uchar port) file://从/TLC2543读取采样值, file://形/参port是采样的通道号
{
uint data ad;uint data i;
uchar data al=0,ah=0;
CLOCK=0;
_CS=0;
for(i=0;i<8;i++) file://前/8个CLOCK {
D_IN=(bit)(port&0x80);
if(i<4)
{
if (D_OUT) ah =0x01;
ah<<=1;
}
else
{
if(D_OUT) al =0x01;
al<<=1;
}
port<<=1;
CLOCK=0;CLOCK=1;
}
for (i=0;i<4;i++) file://填/充4个CLOCK {
if(D_OUT) al =0x01;
al<<=1;
CLOCK=0;CLOCK=1;
}
_CS=1;
ad=(uint)ah;ad<<=8;ad =al; file://得/到AD值return (ad);
}
5 结束语
实际运行证明,用TLC2543芯片对数据进行采集预定的功能已经实现。
同时用C51编写的程序以后有很好的移植性。