(三)MOSFET栅氧化层的性能退化
MOS器件可靠性和退化机理
JESD 90
A PROCEDURE FOR MEASURING P-CHANNEL MOSFET NEGATIVE BIAS TEMPERATURE INSTABILITIES
JEDEC standard
JC-13.4 Radiation Hardness
JESD 57 JESD 89A
TEST PROCEDURE FOR THE MANAGEMENT OF SINGLE-EVENT EFFECTS IN SEMICONDUCTOR DEVICES FROM HEAVY ION IRRADIATION:
Vg (V)
• HB (Hard Breakdown)
栅漏电流随应力时间变化
氧化层击穿电学特性
软击穿依然可以引起器件漏电流显著下降
Breakdown of Ultra-thin oxide
ln(-ln(1-F(t)))
n-MOSFETs:
1
T =7.0nm
ox
V =6.8V g
A PROCEDURE FOR MEASURING P-CHANNEL MOSFET HOTCARRIER-INDUCED DEGRADATION AT MAXIMUM GATE CURRENT UNDER DC STRESS:
JESD 35-A
PROCEDURE FOR WAFER-LEVEL-TESTING OF THIN DIELECTRICS:
Fine segregation of high field breakdowns Much less time than V-Ramp Small area test structures
✓ Bounded J-Ramp
A very repeatable Qbd measurement
MOSFET的栅极失效分析
MOSFET的栅极失效分析摘要：随着MOSFET器件尺寸的减小和栅氧化层厚度的减薄，栅极失效变得愈发显著，对MOS器件和电路可靠性的影响也愈发严重，成为限制器件及电路寿命的主要因素之一。
本文从MOSFET的设计、封装、实际应用三方面来阐述MOSFET栅极失效的原因，同时提供几点解决方法。
关键词：MOSFET；栅极失效；封装1.引言MOSFET即金属-氧化物-半导体场效应晶体管，是一种用途广泛的电子器件。
MOSFET作为电压控制型器件，具有栅极输入阻抗高，驱动功率小，电流关断能力强，开关速度快，开关损耗小等优点，在功率电源、家用电器、无间断电源（UPS）和自动系统等方面应用广泛。
然而，MOSFET的栅氧在工艺设计中，会受到漏电流、导通电阻、功率损耗等参数的限制，导致MOSFET栅氧固有的脆弱性；此外，在封装制造过程中受到静电、应力、环境等因素的影响，也会对栅氧造成损坏，导致栅极失效，必须采取相应的制造控制措施，才能有效控制不良率，提升封装成品率。
2.MOSFET的栅氧层的限定栅极控制器件电流的开通和关断，多数用多晶硅材料制作而成，栅极下面就是栅氧化层，一般是SIO2，作为MOS的绝缘栅介质。
栅氧层厚度tox影响沟道电阻的大小（）Cox=εs/tox，（ε介电常数）近而影响器件的功率损耗，从上式可以看出减小栅氧层厚度可以减小沟道电阻，减小功率损耗，但栅极氧化物击穿电压有一定的工业标准，厚度越小越容易发生击穿，导致栅极越容易失效；另一方面，高的tox则会导致大的功率损耗；因此栅氧厚度根据器件设计参数得到一个经验折中范围一般是1000埃-1500埃（1 Å =0.1nm）。
阈值电压V TH与衬底掺杂浓度和栅氧化层厚度有关，由下式可发现阈电压低的器件有可能导致栅氧层厚度低，越容易击穿。
此外，MOSFET工作当中的米勒电容Cgd引起米勒震荡造成高dv/dt，造成栅失效。
栅氧化层还会出现性能退化，其主要原因强电场使栅氧化层产生了漏电，漏电使的在氧化层中积蓄起很多电荷，导致氧化层击穿。
MOSFET(金属氧化物半导体场效应管)的失效原因分析
182丨电力系统装备 2021.3
电力3期.indd 182
2021/4/15 13:46:47
电力系统装备
Electric Power System Equipment
电子并形成了一个从漏极到源极的 N 型导电沟道，当 VGS 大 于管子的开启电压时，N 沟道管开始导通，形成漏极电流 ID。 这个开始形成沟道时的栅 - 源电压称为开启电压，用 VGS（th） 表示。控制栅源电压 VGS 的大小改变了电场的强弱，就可以 达到控制漏极电流 ID 的大小的目的，这是 MOSFET 管用电 场来控制电流的一个重要特点。
增 强 型 MOSFET 管 的 漏 极 D 和 源 极 S 之 间 有 2 个 背 靠 背的 PN 结，当栅 - 源电压 VGS=0 时，即使加上漏 - 源电压 VDS，总有一个 PN 结处于反偏状态，漏 - 源极间没有导电沟 道（没有电流流过），所以这时漏极电流 ID=0。
对于 N 沟道 MOSFET 管，若在栅 - 源极间加上正向电压， 则栅极和硅衬底之间的 SiO2 绝缘层中便产生一个栅极指向 P 型硅衬底的电场，由于氧化层是绝缘的，栅极所加电压 VGS 无法形成电流，氧化层的两边就形成了一个电容，VGS 等效 是对这个电容充电，并形成一个电场，随之 VGS 逐渐升高， 受栅极正电压的吸引，在这个电容的另一边，就聚集大量的
因素共同作用导致了印制板的“漏电”，即非连通性阻抗下降。
通常 PCB 厂家根据自身制程能力及风险承受能力制定 CAF 等级标准 ：
（1）A 级——极度风险（孔间隙 15 mil 以下） （2）B 级——高度风险（孔间隙 15-25 mil） （3）C 级——有风险（25-33 mil）
深亚微米MOSFET热载流子退化机理及建模的研究进展
第2 期1999 年 2 月电子学报ACTA EL ECTRONICA SINICAVol. 27 No. 2Feb. 1999 深亚微米MOSFET 热载流子Ξ退化机理及建模的研究进展张卫东郝跃汤玉生(西安电子科技大学,西安710071) (上海交通大学,上海200030)【提要】本文给出了深亚微米MOS 器件热载流子效应及可靠性研究与进展. 对当前深亚微米MOS 器件中的主要热载流子现象以及由其引起的器件性能退化的物理机制进行了详细论述. 不仅对热电子,同时也对热空穴的影响进行了重点研究,为深亚微米CMOS 电路热载流子可靠性研究奠定了基础. 本文还讨论了深亚微米器件热载流子可靠性模型,尤其是MOS 器件的热载流子退化模型.关键词: 深亚微米MOS 器件, 热载流子, 可靠性, 退化, 模型Recent Advance s in Deep2Submicron MOSFET’s Hot2Carrier DegradationZhang Weidong , Hao Yue( Xidan University ,Xi’an 710071)Tang Yusheng( Shanghai Jiaotong University ,Shanghai 200030)Abstract : The paper presents a survey of recent advances in deep2submicron MOSFET’s hot2carrier reliability. The main phenomena and physical mechanisms of the hot2carrier induced MOSFET’s degradation are introduced ,with emp hasis both on the effect of hot2electrons and on that of hot2holes ,which may lay the foundation for the research of deep2submicron hot2carrier reliability in CMOS ciruits. The modeling of deep2submicron MOSFET’s hot2carrier reliability ,especially the hot2 carrier induced degradation in deep2submicron MOSFET’s is also discussed.Key words : Deep2submicron MOS FET’s , Hot2carrier ,Reliability ,Degradation ,Modeling栅氧化层中的陷落电子和陷落空穴、受主型或施主型界面陷一、引言随着VL SI 制造技术向深亚微米方向发展,在MOS 器件尺寸等比缩小的同时,器件工作电压并未能等比减小,这就导致沟道区的横向和纵向电场显著增加. 载流子在高场中获得足够的能量,形成热载流子的几率大大增加. 这些高能载流子在MOS 器件沟道中能够翻越界面势垒,注入栅氧,在Si2SiO2 界面产生界面态,或被栅氧化层中的电荷陷阱俘获,导致器件特性,如阈值电压、跨导和线性区及饱和区漏电流的退化,使电路性能随时间逐渐退化[ 1 ,2 ] . 有研究表明[ 3 ] , 深亚微米MOS 器件(例如有效沟道长度L eff = 0115μm) 在漏偏置电压低至118V 时,仍会出现热载流子退化现象. 因此即使器件的工作电压大幅度降低至2V ,仍不足以有效地防止热载流子引入的器件损伤,对深亚微米器件中热载流子效应的研究必须高度重视. 热载流子效应已成为限制VL SI 电路最大器件密度的主要可靠性因素之一.目前热载流子效应的主要研究内容有以下几个方面: (1)热载流子及其产生的陷阱种类的确认和建模. 陷阱电荷包括阱电荷. 陷阱电荷产生的种类和数量是与MOS 器件的偏置条件密切相关的. 直至目前该领域仍存在许多需要进一步深入探讨的问题. (2) 各种陷阱电荷的能量分布和空间分布. 将氧化层陷阱电荷与界面态陷阱电荷的产生、分布及对器件特性的影响分别加以考虑,并且充分考虑陷阱电荷分布的不均匀性对深亚微米MOS 器件退化特性的影响,已成为近年来热载流子效应研究的热点. (3) 深亚微米MOS 器件和电路的退化在静态和动态应力下所呈现的独特性质,以及相应模型的建立. 另外,由于在分析电路中的热载流子效应时,计算每个器件的退化量对于大规模电路来说其时间的花费将是无法忍受的,在大规模电路中先找到退化的关键节点,然后进行可靠性分析是热载流子效应的研究成果走向实用化的关键,因而倍受重视. (4) 寻找能够削弱热载流子陷阱效应的新型器件结构和电路设计方法. 通过设计新的工艺条件、改进器件几何结构和掺杂剖面、优化电路结构的设计,对现有的MOS 器件结构和电路实现抗热载流子效应加固,以保证系统的长期可靠性. 不仅如此,可靠性设计与成品率设计相互耦合,可构成Ξ 1997 年5 月收到,1997 年8 月修改定稿. 国防科技电子预研项目资助课题第 2 期 张卫东 :深亚微米 MOSFET 热载流子退化机理及建模的研究进展77先进的 VL SI 可制造性设计与最优化系统[ 5 ].二 、深亚微米 MOS 器件的热载流子退化现象MOS 器件的沟道热载流子是由沟道中在高场下运动的电荷及其倍增电荷形成的. 当源漏电压较高时 ,在漏结附近会形成水平方向上的高电场 ,如图 1 所示[ 6 ] . 在高场作用下 ,一 部分载流子在水平运动中获得足以翻越 S i 2SiO 2 势垒的能量 ,道中的电子为少数载流子 ,而此时受主型界面态由于沟道中电子数量很少 ,其作用可忽略不计. 在深亚微米器件中 ,沟道 退化部分占整个沟道长度的比例增加 ,其影响更加严重.21 在中栅压 ( V GS ≈ V DS / 2) 应力区 : 器件工作在饱和状态 ,此时沟道横向电场达到最大值 ,碰撞电离率最大 ,产生了大量的热载流子 ,使界面态的产生达到峰值 ,成为器件退化的[ 10 ]并在受到弹性散射后会幸运地以垂直于界面的方向运动 ,且 主要机制 . 界面态的产生主要是由于高能电子和空穴在注能量不受损失 ;同时在高场下 ,漏结附近的碰撞电离作用也会 产生高能热载流子并幸运地射向界面 ,从而形成“幸运热载流 入时打破了 Si 2Si 和 Si 2O 键 ,或打破 Si 2H 键 ,释放出 H 原子 , 而 Si 2、O 2悬挂键则成为受主型界面陷阱. 据此得出的界面态 ΔA子”. 它们在注入氧化层的过程中 ,在 S i 2SiO 2 界面会形成界面 陷阱电荷引入的器件退化量与时间呈幂指数关系的结论n态陷阱 ,并有部分热载流子被氧化层中的电荷陷阱俘获 ,使器 = CT 与实验结果符合得很好 , 其中 C 为与工艺有关的常 件性能退化. 由于目前没有可靠而灵敏的设备来直接地精确 提取热载流子在界面和氧化层中的各种损伤 ,因而对于器件 退化的物理机制存在很多不同的看法 ,但依靠对损伤器件 I 2V 特性移动的测量和电荷泵测量等技术 ,对热载流子损伤机 数 , n 取值在 0145～017. 因为 p M OS 器件沟道中的少子电子 数量较少 , 受主型界面态的作用比 nMOS 器件弱 , n 取值 0145. 由注入热载流子产生的界面态造成的器件损伤也集中 在漏结附近的高场区 ,这种区域化的损伤分布在深亚微米器[ 1 ]理的研究仍不断出现新的进展. 件中随着栅氧厚度的减小会越加严重 .图 1 工作在饱和区的 nMOS 管沟道横向电场分布模拟结果由于 MOS 器件的偏置电压决定了器件的工作状态 ,确 定了沟道和氧化层中的电场分布 ,所以沟道热载流子的产生 和注入是与器件的偏置条件密切相关的. 一般认为 MOS 器 件沟道热载流子效应可分为三个偏置应力区域 :11 在高栅压应力区 ( V GS ≈ V DS ) : 此时器件工作在临界饱和点附近 ,沟道横向电场强度小于最大值 ,热载流子的数量 较少 ,因而产生的界面态数量也较少 ,但氧化层纵向电场的方 向有利于注入的热载流子进入栅氧化层 ,氧化层电荷陷阱中 俘获的注入电子成为 nMOS 器件中影响器件退化的主因 ,而在 p MOS 器件中则为俘获的注入热空穴[ 7 ]. 热载流子的注入 集中在靠近漏结的高场区内 ,形成氧化层中陷阱电荷水平方 向的不均匀分布 ,且被俘获的载流子所形成的退化区随时间 向源区方向扩展. 目前的实验表明[ 8 ] ,由陷落电子引入的器件 退化在 nMOS 器件中与时间呈幂指数关系 ,为ΔA = B T n , 其 中 B 为与工艺有关的常数 , n 取值在 012～013 ;而陷落空穴 在 p MOS 器件中则呈对数关系[ 9 ] . 造成两者区别的原因可能 是 nMOS 器件沟道中的电子为多数载流子 ,此时产生的一定 数量的受主型界面态仍然起了不可忽略的作用 ,氧化层陷阱 电荷和界面态陷阱电荷同时影响器件的退化 ;p MOS 器件沟31 在低栅压 ( V GS ≈ V DS / 4～ V DS / 2) 区 ,即栅压接近阈值电压时 ,由于器件刚进入强反型区 ,沟道横向电场还未达到最大值 ,较少的热载流子只能产生少量的界面态 ,但此时 nMOS 器件中氧化层纵向电场有利于热空穴的注入 ,器件退化可归 因于漏结空间电荷区雪崩热空穴的注入和俘获[ 11 ] ;而 p MOS 器件退化可归因于热电子的注入和俘获[ 7 ] . 因为注入热载流 子为器件沟道中的少数载流子 ,当陷阱电荷积累到一定量后 , 其下对应的沟道部分反型 ,相当于漏结向沟道内部扩展 ,使有 效沟道长度减小 ,屏蔽了部分产生的界面态的影响 ,同时使器 件退化加重. 由陷落电子引入的器件退化在 p MOS 器件中呈 对数关系[ 12 ] ,但此时 nMOS 器件的情况比较复杂 ,Doyle 等人 的实验表明 ,较长时间的空穴注入只能使器件产生较小的退 化量 ,但紧接着几秒种的电子注入就会使器件产生显著的退 化 ,而没有施加空穴注入的样品在同样的电子注入条件下则 不会产生如此大的退化量 ,并且同样条件下产生的界面态也 不能导致这样的退化量. Doyle 用注入空穴在氧化层中产生了 大量的中性电子陷阱来解释这一现象. 随后的注入电子会被 这些中性电子陷阱俘获 ,对器件特性产生较大影响. 但其产生 的物理机制尚不很清楚.由于 p MOS 器件中的热载流子效应有很多不同于 nMOS 器件的特点 ,空穴在同样电场下获得的动能比电子小得多 ,长 沟 p MOS 器件中由热空穴引起的器件损伤比同样偏置条件 下 nMOS 器件中的热电子要小得多 ,p MOS 器件的热载流子 效应一直未受重视. 随着器件尺寸进入亚微米和深亚微米 ,由 于 p MOSFET 栅氧化层中的陷落 ,电子产生的沟道缩短 ,损伤 区在沟道中所占的比例增加 ,使器件漏电流和跨导的退化明 显增加 ,CMOS 电路中 p MOS 器件的退化造成的影响不能再 忽略不计[ 13 ] .热载流子的能量分布对于准确模拟器件的退化非常重 要. 一般来讲热载流子可分为三类[ 10 ] : 第一类是那些具备足 以翻越势垒的能量 ,并注入到氧化层中的热载流子 ,其阈值能 量为 界 面 势 垒 的 高 度 , 对 于 电 子 来 说 为 312eV , 空 穴 为 415eV ;第二类是那些在注入时与界面碰撞 ,并且能够产生界78 电子学报1999 年面态的热载流子, Hu[ 10 ] 、Leb leb ici 等人[ 14 ] 认为产生界面态的热载流子必须首先越过界面势垒,然后才能打破Si2H 键,产生界面态, 因而其阈值能量大于界面势垒高度, 电子为315eV ,空穴为418eV. 而Peng 等人[ 15 ] 则认为热载流子不必注入氧化层,只需和界面碰撞产生三阶硅悬挂键,即可产生界面态,热载流子在注入时均可能产生界面态,其热电子阈值能量的拟合值为118eV ,但尚无实验证实;第三类是那些具备很高的能量,注入后能够穿过氧化层到达栅极,形成栅电流的热载流子.热载流子在氧化层中的俘获量与氧化层中的电荷陷阱密度成正比,界面态则与界面质量、界面键密度有关. 提高氧化层和界面质量是减小热载流子损伤的基本保证.当器件沟道长度从0135μm 缩小到011μm 时,在相同的应力条件下,沟道长度越短,器件的退化量也越大[ 16 ] . 由图2 可知[ 16 ] ,沟道长度在013μm～0112μm 的nMOS 器件之间的性能退化量差异很大,而在L = 0115μm～0112μm 之间,阈值电压的变化量几乎相差一个数量级,跨导变化量的差别也最大. p MOS 器件也表现出同样的趋势. 由此可见,热载流子引起的器件性能退化是一个非常严重的问题,尤其是目前国际上0135μm 工艺已进入大规模生产阶段,011μm～0125μm 范围的器件制造技术也日趋成熟,热载流子问题的评估和模拟研究成为人们关心的主要问题之一.图2 不同沟道长度的nMOS 器件的退化特性器件进入深亚微米范围后退化量增加的主要原因为[ 1～5 ] :器件内部的沟道场强和氧化层场强随沟道长度减小而增加,使热载流子效应增强;损伤区域占沟道长度的比例增大,沟道中退化部分向源极延伸,对器件参数的影响愈加显著;各种偏置条件下器件的退化机理,如界面态的产生、电子和空穴在氧化层中的陷落等对器件的性能都会产生显著的影响,而在长沟道nMOS 器件中氧化层电荷陷落的影响较小; 由于热载流子注入引起沟道缩短,使深亚微米器件的穿通电压急剧退化. 同时,对深亚微米器件进行模拟时必须考虑各种短沟道效应,尤其当沟道长度降至与载流子平均自由程可比时,会出现如非稳态、量子传输等效应,模拟工作会面临更大的挑战.降低电源电压和减小栅氧化层厚度是抑制热载流子效应的有效方法[ 1 ] . 降低电源电压可直接降低器件内部电场强度, 但器件的驱动能力会受到很大的影响,从而使电路的速度降低. 减小栅氧化层厚度能够增加栅氧化层电容,但栅氧化层的减薄受到氧化层质量的制约,在目前的工艺条件下,当栅氧厚度小于6～7nm 时,漏电流、隧道电流会急剧增加. 所以电源电压和栅氧厚度的降低是有限度的.最近的研究又发现了一些新的热载流子效应,如栅氧化层电荷退陷阱效应[ 17 ] 和后应力延续效应[ 18 ] 等. 栅氧化层电荷退陷阱效应是指器件在受到一定时间的应力后,将器件的源、漏和衬底接地,在栅上加一固定偏压进行退火处理,使氧化层中陷落的载流子脱陷. 后应力延续效应是指在应力结束后,器件在栅、源、漏和衬底均接地或仅栅极加偏压的条件下器件工艺评估和线路级可靠性设计和模拟打下坚实的基础.三、深亚微米MOS 器件栅氧化层热载流子效应退化机制对深亚微米MOS 器件热载流子效应退化机制的建模工作必须建立在对其物理机制正确理解的基础之上, 才能准确地估计器件的退化程度. 由于目前器件退化的确切本质及其与器件偏置条件的关系仍在研究中, 文献中还未出现能够完整地描述MOS 器件退化特性的模型. 因此本节在简述一些基本模型的基础上,着重比较全面地叙述目前的研究重点.MOS 器件热载流子效应引起的器件特性退化可归因于两种基本机制[ 10 ] :注入电荷产生的新的界面态和注入电荷在栅氧中的陷落,而它们都是由沟道热载流子的弹性散射和碰撞电离产生的高能电子2空穴对形成的注入电流作用的结果.幸运热载流子模型是热载流子建模工作中的基本模型[ 19 ] :可以定量描述热载流子经弹性散射注入栅氧的几率, 并得到了广泛的应用. 沟道中的部分载流子在沟道横向电场的加速作用下经过一段距离,获得了足以翻越Si2SiO2 势垒Φb 的能量, 并幸运地未受到散射, 其几率为P1 ; 然后载流子受到弹性散射,以大于Φb 的能量垂直射向界面方向, 其几率为P2 ;在到达界面点的过程中不再受到散射, 才可翻越势垒, 其几率为P3 ;进入氧化层后, 还必须避免在氧化层镜向势阱中受到散射,其几率为P4 , 由此可得注入电流和栅电流的表达式分别为:L仍有界面态陷阱产生. 这些新发现的效应使进一步精确分析和模拟热载流子效应的工作更加复杂化. I IN J = ∫0 P1 P2 P3 d x/Lλ(1)综上所述,必须深入研究深亚微米器件热载流子效应的和IG A TE= ∫0 P1 P2 P3 P4 d x/λ(2)物理机制,并在此基础上进行建模工作,才能为进行深亚微米幸运热载流子模型由于其对物理过程的清晰描述和固有∫i第 2 期 张卫东 :深亚微米 MOSFET 热载流子退化机理及建模的研究进展79的简单性 ,得到了广泛的应用. 但模型假设当漏电压低于势垒高度时 ,载流子将无法获得足以翻越界面势垒的能量 ,热载流 子效应即可消失 , 这与深亚微米 MOS 器件的实验结果相矛 盾 ,因而需要进一步完善和改进.式中 n v 是最大氧化层陷落电荷密度 ,从而发现了损伤区长度ΔL EFF ∝log 2 t 的关系 ,由此可以导出 p MOS 器件在各种应力区的热载流子退化模型[ 9 ] ,其中当 V GS ～ V T 时 , 负氧化层电 荷起主要作用 ,界面态的作用被屏蔽 ,不影响器件特性 ,可得 :衬底电流是由碰撞电离产生的空穴被衬底收集形成的 , nMOS 器件的沟道电子在沟道水平电场的作用下经过一段距 ΔL eff 3 = -t ox48log 10 1 + 1048t2τΔL , -(5)离 Φi / q E m 的加速后 , 获得碰撞电离所需的能量Φi , 其几率 式中τΔt , - 为退化量达到ΔL eff = 3 t ox 所需的时间. 为 P i = exp ( - Φi / q λE m ) , 因而可得衬底电流表达式 : I sub = Φi/ q λE 这个模型还近似认为 V GS ～ V DS 时 , 氧化层中俘获的空 C 1 I DS e -m,其中常数 C 1 是最大沟道电场的弱函数. 计算穴起主要作用 ,且与负氧化层陷阱电荷产生相反的退化特性 , 的精确度取决于对沟道电场的准确计算. 由此可以得到栅电 流 I GATE 与衬底电流 I sub 之间的关系 , 估计出栅极注入电流水 平 ,因此在热载流子效应建模中应用广泛.如上节所述 ,目前存在几种可能的界面态产生机制. 其中 把界面态的产生归因于注入热载流子打破界面 Si 2H 键 ,产生 三价 Si 悬挂键和间隙 H 原子的模型较好地解释了界面态的 产生机理[ 10 ] ,即 : ≡S i 2H ω ϖ Si 3 + Hi ,其中 Hi 为产生的间隙 H 原子 ,部分 H 原子向栅极扩散 ,使三价 Si 3 形成界面态陷 阱. Si 2H 键的强度约为 013eV ,加上势垒高度约 312eV , 则注 入电子的能量须大于 Φit = 315eV 才能打破 Si 2H 键 , 产生界 面态. 求解界面态产生动力学方程和 H 原子扩散方程 , 可得 到一般情况下产生的界面态的密度函数 ,结合 I sub 、I GATE 表达 式 ,建立静态或准确态应力条件下以界面态产生为器件退化 主要机制的热载流子效应模型 ,可得到器件寿命的表达式 :Φ it而 V GS ～ V DS / 2 时 ,高能空穴在夹断点附近产生的界面态起 主要作用 ,退化量仍与时间呈幂指数关系. 它综合考虑了电荷 陷落的时间和空间特性 ,并对不同的应力区分别建模 ,因而能 表征 p MOS 器件的退化特性 ,并且具有较宽的应力适应范围. 但其模型参数的提取具有一定的难度.从以上几个模型的发展过程可以看出 , 在全应力范围内 同时表征退化的时间和空间特性 , 并能准确表征短沟道效应 下的各种退化机制是深亚微米器件热载流子效应建模工作的 发展方向.四 、热载流子效应引起退化的 MOS 器件特性如前所述 ,精确地表达由热载流子效应引起退化的 MOS 器件的 I 2V 特性 , 即损伤器件的建模工作 , 是热载流子效应 模拟工作的重要组成部分. 这些器件模型必须是基于物理的 、 τI D S / W = Const ( I sub / I DS ) - Φ其中 Φit 约为 317eV ,Φi 约为 113eV .τ为器件的寿命.(3)解析的 ,并且应用于电路级的模拟时其计算代价必须是可以 接受的.这是 热 载 流 子 效 应 的 早 期 模 型 , 在 伯 克 莱 可 靠 工 具(BERT ) 等可靠性模拟软件中得到了广泛的应用. 它只适用于模拟中栅压应力条件下以界面态产生为主要机制的器件退 化 ,且无法反映热载流子损伤的局域性及其随时间和空间变 化的特点对器件退化特性的影响. 模型中的参数需通过测试 相应工艺的器件退化特性曲线来确定. 对深亚微米 MOS 器 件的热载流子效应建模 ,还需对上述模型进一步改进. 热载流子注入氧化层后 ,其中一部分会被氧化层中的电 荷陷阱俘获. Brox 等人[ 12 ] 发现 ,p MOS 器件中的注入热载流 子陷落在漏结附近沟道中的很窄的区域ΔL 内 , 且由于栅氧 中电荷陷阱的数量一定 , 注入达到一定程度后会出现饱和 , ΔL 随时间呈对数关系向源方向扩展. 依据幸运热载流子模 型可以得到注入电流 j inj ( x ) = j 0 exp ( - x/ x 0 ) , 定义损伤区 由漏向源扩展的边沿 x edge 为陷落电荷达到总陷阱量 N 0 的 1/ e 处的 x ,则有 x edge ∝ln t 的关系 , 且可得氧化层陷阱电荷总 量 Q/ W = qN 0 X edge ,可见 x edge 和氧化层中陷落的电荷总量随 应力时间呈对数关系增加. 上式中的参数 j 0 、x 0 需由实验确 定 , j 0 也可由幸运电子模型推出. 这个模型较好地描述了低 栅压应力下 p M OS 器件栅氧化层的退化特性.Woltjer 等人[ 20 ] 则引入了非饱和的陷落机制 ,在考虑退 化的空间关系时 ,对栅电流的时间关系也同时建模. 他们采用了受库仑力排斥限制的氧化层电荷陷落的动力学方程 :dn ox / dt = (σn 0 / q ) j 0 e - n ox / n v(4)器件特性的改变是由于陷落在氧化层电荷陷阱和界面态 陷阱中的注入电荷引起的 , 这些电荷集中分布在靠近漏结的 很短的沟道中 ,其长度小于 011μm . 损伤的局域化使解释退化 器件特性的工作复杂化 , 并且使其正 、反向应用时 I 2V 特性 呈现不对称性. 图 3 给出了损伤 MOS 器件的 I 2V 特性[ 21 ] .早期描述损伤器件的模型认为陷落电荷沿沟道长度方向 均匀分布 ,或将陷落电荷密度沿沟道方向取平均值[ 10 ] , 解 I 2 V 方程 ,可得到陷落电荷密度与阈值电压及跨导退化量之间 的线性关系 :ΔV T ∝ N ¯ 及Δg m / ( g m 0 - Δg m ) = αN ¯ . 尽管这种 方法能够清晰地表明器件退化量与器件参数之间的关系 , 但 它不能反映局部退化引起的器件退化特性 , 即 MOS 器件正 、 反向应用时 I 2V 特性的不对称性.Berkeley 的可靠性模拟软件伯克莱可靠性工具 ———电路老化模拟器(BER T 2CAS ) [ 22 ]中采用了参数拟合的方法模拟 电路中由热载流子效应引起的退化 ,它利用了通用电路模拟 程序 SPICE 和 MOS 器 件 模 型 伯 克 莱 短 沟 道 器 件 模 型 (BSIM ) ,避免了在模型方程中加入特殊的退化参数. 它首先 提取一个未经热载流子退化的新器件的模型参数 ,然后逐渐 增加它的直流应力时间 ,即增加热载流子退化量 ,依次提取其 相应的器件模型参数 ,得到了分别对应于不同退化程度的完 整的直流预应力 BSI M 参数集. 为了把电路工作条件下器件 的热载流子退化量与预应力器件的退化量联系起来 , 引入老 化 (Age ) 来表示每次提取器件参数时器件相应的退化程度 :80电 子 学 报 1999 年图 3 典型损伤 MOS 器件的 I 2V 特性 ( a ) 应力条件 :V g件 : V g 道长 ΔL ,工作在穿通状态 ; 当ΔL < x edge 时 , 沟道长 L 2ΔL 的 器件工作在线性区 ,沟道长ΔL 的器件工作在饱和区. 由电流 平衡方程 ,可得到 p MOS 器件饱和电流退化模型. 该模型能较 好地描述 p MOS 器件在低栅压应力区的饱和电流退化特性.Y. Leblebici 等人[ 15 ] 进一步研究出一种新的模型 , 他们运 用真实的陷落电荷空间分布轮廓来表征氧化层的局部损伤 , 并依此分别将工作在线性区和饱和区的损伤晶体管看作两个 器件的串联 ,通过求解 I 2V 特性方程 , 把漏电流的退化与器件的损伤程度结合起来. 而 I. Kurachi [ 24 ] 等人根据同样的原 理 ,研究了 nMOS 器件在主要损伤类型是受主型界面态时 , 由局部界面态损伤造成表面迁移率退化的模型.由此可见 ,精确地模拟由于氧化层损伤的局域性和随时 间由漏向源扩展造成器件特性退化的不对称性成为深亚微米 损伤器件的建模的重点之一.上述一维模型均假设损伤晶体管中沟道渐变近似是有效 的 ,但在深亚微米器件中 , 沟道中电势的分布是两维的 , 要精 确模拟耗尽区长度和载流子饱和速度 , 必须同时精确地估算 出沟道电场的横向和纵向分量. 因而须用准二维的方法对一 维模型进行修正. 当器件工作在饱和区时 ,其漏端耗尽区长度 和夹断点电压要用准二维的方法来确定. 求解高斯方程可得(5)到夹断点电压 V DSA T 及漏端耗尽区长度ΔL 与外部偏置条件的关系[ 6 ] . 但电这种方法要求解五个非线性方程 ,这将大大增加 模型计算的复杂程度 ,限制了在电路级模拟中的应用. 寻找既上式中的 m 、H 是 关 , T 为器件经受应力的时间. 具有任意退化程度 Age 的器 件可以用上述参数集通过内插的方法得到对应的 BSIM 参 数 ,进而模拟出 I 2V 特性.尽管这种方法可以精确地模拟退化器件的特性 , 但必须 事先提取和存储一批 BSI M 器件参数 ,尤其是分别提取器件 正 、反向工作时的 BSIM 器件参数集 ,才能正确描述局域化损 伤导致的器件 I 2V 特性的不对称性. 这些工作是繁杂的. 而 且 BER T 2CAS 中只采用了以界面态产生为主的氧化层退化 模型 ,即通过计算衬底电流和栅电流 ,对 nMOS 和 p MOS 器 件退化进行模拟 ,这显然不能完全反映深亚微米 MOS 器件 的退化特性 ,还需要进一步的改进.对陷落电荷分布的研究表明[ 23 ] ,热载流子注入是受沟道 中的横向电场控制的 ,而横向电场在漏与沟道的交界处达到 峰值 ,因而陷落电荷在漏端呈近似三角形分布 ,其峰值非常靠 近漏 ,且随着氧化层厚度变薄 , 其分布局域化的趋势更加明 显. 因此 ,损伤器件可分为两个沟道区 : (1) 未损伤区 L 1 , 其中 没有明显的氧化层和界面态陷阱电荷. (2) 损伤区 L 2 , 其中氧 化层陷阱和界面态被注入热载流子占据. 在上述研究的基础 上 ,出现了一些新的建模方法.Y Pan [ 23 ]将 p MOS 器件按照未损伤区和损伤区分成两个 互相串联的 p MOS 管. 根据第三节中器件氧化层电荷陷落区与时间呈对数关系由漏向源扩展 , 即 x edge ∝ln t 的关系 , 设漏 结空间电荷区的长度为ΔL . 当器件工作在低栅压饱和区时 , p MOS 管可看成两个器件串联 ,分为两种情况考虑 :当ΔL >x edge 时 , 一个器件沟道长为 L 2ΔL , 工作在饱和区 , 另一个沟能模拟准二维效应 ,计算代价又小的方法已成为当务之急.五 、结 论本文对深亚微米 MOS 器件热载流子效应的研究与进展进行了综述 ,从中可以看出 ,准确表征深亚微米 MOS 器件中 热载流子效应对器件特性的影响非常重要 ,深亚微米器件的 热载流子效应模型必须能够在全应力范围内同时表征退化的 时间和空间特性 ,并能准确表征短沟道效应下的各种退化机 制. 而精确地模拟由于氧化层损伤的局域性和损伤区随时间 向源扩展造成器件特性退化的不对称性 ,以及找到一种既能 模拟准二维效应 ,计算代价又小的方法成为深亚微米损伤器 件的建模的重点之一.张卫东 1966 年生. 1989 年在北京理工大 学获半导体物理与器件学士学位 ,1992 年获西 安电子科技大学半导体器件与微电子学硕士学 位. 现为西安电子科技大学微电子所副教授. 从 事 VLSI 可靠性及可制造性系统研究和 ASIC 设 计及研究等工作. 发表论文 10 余篇.参 考 文 献1 B. S. Boyle ,et al. IEEE Trans. Electron Devices ,1995 ,42 :116～122 2C. Hu. Semicon. Sci. Technol. ,1992 ,7 :B555～B558(下转第 43 页)。
mosfet栅氧化层缺陷
mosfet栅氧化层缺陷MOSFET栅氧化层缺陷MOSFET（金属氧化物半导体场效应晶体管）是一种重要的电子元件，常被用于集成电路中。
而MOSFET栅氧化层缺陷是指MOSFET器件中栅极氧化层存在的一些缺陷问题。
本文将就MOSFET栅氧化层缺陷进行详细介绍和分析。
栅氧化层是MOSFET中的重要组成部分，它位于栅极金属与衬底之间。
栅氧化层的主要作用是隔离栅极和衬底，防止电流的泄漏和干扰。
然而，在MOSFET器件的制造过程中，由于各种因素的影响，栅氧化层可能会出现一些缺陷。
栅氧化层缺陷主要包括以下几种：针孔、缺陷区、陷阱和界面态。
针孔是指栅氧化层中出现的小孔洞，可能导致栅极金属与衬底之间的短路。
缺陷区是指栅氧化层中存在的缺陷或破损区域，可能会降低器件的可靠性和性能。
陷阱是指栅氧化层中的杂质或缺陷，可能会影响电荷的传输和存储。
界面态是指栅氧化层与衬底之间的界面存在的能级，可能会引起电流的漏失。
栅氧化层缺陷对MOSFET器件的性能和可靠性都会产生一定的影响。
首先，针孔可能导致栅极金属与衬底之间的短路，从而导致电流的异常流动，甚至烧毁器件。
其次，缺陷区和陷阱可能会导致电子在栅氧化层中的传输和存储出现问题，从而影响器件的响应速度和稳定性。
最后，界面态可能会引起电流的漏失，导致器件的漏电流增加，功耗增大。
针对栅氧化层缺陷问题，制造工艺方面可以通过优化工艺参数、控制杂质和缺陷的产生来减少缺陷的发生。
例如，可以采用更加精细的制造工艺，使栅氧化层更加均匀和致密，降低缺陷的概率。
另外，也可以通过优化杂质和缺陷的控制，减少栅氧化层中的陷阱和界面态的产生。
在工程应用中，对于MOSFET器件来说，栅氧化层缺陷的存在是不可避免的。
因此，在设计和使用MOSFET器件时，需要充分考虑栅氧化层缺陷对器件性能和可靠性的影响。
可以采取一些措施来减小栅氧化层缺陷带来的影响。
例如，在器件的选型和设计过程中，可以选择质量较好的器件，以降低栅氧化层缺陷的概率。
SHH应力下超薄栅氧PMOS器件退化研究
SHH应力下超薄栅氧PMOS器件退化研究胡仕刚;吴笑峰;席在芳【摘要】对超薄栅氧PMOS器件衬底热空穴(SHH)应力下SILC(应力感应泄漏电流)特性和机理进行研究.研究结果表明:在SHH应力下,栅电流在开始阶段减小,这是正电荷在氧化层中积累的结果；随后栅电流慢慢地增加,最后,当在氧化层中积累的正电荷密度达到一个临界值时,栅上漏电流迅速跳变到较大数量级上,说明器件被击穿；当注入空穴通过Si-O网络时,随着注入空穴流的增加,化学键断裂的概率增加；当1个Si原子的2个Si-O键同时断裂时,将会导致Si-O网络不可恢复;Si-O键断裂导致氧化层网络结构发生改变和损伤积累,最终导致氧化层破坏性被击穿.%The stress induced leakage current (SILC) characteristic and mechanism in PMOSFET with ultra-thin gate under substrate-hot-hole (SHH) stress were studied. The results show that the gate current decreases with the stress time due to the positive charge buildup in the oxide in the first stage during SHH stress. Then the leakage current increases slowly. And finally, when the density of positive charges accumulated in the oxide reaches a critical value, the gate leakage current rapidly jumps to a larger magnitude and breakdowns occurred in the device. Since the injected holes move through the Si-O network, the probability of the chemical bond breakage increases with the increase of the injected hole flux. The simultaneous breakage of two Si-O bonds in a Si atom leads to irreversible relaxation of the network. The structure of the oxide network changes upon the breakage of the Si-O bonds, and the accumulation of the damage finally leads to the destructive oxide breakdown.【期刊名称】《中南大学学报（自然科学版）》【年(卷),期】2011(042)009【总页数】5页(P2741-2745)【关键词】衬底热空穴;阈值电压;栅氧化层;应力感应泄漏电流;MOS器件【作者】胡仕刚;吴笑峰;席在芳【作者单位】湖南科技大学信息与电气工程学院,湖南湘潭,411201;湖南科技大学信息与电气工程学院,湖南湘潭,411201;湖南科技大学信息与电气工程学院,湖南湘潭,411201【正文语种】中文【中图分类】TN432随着MOS器件尺寸减小，氧化层厚度越来越薄。
mosfet的双极退化
mosfet的双极退化
双极退化是一种常见的对MOSFET进行偏置控制的方法。
在
双极退化配置中，一个双极晶体管被用作源极电流源，在MOSFET的源极和地之间加入一个固定电流。
这个电流通过
一个电阻与双极晶体管的发射极相连，并形成一个负反馈回路，使得整个电路的偏置稳定。
在双极退化配置中，MOSFET的源极电流与双极晶体管的发
射极电流成正比。
当MOSFET的源极电流增加时，双极晶体
管的发射极电流也会增加，导致其发射电压下降，进而减小MOSFET的栅源电压，从而使得源极电流趋于稳定。
反之，
当MOSFET的源极电流减小时，双极晶体管的发射极电流减小，导致其发射电压上升，进而增大MOSFET的栅源电压，
使得源极电流趋于稳定。
通过双极退化可以实现MOSFET的源极电流的恒流驱动，从
而提高MOSFET的线性度和稳定性。
同时，双极退化还可以
抑制MOSFET的温度漂移和器件尺寸不一致性对偏置的影响，提高整个电路的性能。
离子注入的热载流子效应
热载流子注入效应（HCI）是离子注入过程中可能遇到的一种现象，它会影响半导体器件的性能和可靠性。
热载流子注入效应具体包括以下几个方面：
1. 高能载流子的产生：在MOSFETs中，当电源电压未随器件尺寸缩小而等比例减小时，沟道横向电场与纵向电场会增加。
高电场加速载流子的运动，产生高能量的热载流子。
2. 载流子注入栅氧化层：当载流子的能量超过Si-SiO2的势垒高度（
3.5eV），它们可以直接注入或通过隧穿效应进入SiO2。
这会导致MOSFET的阈值电压Vth、线性区跨导gm等参数发生漂移或退化。
3. 器件性能退化：热载流子诱生的MOS器件退化是由于高能量的电子和空穴注入栅氧化层引起的，会在注入过程中产生界面态和氧化层陷落电荷，造成氧化层的损伤。
为了减轻热载流子效应对器件的影响，可以采用轻掺杂漏（LDD）工艺，即在栅极边界下方与源漏之间形成低掺杂的扩展区。
这个扩展区在源漏与沟道之间形成杂质浓度梯度，减小漏极附近的峰值电场，从而改善HCI效应和器件可靠性。
mosfet 失效率 -回复
mosfet 失效率-回复mosfet（金属-氧化物-半导体场效应晶体管）是一种常见且重要的电子器件，广泛应用于功率放大、开关和逻辑电路等领域。
然而，由于各种原因，mosfet在一段时间后可能会失效，导致电子设备的性能下降甚至完全无法工作。
本文将逐步回答mosfet失效率这一主题，介绍mosfet失效的原因、类型和影响，并讨论如何延长mosfet的工作寿命。
首先，我们来了解mosfet失效的原因。
mosfet器件的失效通常是由以下因素引起的：1. 过高或过低的工作温度：mosfet在过高或过低的工作温度下容易出现热失效或冷失效。
过高的温度会使器件内部的金属、氧化物和半导体材料发生氧化、热膨胀等问题，从而导致mosfet性能的退化或故障。
2. 过压或过电流：当mosfet承受超过其额定电压或电流的负载时，其内部组件可能会受到损坏，例如金属线材、栅极氧化物层或源极结构等。
3. 电荷或辐射损伤：因为mosfet的半导体材料容易受到环境中的电荷积累或辐射的影响，当电荷或辐射损伤严重时，mosfet的特性将发生改变甚至无法正常工作。
根据mosfet失效的类型，我们可以将其分为以下几类：1. 电源故障（Power Supply Failure）电源故障是由于mosfet所连接的电源的电压偏离额定范围而导致的。
当电源电压过高或过低时，mosfet可能会过载、烧毁或损坏。
这种故障通常是由于电源电压调节器或过电压保护电路失效引起的。
2. 热失效（Thermal Failure）热失效是由于mosfet长时间工作在过高的温度下而导致的。
温度过高可以引发金属与半导体之间的界面扩散、线材融化、金属线材断裂等问题。
结果将是mosfet的电特性发生了变化，出现工作不稳定、其性能退化或永久损坏。
3. 电荷（辐射）损伤（Charge/Radiation Damage）电荷损伤是由于mosfet长时间暴露在带电环境或放射性环境中引起的。
MOSFET失效原因全分析，总结后就6点
MOSFET失效原因全分析，总结后就6点MOS管是金属（metal）—氧化物（oxide）—半导体（semiconductor）场效应晶体管，或者称是金属—绝缘体（insulator）—半导体。
MOS管的source和drain是可以对调的，他们都是在P型backgate中形成的N型区。
在多数情况下，这个两个区是一样的，即使两端对调也不会影响器件的性能。
MOS管的检测主要是判断MOS管漏电、短路、断路、放大。
其步骤如下：1、把红笔接到MOS的源极S上，黑笔接到MOS管的漏极上，好的表针指示应该是无穷大。
如果有阻值没被测MOS管有漏电现象。
2、用一只100KΩ－200KΩ的电阻连在栅极和源极上，然后把红笔接到MOS的源极S上，黑笔接到MOS管的漏极上，这时表针指示的值一般是0，这时是下电荷通过这个电阻对MOS管的栅极充电，产生栅极电场，由于电场产生导致导电沟道致使漏极和源极导通，故万用表指针偏转，偏转的角度大，放电性越好。
3、把连接栅极和源极的电阻移开，万用表红黑笔不变，如果移开电阻后表针慢慢逐步退回到高阻或无穷大，则MOS管漏电，不变则完好。
4、然后一根导线把MOS管的栅极和源极连接起来，如果指针立即返回无穷大，则MOS完好。
下面对MOS失效的原因总结以下六点：1：雪崩失效（电压失效），也就是我们常说的漏源间的BVdss电压超过MOSFET的额定电压，并且超过达到了一定的能力从而导致MOSFET失效。
2：SOA失效（电流失效），既超出MOSFET安全工作区引起失效，分为Id超出器件规格失效以及Id过大，损耗过高器件长时间热积累而导致的失效。
3：体二极管失效：在桥式、LLC等有用到体二极管进行续流的拓扑结构中，由于体二极管遭受破坏而导致的失效。
4：谐振失效：在并联使用的过程中，栅极及电路寄生参数导致震荡引起的失效。
5：静电失效：在秋冬季节，由于人体及设备静电而导致的器件失效。
6：栅极电压失效：由于栅极遭受异常电压尖峰，而导致栅极栅氧层失效。
MOS器件可靠性和退化机理
JESD 90
A PROCEDURE FOR MEASURING P-CHANNEL MOSFET NEGATIVE BIAS TEMPERATURE INSTABILITIES
JEDEC standard
JC-13.4 Radiation Hardness
JESD 57 JESD 89A
TEST PROCEDURE FOR THE MANAGEMENT OF SINGLE-EVENT EFFECTS IN SEMICONDUCTOR DEVICES FROM HEAVY ION IRRADIATION:
JEDEC standard
JC-14.2 Wafer Level Reliability
JESD 28-A
A PROCEDURE FOR MEASURING N-CHANNEL MOSFET HOT-CARRIER-INDUCED DEGRADATION UNDER DC STRESS:
JESD 60A
JOINT IPC/JEDEC STANDARD FOR HANDLING, PACKING, SHIPPING AND USE OF MOISTURE/REFLOW SENSITIVE SURFACE-MOUNT DEVICES:
DISTRIBUTOR REQUIREMENTS FOR HANDLING ELECTROSTATIC DISCHARGE SENSITIVE (ESDS) DEVICES: SUPERSEDED BY JESD42, March 1994.
MOS器件可靠性
内容提要
Hale Waihona Puke 简介研究背景；研究内容；研究方法
主要的问题和研究
氧化层击穿 深亚微米MOS器件特性退化
(三)MOSFET栅氧化层的性能退化
微电子器件与IC 的可靠性与失效分析——MOSFET 栅氧化层的性能退化栅氧化层的性能退化————Xie Meng-xian. (电子科大，成都市)影响MOS 器件及其集成电路可靠性的因素很多，有设计方面的，如材料、器件和工艺等的选取；有工艺方面的，如物理、化学等工艺的不稳定性；也有使用方面的，如电、热、机械等的应力和水汽等的侵入等。
从器件和工艺方面来考虑，影响MOS 集成电路可靠性的主要因素有三个：一是栅极氧化层性能退化；二是热电子效应；三是电极布线的退化。
MOSFET 的栅极二氧化硅薄膜是决定器件性能的关键性材料。
因为二氧化硅薄膜具有良好的绝缘性，同时它与Si 表面接触的表面态密度又很低，所以最常用作为栅绝缘层。
栅氧化层一般是采用热氧化来制备的，良好氧化层的漏电流基本上为0，并且具有较高的击穿电场强度（击穿电场强度约为10MV/cm ）。
但是，实际上发现，在器件和电路工作时，有时会发生由于栅氧化层的漏电、并导致击穿而引起的失效；产生这种后果的根本原因就是氧化层在电压作用下性能发生了退化。
（1）栅氧化层性能退化的表现栅氧化层性能退化的表现～～击穿击穿：：在栅极电压作用下，栅氧化层发生性能退化的主要表现就是击穿。
这里存在两种类型的击穿：一是瞬时击穿（TZDB ，Tims Zero Dielectic Breakdown ），即是加上电压后就马上发生的击穿——短路；二是经时击穿（TDDB ，Tims Dependent Dielectic Breakdown ），即是加上电压后需要经过一段时间之后才发生的击穿。
MOSFET 和MOS-IC 的早期失效往往就包括有栅氧化层的TZDB 现象。
TDDB 的产生与栅氧化层中的电场（～栅电压）有关。
实验表明，按照引起击穿电场的大小，可以把TDDB 区分为三种不同的模式：①模式A ～在较低电场（1MV/cm ）时就产生的击穿；②模式B ～在较高电场（数MV/cm ）时产生的击穿；③模式C ～在很高电场（>8MV/cm ）时才可能产生的击穿。
mos的mttfd的值
MOS的MTTFD值在现代电子设备和系统可靠性分析中，平均无故障时间（Mean Time To Failure, MTTF）是一个至关重要的参数。
然而，当我们讨论MOS（金属-氧化物-半导体）器件，特别是MOS场效应晶体管（MOSFET）时，经常会遇到一个相似的术语——MTTFD（Mean Time To Failure due to Drain）。
MTTFD特指由于漏极（Drain）引起的故障所导致的平均无故障时间，它是评估MOSFET可靠性时的一个重要指标。
一、MOSFET与可靠性问题MOSFET作为现代集成电路中的核心元件，其可靠性直接关系到整个电子系统的稳定运行。
在MOSFET的工作过程中，漏极电流和漏极电压是影响其性能和可靠性的关键因素。
特别是在高电压、高温或长时间工作条件下，MOSFET的漏极区域可能会发生退化或失效，从而影响整个器件的性能和寿命。
二、MTTFD的定义与意义MTTFD是指MOSFET在特定工作条件下，由于漏极区域的故障导致器件失效的平均时间。
这个参数对于预测MOSFET在实际应用中的寿命以及进行可靠性设计至关重要。
通过分析和比较不同工作条件下的MTTFD值，工程师可以优化电路设计，选择更合适的MOSFET，以提高整个系统的可靠性。
三、MTTFD的计算方法MTTFD的计算通常基于大量的实验数据和统计分析。
在实验室中，通过对MOSFET 施加不同的工作电压和电流，模拟实际使用中的各种应力条件，然后记录每个器件失效的时间。
通过对这些失效时间的统计分析，可以计算出平均无故障时间MTTFD。
需要注意的是，MTTFD的计算过程中应考虑到多种失效机制，如热载流子注入、栅极氧化层击穿、漏极电流过大导致的热失效等。
这些失效机制在不同的工作条件下可能占据主导地位，因此在计算MTTFD时应综合考虑各种因素。
四、影响MTTFD的因素1. 工作电压和电流：MOSFET在工作时承受的电压和电流直接影响其内部温度和应力分布，从而影响MTTFD值。
MOSFET的栅极失效分析
MOSFET的栅极失效分析MOSFET是一种常见的场效应晶体管，具有广泛的应用领域，包括模拟和数字电路、功率放大和开关等。
在使用过程中，MOSFET的栅极可能会出现失效，影响器件的性能和可靠性。
因此，对MOSFET的栅极失效进行分析和研究是至关重要的。
栅极失效是指MOSFET中栅极部分出现的问题，导致器件无法正常工作。
常见的栅极失效模式包括门电极-源极接触电阻的增加、栅极-源极介质层电容的降低、栅极金属铝的退化和栅极金属侵蚀等。
首先，门电极-源极接触电阻的增加可能是由于接触材料的退化或污染引起的。
这可能导致器件的导电性能下降，增加电阻，从而影响栅极信号的传输和想要的响应。
这种失效与材料选择、制造过程和环境因素密切相关。
为了减少这种失效的风险，可以选择合适的接触材料、提高加工工艺的稳定性和环境要求。
其次，栅极-源极介质层电容的降低可能是由于介质层的退化、损伤或污染引起的。
栅极-源极介质层的电容决定了MOSFET的开关速度和灵敏度。
如果电容值降低，栅极信号将不能有效地控制通道的导电性能。
降低栅极-源极介质层电容的原因可能包括长时间的工作环境、高温和电场应力等。
为了减少这种失效的风险，可以采用高质量的介质材料、合适的工艺参数和可靠的环境条件。
此外，栅极金属铝的退化和栅极金属侵蚀也是常见的栅极失效模式。
栅极金属退化可能是由于长时间的工作温度、氧化或电场应力引起的，这将导致栅极电阻的增加和栅极信号的损失。
栅极金属侵蚀可能是由于腐蚀性环境或腐蚀性物质的接触引起的，这将导致栅极导电性能的下降和电流的不稳定。
为了减少这种失效的风险，可以选择合适的栅极金属材料和保护层材料、提高器件的热稳定性和耐腐蚀性。
在MOSFET的栅极失效分析中，可以采用各种方法来识别和定位失效的位置。
例如，可以使用电子显微镜和X射线衍射等技术来观察和分析失效的结构和特征。
此外，还可以使用电性测试、热特性测试和退火等方法来评估MOSFET的性能和稳定性。
《微电子器件》大学题集
《微电子器件》题集一、选择题（每题2分，共20分）1.微电子技术的核心是基于哪种材料的半导体器件？（）A. 硅（Si）B. 锗（Ge）C. 砷化镓（GaAs）D. 氮化硅（Si₃N₃）2.在CMOS集成电路中，NMOS和PMOS晶体管的主要作用是？（）A. 分别实现逻辑“1”和逻辑“0”的输出B. 作为开关控制电流的通断C. 用于构成存储单元D. 提供稳定的电压基准3.下列哪项不是PN结二极管的主要特性？（）A. 单向导电性B. 击穿电压高C. 温度稳定性好D. 具有放大功能4.在MOSFET中，栅极电压对沟道电流的控制是通过什么机制实现的？（）A. 改变沟道宽度B. 改变耗尽层宽度C. 改变载流子浓度D. 改变源漏间电阻5.双极型晶体管（BJT）在放大区工作时，集电极电流与基极电流的比值称为？（）A. 放大倍数B. 电流增益C. 电压增益D. 功耗比6.下列哪种材料常用于制作微电子器件中的绝缘层？（）A. 二氧化硅（SiO₃）B. 氧化铝（Al₃O₃）C. 氮化硼（BN）D. 碳化硅（SiC）7.在集成电路制造过程中，光刻技术的关键步骤是？（）A. 涂胶B. 曝光C. 显影D. 以上都是8.下列哪项技术用于提高集成电路的集成度？（）A. 减小特征尺寸B. 增加芯片面积C. 使用更厚的衬底D. 降低工作温度9.微电子器件中的金属-氧化物-半导体 （MOS）结构，其氧化物层的主要作用是？（）A. 提供导电通道B. 隔绝栅极与沟道C. 存储电荷D. 增强电场效应10.在CMOS逻辑电路中，静态功耗主要由什么因素决定？（）A. 漏电流B. 开关频率C. 逻辑门数量D. 电源电压与漏电流的共同作用二、填空题（每题2分，共20分）1.微电子器件的基本单元是_______，它通过控制_______来实现对电流的调控。
2.在PN结正向偏置时，_______区的多数载流子向_______区扩散，形成正向电流。
3.MOSFET的阈值电压是指使沟道开始形成_______的最小栅极电压。
沟道热载流子导致的SOI NMOSFET‘s的退化特性
的研究 要 比相 应的体 硅器件 复 杂得多． 通 常在体硅 器件 中 ， 载流 子效应 比较严 重时 ， 热
＊国 防瑗 研基 盘 资 助 项 日（０ ８４ ３ Ｚ １ ０Ｊ ． ． Ｄ ０ ）
刘红侠 女． ６ 年出生．！ １８ ９ 鬲 『 博士研 教授， 究生， 主要从事罐亚微 米器件可靠性、 措舟质Ｔ Ｄ 及 Ｓ Ｉ 薄 Ｄ Ｂ Ｏ 技术研究．
围 内（ ≈ ０ 。 ～ ） 会遭 受 严 重 的热 载 流 子损 伤． 也
本 文主要研 究 在低栅 压范 围内和 中栅 压范 围内热载
流子 导致 的 Ｓ ＯＩ ＭＯＳ Ｅ Ｆ Ｔ损伤 ．
点： 消除 了闩 锁效应 ， 小 了软 误 差 率和 寄 生 电容 、 减 泄 漏 电流 ， 器件 隔离工 艺更 加简 单 ， 浅结 制作更 加 方 便 ］当器 件 尺寸 缩 小 时 ， ＩＭＯＳ Ｅ 也 会 遭 ． Ｏ Ｓ ＦＴ
刘红侠 郝 朱建纲 跃
（ 安 电 子 辩 技 太 学散 电子 所 ，西安 ７ ｏ ７ ） 西 ｌｏ １
赫要 ｔ 究了沟遭热载瘴子效应引起的 Ｓ Ｉ 研 Ｏ ＮＭＯＳ Ｅ ’ Ｆ Ｔ ｓ的退化． 中栅 压应力 （ － ｖ ） 在 。， ｄ２ 条件下 ， ￣ 器件遏化表 现 出单一 的幂律 规律 ｝ 而在低栅压应力 （ ｍｖ 下 ， ． ） 由于寄 生双极 晶体臂 （ Ｂ 效 应 的髟 响， Ｐ Ｔ） 多特性 的退 化规律便 会表现出来 ， 精电压的升高、 应力时间的延续都会 导致器件退 化特性 的改变． 对不 同应力条 件下的退化特性进行了 详 细的理论 分析 ， Ｓ 对 ＯＩ ＮＭＯ Ｆ Ｔ’ Ｓ Ｅ Ｓ器件退化机理提 出了新见 解．
都 跃 男 ，８ ８年 出 生 １５ 教授 ， 士 生 导 师 ． 博 主要 从 事 Ｖｌ Ｉ 成 电 路 可 靠性 设 计 、 亚微 米嚣 件 表 征 和 建 楱 、 器件 与 电路 研 究 ． 皋 Ｓ 探 新
mos管耗尽区
mos管耗尽区mos管耗尽区是指金属氧化物半导体场效应管（Metal Oxide Semiconductor Field Effect Transistor，简称MOSFET）的栅氧化层长时间工作后出现的硅氧化物层损耗现象。
这种损耗会导致MOS管的性能下降，甚至失效，对电子设备的可靠性和稳定性造成严重影响。
MOS管耗尽区的形成主要是由于氧化层中的缺陷和电子迁移引起的。
在MOS管正常工作时，栅极上的电场会吸引氧化层中的氧离子向栅极方向迁移，形成了一个电场强度较高的区域。
这个区域中的氧离子会与栅极材料（通常为多晶硅）中的杂质相互作用，形成损耗。
当MOS管长时间工作后，氧化层中的缺陷会逐渐积累并扩大。
这些缺陷可以是氧化层中的杂质、晶界、位错等，它们会导致氧离子的迁移速度增加，进一步加剧MOS管的耗尽区现象。
与此同时，栅极材料中的杂质也会逐渐扩散到氧化层中，进一步加剧了耗尽区的形成。
MOS管耗尽区的存在会导致MOS管的性能下降。
首先，耗尽区的形成会使MOS管的阈值电压增加，即需要更大的栅极电压才能使MOS 管导通。
这会增加功耗，并且影响MOS管的开关速度。
其次，耗尽区还会导致漏电流的增加，进一步降低了MOS管的可靠性和稳定性。
最严重的情况下，耗尽区可能导致MOS管失效，使整个电子设备无法正常工作。
为了减少MOS管耗尽区的影响，可以采取以下措施。
首先，优化MOS管的工艺设计，减少氧化层中的缺陷。
这可以通过优化氧化层的生长过程、选择合适的材料等方式实现。
其次，可以采用一些技术手段来修复氧化层中的缺陷，减少耗尽区的形成。
例如，可以通过热退火、电子束辐照等方法修复氧化层中的缺陷。
此外，还可以采用一些热稳定剂等措施来延缓氧化层的老化过程，减少耗尽区的形成。
MOS管耗尽区是金属氧化物半导体场效应管长时间工作后出现的硅氧化物层损耗现象。
它会导致MOS管的性能下降，对电子设备的可靠性和稳定性造成严重影响。
为了减少耗尽区的影响，可以采取优化工艺设计、修复缺陷和延缓老化等措施。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
微电子器件与IC 的可靠性与失效分析
——MOSFET 栅氧化层的性能退化栅氧化层的性能退化————
Xie Meng-xian. (电子科大，成都市)
影响MOS 器件及其集成电路可靠性的因素很多，有设计方面的，如材料、器件和工艺等的选取；有工艺方面的，如物理、化学等工艺的不稳定性；也有使用方面的，如电、热、机械等的应力和水汽等的侵入等。
从器件和工艺方面来考虑，影响MOS 集成电路可靠性的主要因素有三个：一是栅极氧化层性能退化；二是热电子效应；三是电极布线的退化。
MOSFET 的栅极二氧化硅薄膜是决定器件性能的关键性材料。
因为二氧化硅薄膜具有良好的绝缘性，同时它与Si 表面接触的表面态密度又很低，所以最常用作为栅绝缘层。
栅氧化层一般是采用热氧化来制备的，良好氧化层的漏电流基本上为0，并且具有较高的击穿电场强度（击穿电场强度约为10MV/cm ）。
但是，实际上发现，在器件和电路工作时，有时会发生由于栅氧化层的漏电、并导致击穿而引起的失效；产生这种后果的根本原因就是氧化层在电压作用下性能发生了退化。
（1）栅氧化层性能退化的表现栅氧化层性能退化的表现～～击穿击穿：：
在栅极电压作用下，栅氧化层发生性能退化的主要表现就是击穿。
这里存在两种类型的击穿：一是瞬时击穿（TZDB ，Tims Zero Dielectic Breakdown ），即是加上电压后就马上发生的击穿——短路；二是经时击穿（TDDB ，Tims Dependent Dielectic Breakdown ），即是加上电压后需要经过一段时间之后才发生的击穿。
MOSFET 和MOS-IC 的早期失效往往就包括有栅氧化层的TZDB 现象。
TDDB 的产生与栅氧化层中的电场（～栅电压）有关。
实验表明，按照引起击穿电场的大小，可以把TDDB 区分为三种不同的模式：①模式A ～在较低电场（1MV/cm ）时就产生的击穿；②模式B ～在较高电场（数MV/cm ）时产生的击穿；③模式C ～在很高电场（>8MV/cm ）时才可能产生的击穿。
TDDB 的模式A 往往是由于氧化层中存在针孔等缺陷的缘故，具有这种模式的早期击穿的芯片，一般都可通过出厂前的筛选而淘汰掉，故模式A 击穿将直接影响到芯片的成品率。
由于氧化层中的针孔等缺陷主要是来自于材料和环境的污染、微粒之类的杂质，所以提高材料和工艺的纯净度对于降低出现模式A 的几率、增高成品率具有重要的意义。
TDDB 的模式B 往往是由于氧化层中存在微量的Na 、K 等碱金属和Fe 、Ni 等重金属杂质的缘故，这些杂质离子在较高电场作用下会发生移动，并且起着陷阱能级的作用。
因此，为了提高模式B 的击穿，也必须严格保证材料和工艺的纯净度，此外还必须注意晶体表面缺陷吸附重金属杂质所产生的不良影响（则需要关注衬底的结晶控制技术）。
TDDB 的模式C 击穿电压很高，接近二氧化硅的固有击穿特性，这是由于氧化层中不存在杂质和缺陷的缘故。
（2）MOSFET 栅氧化层失效栅氧化层失效的寿命评估的寿命评估的寿命评估：：
对于带有经时击穿模式B 的不良芯片，需要经过较长时间的试验才能检测出来，因此必须事先确立器件寿命的检测和评估方法。
为了保证集成电路能够正常工作若干年（一般要求10年以上），就需要在出厂前预测出器件的寿命——寿命评估；这可以通过TDDB 试验预测出栅氧化层的寿命来确定器件的寿命。
具体的办法就是采用所谓加速寿命试验，即把许多器件置于强电场（高于7MV/cm ）、温度为100 oC 左右的条件下，观测器件的经时失效率；一般，栅氧化层的TDDB 呈现出两个区域：较快击穿的早期失效区和需要经过很长时间才击穿的磨损失效区（二氧化硅的固有击穿区）。
为了不让器件在出厂后就产生问题，则必须尽量控制器件的早期失效。
对于较厚栅氧化层的器件，发现早期击穿的失效率较高，这说明较厚的二氧化硅中含有较多的缺陷。
：
栅氧化层性能退化的机理：
（3）栅氧化层性能退化的机理
栅氧化层出现性能退化的主要原因是强电场使得栅氧化层产生了漏电、并从而导致的击穿。
a）在强电场作用下，栅氧化层产生漏电往往是一种常见的现象。
实际上，当氧化层中的电场强度大于6MV/cm时，即使是非常优质的氧化层，也将会产生由于量子效应所引起的所谓F-N（Flowler-Nordheim）型隧道电流。
随着器件尺寸的缩小，氧化层厚度也相应地越来越薄（对于LSI而言，一般总是选取栅氧化层厚度为沟道长度的1/50左右），则氧化层的这种F-N型隧道电流也将越来越显著。
例如，对于厚度为10nm的栅氧化层，在电源电压为5V时，氧化层中的电场就已经大于5MV/cm，所以往往就必须考虑F-N型隧道电流以及所引起的击穿。
b）栅氧化层的不断漏电，就会导致氧化层击穿，这是由于漏电会使得在氧化层中积蓄起很多电荷（正电荷或者负电荷）的缘故。
因为栅氧化层中往往存在许多陷阱（电子陷阱、空穴陷阱或者中性陷阱），当氧化层有隧道电流通过时，则这些陷阱就会俘获载流子、积蓄起正电荷或者负电荷，并使得氧化层的局部电场增强；由于电荷积蓄而导致局部电场增强时的能带图见图（b）和（c），其中（a）是没有电荷积蓄时的能带图。
局部的电荷积蓄得越多，电场也就越强。
随着时间的推移，当陷阱积蓄有大量电荷、局部电场足够强时，则最终就将导致Si-O价键断裂，即发生永久性的破坏——击穿。
可见，栅氧化层的经时击穿与载流子的穿越氧化层（F-N隧道电流）有关，也与氧化层中的陷阱有关。
而对经时击穿影响最大的载流子是空穴；因为空穴的迁移率远小于电子迁移率，则当高能量热电子注入到氧化硅、并出现倍增效应时，倍增出来的空穴即很容易被陷阱所俘获，则积蓄起正电荷，从而使得局部电场增强；热电子的不断注入和倍增，就会进一步积蓄正电荷，当这些正电荷形成的局部电场很高时，最终即发生击穿。
为了提高MOSFET的经时击穿性能，就应该尽量减少栅氧化层中的陷阱数量。
而这些陷阱来自于多种过程所引入的杂质和缺陷，例如：有在形成氧化硅时出现的氧原子空位，有存在于氧化硅中的H和OH基，也有在器件和电路的工艺加工过程中所产生的缺陷（如等离子体产生的高能粒子射线和二次X射线的照射，使得栅氧化层中出现缺陷）。
因此，要防止栅氧化层的退化，就必须消除氧化层中的杂质和缺陷，并且要保持氧化硅-Si衬底的界面完整性，以避免局部电场集中。
(a)无电荷(b)有正电荷(c)有负电荷。