数字系统组成设计实验1运算器组成2018

合集下载

计算机系统结构实验报告

计算机系统结构实验报告

计算机系统结构实验报告实验目的:掌握计算机系统的基本结构和工作原理,了解计算机系统的组成部分及其相互关系。

实验仪器和材料:计算机硬件设备(主机、硬盘、内存、显卡等)、操作系统、实验指导书、实验报告模板。

实验原理:实验步骤:1.搭建计算机硬件设备,将主机、硬盘、内存、显卡等组装连接好。

2. 安装操作系统,如Windows、Linux等。

3.启动计算机,进入操作系统界面。

4.打开任务管理器,查看CPU的使用情况。

5.打开任务管理器,查看内存的使用情况。

6.运行一些应用程序,观察CPU和内存的使用情况。

7.尝试使用输入输出设备,如键盘、鼠标等。

实验结果:通过实验,我们可以观察到计算机系统的硬件部分和软件部分的工作情况。

通过任务管理器,我们可以查看到CPU的使用情况和内存的使用情况。

在运行应用程序时,我们可以观察到CPU和内存的使用情况的变化。

通过使用输入输出设备,我们可以与计算机进行交互操作。

实验分析:从实验结果可以看出,计算机系统的硬件部分和软件部分都是相互关联的。

CPU作为计算机的核心部件,负责执行各种指令,通过数据传输和计算来完成各种操作。

而内存则用于存储数据和程序,通过读写操作来完成对数据的处理。

硬盘则用于长期存储数据。

操作系统则是计算机系统的管理者,通过调度CPU和内存的使用来实现对计算机资源的分配。

结论:计算机系统是由硬件和软件部分组成的,其中硬件部分包括CPU、内存、硬盘等,软件部分包括操作系统、应用程序等。

计算机系统通过CPU 的运算和数据传输来实现各种操作。

通过实验,我们可以观察到计算机系统的工作情况,并深入了解计算机系统的组成和工作原理。

实验总结:通过本次实验,我们对计算机系统的基本结构和工作原理有了更深入的了解。

实验中,我们搭建了计算机硬件设备,安装了操作系统,并通过观察和分析实验结果,进一步认识到计算机系统的组成部分和各部分之间的相互关系。

通过操作输入输出设备,我们还实践了与计算机进行交互操作的过程。

《计算机组成原理》运算器实验报告

《计算机组成原理》运算器实验报告

一. 实验目的及要求(1) 了解运算器的组成结构。

(2) 掌握运算器的工作原理。

二. 实验模块及实验原理本实验的原理如图1-1-1所示。

运算器内部含有三个独立运算部件,分别为算术、逻辑和移位运算部件,要处理的数据存于暂存器A 和暂存器B ,三个部件同时接受来自 A 和B 的数据(有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前,如ARM),各部件对操作数进行何种运算由控制信号 S3…S0和CN来决定,任何时候,多路选择开关只选择三部件中一个部件的结果作为 ALU的输出。

如果是影响进位的运算,还将置进位标志 FC,在运算结果输出前,置 ALU零标志。

ALU中所有模块集成在一片CPLD 中。

逻辑运算部件由逻辑门构成,较为简单,而后面又有专门的算术运算部件设计实验,在此对这两个部件不再赘述。

移位运算采用的是桶形移位器,一般采用交叉开关矩阵来实现,交叉开关的原理如图1-1-2所示。

图中显示的是一个 4X4 的矩阵(系统中是一个 8X8 的矩阵)。

每一个输入都通过开关与一个输出相连,把沿对角线的开关导通,就可实现移位功能,即:(1) 对于逻辑左移或逻辑右移功能,将一条对角线的开关导通,这将所有的输入位与所使用的输出分别相连, 而没有同任何输入相连的则输出连接0 。

(2) 对于循环右移功能,右移对角线同互补的左移对角线一起激活。

例如,在4 位矩阵中使用‘右1 ’和‘左 3 ’对角线来实现右循环 1 位。

(3) 对于未连接的输出位,移位时使用符号扩展或是 0 填充,具体由相应的指令控制。

使用另外的逻辑进行移位总量译码和符号判别。

运算器部件由一片CPLD 实现。

ALU的输入和输出通过三态门74LS245 连到CPU 内总线上,另外还有指示灯标明进位标志FC和零标志FZ。

请注意:实验箱上凡丝印标注有马蹄形标记‘’,表示这两根排针之间是连通的。

图中除 T4和CLR ,其余信号均来自于 ALU单元的排线座,实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的 T1、T2、T3、T4,CLR 都连接至 CON单元的CLR 按钮。

运算器实验实验报告

运算器实验实验报告

运算器实验实验报告一、实验目的运算器是计算机中进行算术和逻辑运算的部件,本次实验的目的在于深入理解运算器的工作原理,掌握其基本结构和功能,并通过实际操作和测试,提高对计算机硬件系统的认识和实践能力。

二、实验设备本次实验所使用的设备包括:计算机、数字逻辑实验箱、导线若干等。

三、实验原理运算器主要由算术逻辑单元(ALU)、寄存器、数据通路和控制逻辑等组成。

ALU 是运算器的核心部件,能够执行加法、减法、乘法、除法等算术运算以及与、或、非等逻辑运算。

寄存器用于存储参与运算的数据和运算结果,数据通路负责在各部件之间传输数据,控制逻辑则根据指令控制运算器的操作。

在本次实验中,我们采用数字逻辑电路来构建运算器的基本功能单元,并通过连线和设置控制信号来实现不同的运算操作。

四、实验内容1、算术运算实验(1)加法运算首先,将两个 8 位二进制数分别输入到两个寄存器中,然后通过控制信号使 ALU 执行加法运算,将结果存储在另一个寄存器中,并通过数码管显示出来。

通过改变输入的数值,多次进行加法运算,观察结果是否正确。

(2)减法运算与加法运算类似,将两个 8 位二进制数输入到寄存器中,使 ALU 执行减法运算,观察结果的正确性。

2、逻辑运算实验(1)与运算输入两个 8 位二进制数,控制 ALU 进行与运算,查看结果。

(2)或运算同样输入两个 8 位二进制数,进行或运算并验证结果。

(3)非运算对一个 8 位二进制数进行非运算,观察输出结果。

3、移位运算实验(1)逻辑左移将一个 8 位二进制数进行逻辑左移操作,观察移位后的结果。

(2)逻辑右移执行逻辑右移操作,对比移位前后的数据。

五、实验步骤1、连接实验设备按照实验箱的说明书,将计算机与数字逻辑实验箱正确连接,并接通电源。

2、构建电路根据实验要求,使用导线将数字逻辑芯片连接起来,构建运算器的电路结构。

3、输入数据通过实验箱上的开关或按键,将待运算的数据输入到相应的寄存器中。

数字系统组成设计实验1运算器组成2018

数字系统组成设计实验1运算器组成2018

计算机组成原理实验一运算器组成实验I.算术逻辑运算实验**实验示例参考:DEMO_41_ALU一.实验目的1.了解简单运算器的数据传输通路。

2.验证运算功能发生器的组合功能。

3.掌握算术逻辑运算加、减、与的工作原理。

4.验证实验台运算的8 位加、减、与、直通功能。

5.按给定数据,完成几种指定的算术和逻辑运算。

二.实验内容1.实验原理运算器(算术逻辑单元)ALU181根据74LS181的功能用VHDL硬件描述语言编辑而成,构成8位字长的ALU。

参加运算的两个数据分别为A和B,运算模式由S[3..0]的16种组合决定;此外,设M=0,选择算术运算,M=1为逻辑运算,Cn为低位的进位位;F为输出结果,CO为运算后的输出进位。

ALU功能如表1-1所示。

注2、在借位减法表达上,表1-1 与标准的74 LS 181 的真值表略有不同。

图1-1为用DE2开发板对算术逻辑单元ALU进行硬件验证的数据通路图。

其中参加运算的两个8位数据由总线IN[7..0]分别通过两个电平锁存器latch8_HQU锁入,A0_B1为“0”时向A[7..0]置数,为“1”时向B[7..0]置数;F[7..0]为输出结果,CO为运算后的输出进位。

A[7..0]、B[7..0]、F[7..0]可通过七段译码器驱动DE2上的LED数码管显示数据,低电平有效。

三.实验步骤(1)设计ALU 元件在Quartus II 环境下,用文本输入编辑器Text Editor 输入ALU181.VHD算术逻辑单元文件,编译VHDL文件,并将ALU181.VHD文件制作成一个可调用的原理图元件。

(2)仿真分析(以ALU181.VHD为顶层文件)生成测试文件模版(Processing→Start→Start Test Bench Template Writer),编写测试文件及参数,设置仿真环境,对ALU181.VHD进行仿真,仿真内容如表1-3、表1-4。

运算器实验实验报告(计算机组成原理)

运算器实验实验报告(计算机组成原理)

运算器实验实验报告(计算机组成原理)西安财经学院信息学院《计算机组成原理》实验报告实验名称运算器实验实验室实验楼 418实验日期第一部分8 位算术逻辑运算实验一、实验目的 1、掌握算术逻辑运算器单元 ALU(74LS181)的工作原理。

2、掌握简单运算器的数据传送通路组成原理。

3、验证算术逻辑运算功能发生器 74LSl8l 的组合功能。

4、按给定数据,完成实验指导书中的算术/逻辑运算。

二、实验内容 1 、实验原理实验中所用的运算器数据通路如图 1-1 所示。

其中运算器由两片 74LS181以并/串形成 8 位字长的 ALU 构成。

运算器的输出经过一个三态门 74LS245(U33)到内部数据总线 BUSD0~D7 插座 BUS1~2 中的任一个(跳线器JA3 为高阻时为不接通),内部数据总线通过 LZD0~LZD7 显示灯显示;运算器的两个数据输入端分别由二个锁存器 74LS273(U29、U30)锁存,两个锁存器的输入并联后连至内部总线BUS,实验时通过 8 芯排线连至外部数据总线 E_D0~D7 插座E_J1~E_J3 中的任一个;参与运算的数据来自于 8 位数据开并KD0~KD7,并经过一三态门 74LS245(U51)直接连至外部数据总线 E_D0~E_D7,通过数据开关输入的数据由 LD0~LD7 显示。

图 1-1 中算术逻辑运算功能发生器 74LS181(U31、U32)的功能控制信号S3、S2、S1、S0、CN、M 并行相连后连至 6 位功能开关,以手动方式用二进制开关 S3、S2、S1、S0、CN、M 来模拟74LS181(U31、U32)的功能控制信号S3、S2、S1、S0、CN、M;其它电平控制信号 LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关 LDDR1、LDDR2、ALUB、SWB 来模拟,这几个信号姓名学号班级年级指导教师李芳有自动和手动两种方式产生,通过跳线器切换,其中ALUB`、SWB`为低电平有效,LDDR1、LDDR2 为高电平有效。

计算机组成原理运算器实验报告

计算机组成原理运算器实验报告

计算机组成原理运算器实验报告计算机组成原理运算器实验报告1. 简介本报告旨在介绍我们小组进行的计算机组成原理运算器实验,包括实验目的、实验过程、实验结果以及总结。

2. 实验目的•理解运算器在计算机系统中的作用和原理。

•掌握运算器设计和实现的基本方法。

•熟悉计算机寄存器的结构和功能。

•熟练使用Verilog HDL进行电路设计和仿真。

3. 实验过程实验准备•阅读相关教材和文献,了解运算器的基本原理和设计方法。

•确定实验所需的功能和性能要求。

•分析运算器的输入输出信号及其功能。

•设计运算器的数据通路和控制逻辑。

运算器设计与实现1.根据实验要求,设计运算器的数据通路和控制逻辑,并使用Verilog HDL进行电路定义。

2.编写仿真测试程序,验证设计的运算器在不同情况下的正确性和性能。

3.将设计的电路综合为目标器件,并进行逻辑门级的仿真和验证。

4.将综合结果下载到目标芯片上进行验证和测试。

实验结果•实验结果表明,设计的运算器在满足要求的情况下能够正确地完成各种运算操作。

•通过仿真和验证,验证了运算器的正确性和性能。

4. 实验总结•本实验通过设计和实现计算机组成原理运算器,进一步加深了我们对运算器原理和设计的理解。

•验证了运算器的正确性和性能,提高了我们的动手实践能力和团队协作能力。

•在实验过程中,我们遇到了一些问题和挑战,但通过不断学习和尝试,最终解决了这些问题。

•通过本次实验,我们深刻认识到如何将理论知识应用于实际问题的重要性,同时也意识到了自己在计算机组成原理领域的不足之处,将继续努力提高自己的能力。

5. 参考文献•张泽民. 计算机组成原理. 电子工业出版社, 2018. •Patterson, D. A., & Hennessy, J. L. (2017). Computer Organization and Design: The Hardware Software Interface.Morgan Kaufmann.。

运算器组成实验原理

运算器组成实验原理

运算器组成实验原理
运算器是计算机的关键部件之一,它负责执行各种数学和逻辑运算。

一个基本的运算器通常由算术逻辑单元(ALU)、控
制器和寄存器组成。

算术逻辑单元(ALU)是运算器的核心部件,它负责执行各
种算术和逻辑运算,如加法、减法、与、或等。

ALU通常由
一组逻辑门、加法器和寄存器组成。

逻辑门用于执行逻辑运算,如与门和或门可以实现与和或运算。

加法器用于执行加法运算,可以将两个二进制数相加并得到结果。

寄存器用于存储运算的中间结果或最终结果。

控制器是运算器的另一个重要组成部分,它负责调度和控制ALU的操作。

控制器根据指令和输入信号来确定ALU要执行
的操作,并将结果存储到相应的寄存器中。

控制器通常由逻辑电路和状态机组成,它可以根据不同的输入信号和状态来产生相应的控制信号。

寄存器是运算器中的存储设备,用于存储数据和中间结果。

寄存器可以存储一个或多个位的数据,并且可以通过地址进行读写操作。

在运算器中,寄存器主要用于存储操作数和结果。

运算器通常具有多个寄存器,以便同时执行多个运算。

总的来说,运算器的组成实验原理主要是基于逻辑门、加法器、寄存器和控制器的组合和控制。

通过合理的设计和控制,可以实现各种数学和逻辑运算,从而完成计算机的核心功能。

组成原理实验报告_运算器组成实验

组成原理实验报告_运算器组成实验

课程实验报告课程名称:计算机组成原理计算机科学与技术学院一、实验名称实验名称:运算器组成实验二、实验目的1、掌握带累加器的运算器实验2、掌握溢出检测的原理及实现方法3、理解有符号数和无符号数运算的区别4、理解基于补码的加\减运算实现原理5、熟悉运算器的数据传输通路三、实验设备JZYL—Ⅱ型计算机组成原理实验仪一台芯片:74LS181运算器芯片2片74LS373 8D锁存器3片四、实验任务自己设计一个电路和利用实验参考电路进行实验,实验要求先将多个运算数据事先存入存储器中,再由地址选中,选择不同的运算指令,进行运算,并将结果显示,还可以进行连续运算和移位,最后将最终结果写入到存储器中。

参考电路:技术要点1)利用74181设计8位运算器;2)设计基于单符号位的溢出检测方法和实现电路。

要求能支持有符号数和无符号数加法运算的溢出检测。

选择适当的数据验证你所设计的电路的功能。

3)利用373芯片增加累加器功能对上述电路进行综合集成,利用多路选择器设计电路,实现对有符号数(用补码进行计算)和无符号数运算、加/减运算的支持;五、设计实验74LS373管脚图74LS373真值表Dn LE OE OnH H L HL H L LX L L Q0X X H 高阻态2)74LS181:74LS181是一个四位运算器。

实验中要用多个如下图所示的异或门来实现数据的奇偶校验。

74LS181 管脚图74LS181 功能表2、设计思路1)将两片74LS181通过373连在一起,通过373的锁存功能实现八位运算2)溢出检测的设计:无符号:无符号运算中,若最高位存在进位,则表示有溢出,否则则表示无溢出,所以只需直接将最高进位位(即Cn+4)与灯相接,高电位表示有溢出,低电位表示无溢出(电路图略)有符号:根据运算过程中最高数据位的进位与符号位的进位位是否一致进行检测,设运算过程中最高数据位的进位产生的进位信号为Cd ,符号位产生的进位信号为Cf ,当参加运算的两数均为正数时,则Cf = 0且符号位之和为Sf = 0,此时若Cd = 1,则导致运算结果的符号位与参加运算的数的符号位不同,会发生溢出;当参加运算的两数为负数,则Cf = 1,且之和为Sf = 0,此时只有Cd = 1才能使Sf = 1,运算结果的符号位才与参加运算的符号相同,若Cd = 0,则Sf = 0导致运算结果的符号位与参与运算的数的符号位不同,也会发生溢出。

计算机组成原理-运算器组成实验

计算机组成原理-运算器组成实验

南通大学计算机科学与技术学院上机实验报告
课程名称:计算机组成原理年级:上机日期:2014 姓名:学号: 班级:
实验名称:实验二运算器组成实验教师:成绩:
1.设计一个8位补码加/减法运算器
(1)参考图1,在QUARTUS II里输入原理图,设计一个8位补码加/减法运算器。

①一位二进制的加减法器电路图为:
③封装为芯片,设计8位二进制的加减法器,电路图如下
④创建波形文件,对该8位补码加/减法运算器进行功能仿真测试测试通过后,封装成一个芯片。

3.利用仿真波形,测试数据通路的正确性。

设定各控制信号的状态,完成下列操作,要求记录各控制信号的值及时序关系。

(1)在输入数据IN7~IN0上输入数据后,开启输入缓冲三态门,检查总线
时序关系表为:
检查方法,在DR1中存入55H,同时在DR2中存入00H,检测总线输出的数即为存入的数据,波形图如下:
时序关系表为:
方法与上相同,在DR1中存入55H,同时在DR2中存入00H,检测总线输出的数即为存入的数据,波形图如下:
时序关系表为:
(4)完成加法运算,求55H+AAH,检查运算结果是否正确,请说明检查方法。

波形图如下:
(5)完成减法运算,分别求55H-AAH和AAH-55H,检查运算结果是否正确,请说明检查方法。

①计算AA-55,波形图如下:
时序图如下:
②计算
(6)求12H+34H-56H ,将结果存入寄存器R0,检查运算结果是否正确,同时检查数据是否存入,请说明检查方法。

①首先计算结果,波形图,时序图如下:
②检查结果的保存,则把结果存入LDR1,把00H 存入LDR2,通过与0的相加,输出结果就可确定数据已存入。

实验01 运算器组成实验

实验01 运算器组成实验

实验一运算器组成实验一、实验目的1、通过实验进一步熟悉运算器的组成结构。

2、通过实验理解多功能ALU的设计方法。

3、通过实验理解程序标志位的产生和管理方法。

二、实验步骤1、打开已有的实验工程目录:“ALU”。

通过双击目录中的QuartusII工程文件“4BitALU.qpf”,利用QuartusII软件打开已经建好的实验工程。

图1 打开QuartusII工程2、打开工程后,QuartusII软件的界面如图2所示。

在软件窗口的左边区域的“Project Navigator”列表栏中,选择“files”选项卡,我们可以看到列表栏中列出了这个工程中的设计文件。

本工程的设计文件说明在表1中列举出来。

表1 工程设计文件说明表设计文件说明对应组件文件DFFCE.vhd VHDL设计文件,设计一个带锁存信号的D触发器DFFCE.bsf4BitReg.bdf 使用DFFCE组件创建的4位寄存器,且带有锁存信号4BitReg.bsfFulladder.bdf 一位全加器Fulladder.bsf4BitAdder.bdf 由Fulladder组件创建的4位行波进位加法器4BitAdder.bsf4BitSuber.bdf 利用4BitAdder组件创建的4位减法器4BitSuber.bsf4BitAnder.bdf 4位与运算部件4BitAnder.bsf4BitOrer.bdf 4位或运算部件4BitOrer.bdf4Mux1.bdf 4选1选择器4Mux1.bsfJustALU.bdf 利用以上组件创建的多功能ALU,可以完成“加、减、与、或”运算JustALU.bsf4BitALU.bdf 运算器设计文件其中,设计文件“4BitALU.bdf”还没有完成,需要由实验者在原有设计基础上添加合理设计,完成运算器的功能。

图2 工程界面图3、如图3上所示,“运算器”构建在4BitALU的设计文件中,ALU与缓存数据的寄存器已经实现直连。

实验1运算器实验报告

实验1运算器实验报告
2018年10月11日星期四 9
ALU运算结果的传送控制
8种结果处理——由I6~I8提供结果处理情况 通用寄存器是否接收运算结果,及运算结果类型; Q寄存器的值是否发生变化; 运算器向外输出什么样的内容;
I8I7I6 000 结果处理 寄存器组 - Q寄存器 FQ Y输出 F
001
共完成 8 种运算功能;
3 种算术运算(加减等)和5种逻辑运算(与或异或等);
2018年10月11日星期四 4
Am2901的输入控制
8种数据组合——由I0~I2提供数据来源 选择输入ALU的两个操作数R和S的组合关系
数据来源 I2I1I0 000 001 R A S Q B
A
0 0 0 D
实验一
运算器实验ห้องสมุดไป่ตู้
主讲人:秦勉
实验目的
深入了解AM2901运算器的功能与具体用法;
深化运算器部件的组成、设计、控制与使用等诸项
知识。
2018年10月11日星期四
2
运算器Am2901
组成 算逻运算器ALU 寄存器组R0—R15 乘商寄存器Q 5组多路选择器
功能 8种 运算类型 8种 数据组合方式 8种 结果处理
2018年10月11日星期四 3
Am2901运算器
符号位S F3 结果为零Z F=0000 结果溢出V OVR 进位输出C Cn+4
F ALU S R Cn
每片Am2901为4位的; 4片Am2901级联构成16位运算器;
输出——运算结果F、标志位SZVC;
输入——R、S、最低位的进位信号Cn RS的数据来源由多路开关可选,共8种组合状态;
010

FB

计组

计组
第六章 输入输出系统........................................................... 69 6.1 典型 I/O 接口 8253 扩展设计实验......................................... 69 6.2 带中断处理能力的模型机设计实验 ......................................... 74 6.3 带 DMA 控制功能的模型机设计实验......................................... 85
第七章 精简指令系统计算机..................................................... 91 7.1 计算机的指令系统 ....................................................... 91 7.2 基于 RISC 技术的模型计算机设计实验 .................................... 92 7.3 完整指令集的 RISC 模型计算机设计实验................................... 98
附件 1 键、指示灯说明.......................................................... 131 1 指示灯.................................................................. 131 2 按 键.................................................................. 132
第九章 流水线处理机.......................................................... 121 9.1 流水线的原理及基本思想 ................................................ 121 9.1.1 流水的基本概念 .................................................. 121 9.1.2 流水的特点..................................................... 122 9.1.3 相关处理....................................................... 122 9.2 基于流水技术的模型计算机设计实验 ..................................... 123

运算器组成实验报告

运算器组成实验报告

运算器组成实验报告运算器组成实验报告引言运算器是计算机系统中的一个重要组成部分,它负责进行各种数学和逻辑运算。

本实验旨在通过实践,深入了解运算器的组成原理和工作方式。

在实验过程中,我们将通过搭建一个简单的运算器电路,来探索它的内部结构和运行机制。

一、实验目的本实验的主要目的是通过实际操作,加深对运算器的理解。

具体目标包括:1. 学习运算器的基本组成部分和功能;2. 掌握运算器的工作原理和运行机制;3. 熟悉运算器的电路搭建和调试过程;4. 分析和解决运算器电路中可能出现的问题。

二、实验原理1. 运算器的基本组成运算器通常由算术逻辑单元(ALU)、寄存器、控制器和数据通路等部分组成。

其中,ALU是运算器的核心部件,负责执行各种算术和逻辑运算;寄存器用于存储运算器的中间结果和操作数;控制器负责协调各个部件的工作;数据通路则用于传输数据和控制信号。

2. 运算器的工作原理运算器的工作原理可以简单概括为以下几个步骤:(1)从寄存器中读取操作数;(2)根据控制信号选择相应的运算方式;(3)执行运算操作,将结果存储到寄存器中;(4)根据需要,将结果输出到其他部件或存储器中。

三、实验步骤1. 设计运算器电路根据实验要求,我们设计了一个简单的四位二进制加法器电路。

该电路由四个半加器和一个全加器组成,能够实现两个四位二进制数的加法运算。

2. 搭建电路根据电路设计图纸,我们使用逻辑门和触发器等元器件,搭建了运算器电路。

在搭建过程中,我们注意到电路的连接方式和元器件的正确使用,以确保电路能够正常工作。

3. 调试电路搭建完成后,我们对电路进行了调试。

首先,我们检查了电路连接是否正确,是否存在短路或接触不良的问题。

然后,我们逐步输入测试数据,观察电路的输出情况,并与预期结果进行比对。

如果发现输出结果与预期不符,我们会仔细检查电路的各个部分,寻找可能的问题并进行修复。

四、实验结果与分析在实验过程中,我们成功搭建了一个四位二进制加法器电路,并进行了多组测试。

运算器组成原理实验报告

运算器组成原理实验报告

运算器组成原理实验报告运算器组成原理实验报告一、引言运算器作为计算机中的重要组成部分,承担着数据处理和运算任务。

本实验旨在通过实际操作,深入了解运算器的组成原理和工作机制。

二、实验目的1. 理解运算器的基本概念和功能。

2. 掌握运算器的组成原理及其实际应用。

3. 学会使用逻辑门电路构建简单的运算器。

三、实验器材与步骤1. 实验器材:- 逻辑门电路芯片(如AND、OR、NOT等);- 运算器实验板;- 连接线等。

2. 实验步骤:1) 连接逻辑门电路芯片到运算器实验板上的相应位置。

2) 根据实验要求,设置逻辑门的输入信号。

3) 运行实验板,观察输出结果。

4) 记录实验数据,并进行分析。

四、实验原理运算器由多个逻辑门电路组成,主要包括加法器、减法器、乘法器和除法器等。

这些逻辑门电路通过接收输入信号并进行逻辑运算,最终输出结果。

1. 加法器加法器是运算器的基本组成部分,用于实现数字的加法运算。

它由多个逻辑门电路组成,其中包括半加器和全加器。

半加器用于实现两个数字的个位相加,全加器则用于实现多位数的相加。

2. 减法器减法器是运算器的另一个重要组成部分,用于实现数字的减法运算。

它通过将减法转化为加法运算来实现。

减法器的输入包括被减数、减数和借位,输出为差值。

3. 乘法器乘法器用于实现数字的乘法运算。

它通过多次的加法运算来实现乘法。

乘法器的输入包括被乘数和乘数,输出为积。

4. 除法器除法器用于实现数字的除法运算。

它通过多次的减法运算来实现除法。

除法器的输入包括被除数和除数,输出为商和余数。

五、实验结果与分析根据实验步骤进行操作后,我们观察到运算器实验板上的LED显示屏显示出了正确的运算结果。

通过分析实验数据,我们得出了以下结论:1. 运算器能够正确地进行加法、减法、乘法和除法运算,验证了其组成原理的正确性。

2. 运算器的性能受到逻辑门电路的质量和连接线的稳定性等因素的影响。

在实际应用中,需要保证这些因素的稳定性和可靠性,以确保运算器的正常工作。

计算机组成原理 -实验一运算器组成实验_

计算机组成原理 -实验一运算器组成实验_
12
三.实验内容
验证74LS181的算术运算和逻辑运算功能(采 用正逻辑)
改变运算器的功能设置,观察运算器的输出。
SW-B=1、ALU-B=0保持不变 在给定DR1=65、DR2=A7的情况下,改变运算器的功
能设置,观察运算器的输出,填入下表中,并和理论分 析进行比较、验证。 例如:置S3 S2 S1 S0 M CN为 1 0 0 1 0 1 运算器做加 法运算;
45
4.实验步骤
4.对源程序进行编译
在左方Source in Project栏中选中第二行ispLSI1032-70LJ84, 在右方Process for current Source栏中双击第七行JEDEC File按钮,则开始编译。如果编译正确,则生成可下载的文 件JEDEC File,即使出现警告提示,也表示已成功生成了可 下载文件。如果提示错误,则需要修改程序,然后重新编译。
40
3.实验原理
对该器件的逻辑系统设计是通过使用硬件描述 语言活原理图输入来实现的,硬件描述语言有 ABEL、VHDL等多种语言。
为了方便同学学习,这里以硬件描述语言进行 编程,描写器件功能,下面用ABEL语言编程 来实现一个加法器。
41
4.实验步骤
1.安装EDA。
打开计算机电源,进入windows系统,安装上述 ispDesignEXPERT软件,安装完成后,桌面和开始菜单中 则建有ispDesignEXPERT软件图标。
5
三.实验内容
图中已将用户需要连接的控制信号用圆圈标明(其 他实验相同,不再说明),其中除T4为脉冲信号, 其它均为电平信号。由于实验电路中的时序信号均 已连至“W/R UNIT”的相应时序信号引出端,因此, 在进行实验时,只需将“W/R UNIT”的T4接至 “STATE UNIT”的微动开关KK2的输出端,按动微 动开关,即可获得实验所需的单脉冲,而S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、 SW-B各电平控制信号用“SWITCH UNIT”中的二 进制数据开关来模拟,其中Cn、ALU-B、SW-B为 低电平有效,LDDR1、LDDR2为高电平有效。

计算机组成运算器实验报告

计算机组成运算器实验报告

计算机组成运算器实验报告计算机组成运算器实验报告引言:计算机是当今社会不可或缺的工具,而计算机的核心部件之一就是运算器。

运算器是计算机中负责执行算术和逻辑运算的部件,它的设计和实现对计算机的整体性能起着至关重要的作用。

本实验旨在通过设计和搭建一个简单的运算器,深入理解和掌握计算机组成原理。

一、实验目的本次实验的主要目的是通过搭建一个基于逻辑门的8位运算器,了解和掌握运算器的基本原理和设计方法。

具体目标如下:1. 学习和理解运算器的基本功能和工作原理;2. 掌握逻辑门的基本知识和使用方法;3. 设计和实现一个具有加法、减法、乘法和除法功能的8位运算器;4. 验证运算器的正确性和可靠性。

二、实验原理1. 运算器的功能运算器是计算机中执行算术和逻辑运算的核心部件,其主要功能包括加法、减法、乘法和除法等。

通过逻辑门的组合和控制信号的输入,可以实现各种不同的运算操作。

2. 逻辑门的基本原理逻辑门是运算器中最基本的构建单元,它根据输入信号的不同,产生相应的输出信号。

常见的逻辑门包括与门、或门、非门等。

通过逻辑门的组合和级联,可以构建出更复杂的逻辑电路,实现各种逻辑运算。

3. 运算器的设计方法运算器的设计方法主要包括两种:组合逻辑设计和时序逻辑设计。

组合逻辑设计是指根据输入信号的组合,直接输出相应的结果。

时序逻辑设计是指根据输入信号的变化过程,按照一定的时序规则输出结果。

三、实验过程1. 运算器的整体设计根据实验要求,我们需要设计一个具有加法、减法、乘法和除法功能的8位运算器。

首先,我们需要确定运算器的输入和输出信号的格式和位数。

然后,根据运算操作的特点,选择合适的逻辑门进行组合和级联,实现各种运算操作。

2. 逻辑门的选择和连接在设计运算器时,我们需要根据实际需求选择适当的逻辑门。

例如,对于加法操作,我们可以选择全加器进行设计;对于减法操作,可以选择加法器和取反器进行设计;对于乘法和除法操作,可以选择移位寄存器和与门进行设计。

运算器组成实验

运算器组成实验

第二节运算器组成‎实验一、实验目的(1)掌握算术逻‎辑运算加、减、乘、与的工作原‎理。

(2)熟悉简单运‎算器的数据‎传送通路。

(3)验证实验台‎运算器的8‎位加、减、与、直通功能。

(4)验证实验台‎的4位乘4‎位功能。

(5)按给定数据‎,完成几种指‎定的算术和‎逻辑运算。

二、实验电路图6示出了‎本实验所用‎的运算器数‎据通路图。

ALU由1‎片ispL‎S I102‎4构成。

四片4位的‎二选一输入‎寄存器74‎H C298‎构成两个操‎作数寄存器‎D R1和D‎R2,保存参与运‎算的数据。

DR1接A‎L U的B数‎据输入端口‎,D R2接A‎L U的A数‎据输入端口‎,A LU的输‎出在isp‎L SI10‎24内通过‎三态门发送‎到数据总线‎DBUS7‎—DBUS0‎上,进位信号C‎保存在is‎p LSI1‎024内的‎一个D寄存‎器中。

当实验台下‎部的IR/DBUS开‎关拨到DB‎U S位置时‎,8个红色发‎光二极管指‎示灯接在数‎据总线DB‎U S上,可显示运算‎结果或输入‎数据。

另有一个指‎示灯C显示‎运算器进位‎信号状态。

由ispL‎S I102‎4构成的8‎位运算器的‎运算类型由‎选择端S2‎、S1、S0选择,功能如表3‎所示:表3 运算器运算‎类型选择表‎进位C只在‎加法运算和‎减法运算时‎产生,与、乘、直通操作不‎影响进位C‎的状态,即进位C保‎持不变。

减法运算采‎用加减数的‎反码再加以‎1实现。

在加法运算‎中,C代表进位‎;在减法运算‎中,C代表借位‎。

运算产生的‎进位在T4‎的上升沿送‎入i spL‎S I102‎4内的C寄‎存器保存。

在SW_B‎U S#信号为0时‎,参与运算的‎数据通过一‎个三态门7‎4HC24‎4(SW_BU‎S)送到DBU‎S总线上,进而送至D‎R1或DR‎2操作数寄‎存器。

输入数据可‎由实验台上‎的8个二进‎制数据开关‎S W0—SW7来设‎置,其中SW0‎是最低位,SW7是最‎高位。

计算机组成运算器实验报告

计算机组成运算器实验报告

计算机组成运算器实验报告《计算机组成运算器实验报告》摘要:本实验旨在通过实验操作,深入理解计算机组成原理中的运算器部分。

通过对运算器的组成结构和工作原理进行研究和实验,加深对计算机内部运算过程的理解。

一、实验目的1. 了解运算器的基本组成结构和工作原理;2. 掌握运算器的逻辑运算和算术运算的实现方法;3. 通过实验操作,加深对计算机组成原理中运算器部分的理解。

二、实验设备1. 计算机组成原理实验箱;2. 逻辑门、加法器、寄存器等实验器件;3. 万用表、示波器等实验仪器。

三、实验内容1. 运算器的基本组成结构及功能分析;2. 运算器的逻辑运算和算术运算实验操作;3. 运算器的工作原理分析及实验验证。

四、实验结果与分析通过实验操作,成功实现了运算器的逻辑运算和算术运算,并对其工作原理进行了深入分析。

实验结果表明,运算器的逻辑运算和算术运算均能够按照设计要求进行,符合计算机组成原理中的相关理论知识。

五、实验结论通过本实验,加深了对计算机组成原理中运算器部分的理解,掌握了运算器的基本组成结构和工作原理,并成功实现了相关实验操作。

这对于进一步深入学习计算机组成原理和计算机系统结构具有重要意义。

六、实验感想本实验让我对计算机组成原理中的运算器部分有了更深入的理解,也增强了我对计算机内部运算过程的认识。

通过实际操作,我对计算机组成原理的相关知识有了更加直观的认识,对于今后深入学习计算机相关课程和进行科研工作具有积极的促进作用。

通过本次实验,我对计算机组成原理中的运算器部分有了更深入的理解,也增强了我对计算机内部运算过程的认识。

通过实际操作,我对计算机组成原理的相关知识有了更加直观的认识,对于今后深入学习计算机相关课程和进行科研工作具有积极的促进作用。

运算器组成实验1

运算器组成实验1

实验一运算器组成实验一、实验目的1.掌握运算器(ALU)的工作原理。

2.熟悉74LSl8l运算器的组合功能。

3.按给定数据,完成几种指定的算术运算和逻辑运算。

二、实验线路运算器组成如下图所示。

三、实验原理运算器实验在主板的运算器单元电路上进行。

控制信号、数据、时序信号均由逻辑开关电路和时序生成电路提供。

SW l开关产生8位二进制数据,并发送至总线。

DR1、DR2为运算暂存器,LDDR l、LDDR2为暂存器的输入控制信号。

当其有效时,按P0键把总线数据送至暂存器DR1和DR2。

选择S3一S0、M、/CN信号,可实现ALU的算术/逻辑操作。

/ALU-BUS信号有效时把运算结果送至总线。

实验时不用用户连线,只需根据表l设置控制信号,按步骤进行实验。

四、实验步骤1.预置下表的逻辑按键状态(本次实验中下表状态不变,表中-B即-BUS)。

SW3 DP TJ LDAR /CE LDPC /PC-B /R0-B /R1-B /R2-B LDR0 LDR1 LDR2 LDIR f0 1 1 0 1 0 1 1 1 1 0 0 0 0上述控制信号的预置选取了时钟信号f0(250KHz),设置了单步操作方式,关闭了一些与本次实验无关的信号。

2.实验步骤按表l进行。

实验时,对表中的逻辑按键进行操作,使它置l或清0。

在对暂存器存数时,先设置LDDRi有效,再由SW1输入数据,然后在P0脉冲(产生T’4信号)作用下,数据存入暂存器。

表中带X的为不确定的随机态,不会影响运算器操作。

D7~Do数据总线上接有发光二极管指示灯,以显示总线数据值。

表中只列出了实验的部分步骤即4种算术/逻辑操作。

(74LS181的全部运算功能见74LS181功能表)。

表中的↑符号表示单脉冲P0,无↑处表示不需P0脉冲。

表1。

运算器实验步骤及显示结果表。

运算器实验原理

运算器实验原理

运算器实验原理
运算器是一种用于进行数学运算的设备。

它通常由电子元件组成,能够执行各种算术和逻辑运算,包括加法、减法、乘法、除法、位运算、逻辑与、逻辑或等。

运算器的基本原理是利用电子元件来实现数字的存储和操作。

它通常由若干个逻辑门、触发器、寄存器和计数器等组成。

这些元件相互连接,通过输入和输出端口与外部设备进行通信。

在运算器中,输入的数字会被转换成二进制形式,然后经过一系列逻辑运算和数值计算后,输出结果也以二进制形式呈现。

为了提高运算效率,运算器通常采用并行计算方式,即同时进行多个运算。

运算器实验中,可以使用逻辑门、触发器和计数器等电子元件进行电路搭建。

通过正确的连接和调试,可以实现特定的运算功能。

实验者可以在输入端口输入待计算的数字,并通过触发器和计数器等元件进行计算,最终将结果通过输出端口显示出来。

运算器实验可以帮助学生理解计算机内部运算的原理和过程,培养其对逻辑和数学的理解和应用能力。

同时,通过实验可以加深学生对二进制数制和逻辑电路的理解,为后续学习计算机原理和设计打下基础。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

计算机组成原理实验一运算器组成实验I.算术逻辑运算实验**实验示例参考:DEMO_41_ALU一.实验目的1.了解简单运算器的数据传输通路。

2.验证运算功能发生器的组合功能。

3.掌握算术逻辑运算加、减、与的工作原理。

4.验证实验台运算的8 位加、减、与、直通功能。

5.按给定数据,完成几种指定的算术和逻辑运算。

二.实验内容1.实验原理运算器(算术逻辑单元)ALU181根据74LS181的功能用VHDL硬件描述语言编辑而成,构成8位字长的ALU。

参加运算的两个数据分别为A和B,运算模式由S[3..0]的16种组合决定;此外,设M=0,选择算术运算,M=1为逻辑运算,Cn为低位的进位位;F为输出结果,CO为运算后的输出进位。

ALU功能如表1-1所示。

注2、在借位减法表达上,表1-1 与标准的74 LS 181 的真值表略有不同。

图1-1为用DE2开发板对算术逻辑单元ALU进行硬件验证的数据通路图。

其中参加运算的两个8位数据由总线IN[7..0]分别通过两个电平锁存器latch8_HQU锁入,A0_B1为“0”时向A[7..0]置数,为“1”时向B[7..0]置数;F[7..0]为输出结果,CO为运算后的输出进位。

A[7..0]、B[7..0]、F[7..0]可通过七段译码器驱动DE2上的LED数码管显示数据,低电平有效。

三.实验步骤(1)设计ALU 元件在Quartus II 环境下,用文本输入编辑器Text Editor 输入ALU181.VHD算术逻辑单元文件,编译VHDL文件,并将ALU181.VHD文件制作成一个可调用的原理图元件。

(2)仿真分析(以ALU181.VHD为顶层文件)生成测试文件模版(Processing→Start→Start Test Bench Template Writer),编写测试文件及参数,设置仿真环境,对ALU181.VHD进行仿真,仿真内容如表1-3、表1-4。

(3)硬件验证电路设计(DE2开发板,以原理图为顶层文件)根据图1-1 输入实验电路图(需在latch8_HQU、ALU181、CO输出端加译码器),从Quartus II 的基本元件库中将各元件调入图形编辑窗口、连线,添加七段译码器、输入输出引脚。

将所设计的图形文件ALU181_DE2.bdf保存到原先建立的文件夹中,将当前文件设置成顶层文件,以后的操作就都是对当前工程文件进行的。

图1-1 算术逻辑单元ALU 硬件验证实验图(DE2)(4)器件选择根据“DE2使用手册”及“ALU181DE2硬件验证说明”规划端口。

选择Cyclone I I系列,在Devices 中选择器件CycloneII EP2C35F672C6。

编译,引脚锁定,再编译。

引脚锁定后需再次进行编译,才能将锁定信息确定下来,同时生成芯片编程/配置所需要的各种文件。

(5)芯片编程Programming打开编程窗口,将配置文件ALU.sof下载进DE2系统的FPGA中。

(6)验证ALU运算器的算术运算和逻辑运算功能根据表2-1,从拨动开关输入数据A[7..0]和B[7..0],并设置S[3..0]、M、CN,验证ALU 运算器的算术运算和逻辑运算功能,记录实验数据。

四.实验任务(1)按图1-1 所示,在本验证性示例中用数据选择开关(SW8控制)的高/低电平选择总线通道上的8位数据进入对应的latch8_HQU中;即首先将SW8(A0_B1)输入低电平,用SW[7..0] (IN[7..0])向A[7..0] 置数01010101(55H),这时在数码管HEX 7/6 上显示输入的数据A(55H);然后SW8(A0_B1)输入高电平,再用SW[7..0](IN[7..0])向B[7..0]置数10101010(AAH),这时在数码管HEX5/4 上显示输入的数据B(AAH);这时表示在图2-1 中的两个latch8_HQU锁存器中分别被锁入了被加数55H和加数AAH。

(2)设定SW13为低电平,即M=0(允许算术运算操作),SW[17..14]设置操作方式选择S[3..0]=9(加法操作),验证ALU 的算术运算功能:当SW12设置CN=0(最低位无进位)时,数码管2/1/0=0FF(55H+AAH=0FFH);当SW12设置CN=1(最低位有进位)时,数码管2/1/0=100(55H+AAH+1=100H);(3)设定SW13为高电平,即M=1(逻辑运算),SW[17..14]设置S[3..0]=0~F,SW12设置CN=0或CN=1,验证ALU 的逻辑运算功能,并记录实验数据(表 1-2)。

表1-2 A[7..0],B[7..0]设置值检查F[7..0]CO寄存器内容S3 S2 S1 S0M CNA[7..0]B[7..0]010101011010101010010101011010101010(4) 验证ALU181 的算术运算和逻辑运算功能,ALU181 模块功能可参照表1-1。

表1-3 给定了寄存器DRl=A[7..0]和DR2=B[7..0]的数据(十六进制),要求根据此数据对照逻辑功能表所得的理论值(要求课前完成)与实验结果值进行比较(均采用正逻辑)。

表1-3S3 S2 S1 S0A[7..0]B[7..0]算术运算M=0逻辑运算(M=1)CN=0(无进位)CN=1(有进位)0000A A55F=()F=()F=()0001A A55F=()F=()F=()0010A A55F=()F=()F=()0011A A55F=()F=()F=()0100F F01F=()F=()F=()0101F F01F=()F=()F=()0110F F01F=()F=()F=()0111F F01F=()F=()F=()1000F F F F F=()F=()F=()1001F F F F F=()F=()F=()1010F F F F F=()F=()F=()1011F F F F F=()F=()F=()11005501F=()F=()F=()11015501F=()F=()F=()11105501F=()F=()F=()11115501F=()F=()F=()(5)表1-4 列出了8 种常用的算术与逻辑运算要求指定的操作内容,正确选择运算器数据通路、控制参数S3、S2、S1、S0、M,并将实验结果值填入括号内,表中给定原始数据DR1=A[7..0]和DR2=B[7..0],以后的数据取自前面运算的结果。

1、做好实验预习,掌握运算器的数据传送通路和ALU 的功能特性,并熟悉本实验中所用的控制台开关的作用和使用方法。

2、写出实验报告,内容是:①实验目的;②按理论分析值填写好表1-2、表1-3 和表1-4,给出表1-3 和表1-4对应的仿真波形。

③列表比较实验数据(表 1-2)的理论分析值与实验结果值;并对结果进行分析。

实验结果与理论分析值比较,有没有不同?为什么?④通过本实验,你对运算器ALU 有何认识,有什么心得体会?六.实验题与思考题1.用VHDL 实现电平锁存器latch8_HQU的功能。

3.用VHDL表达整个ALU实验电路,对电路进行仿真、引脚锁定、并在实验台实现其功能。

4.用VHDL设计一个简化的8位ALU,具有基本算术运算(加、减、带进位加、减)功能和逻辑运算(与AND、或OR、异或XOR、非NOT等)功能,给出仿真波形,并在实验台上实现。

5.用VHDL 设计一个16 位的ALU,实现基本的算术逻辑运算,为了节省逻辑资源,建议使用两个8位ALU 模块级联而成。

II.带进位算术运算实验实验示例参考: DEMO_42_ALUc一.实验目的1、验证带进位控制的算术运算功能发生器的功能。

2、按指定数据完成几种指定的算术运算。

二.实验原理在实验(I)的基础上增加进位控制电路,如图1-2所示;将运算器ALU181 的进位位送入D 锁存器,由T4 和CN 控制其写入,在此,T4 是由SW11产生的脉冲信号,这时,CN 的功能是电平控制信号(高电平时,CN 有效),控制是否允许将进位信号CO加入下一加法周期的最低进位位,从而可实现带进位控制运算。

图1-2 带进位控制的ALU图1-3 带进位控制的A LU 的仿真波形三.实验步骤(1)根据图1-2输入实验电路图,文件名为ALUcXX.bdf,XX为末2位学号。

(2)根据“DE2使用手册”及“ALU181DE2硬件验证说明”规划端口。

锁定引脚,综合、下载DE2实验板。

(3)根据电路图1-2和波形图1-3,首先使SW11(T4)和SW12(CN)=0;SW13(M)和SW8(A0_B1)=1;SW[17..14]设置操作方式选择 S[3..0]=9 (作加法运算);再用SW[7..0] (IN[7..0])输入加数9DH(数码管HEX5/4显示9D);(4)按SW8(A0_B1)=0,再用SW[7..0](IN[7..0])输入被加数E5H(数码管HEX7/6显示);再将SW13(M)置0,使ALU 作算术运算,这时可以从数码管HEX 1/0上看到9DH+E5H=82H(低8 位和);(5)先将SW12(CN)置为1(允许锁存ALU 的进位),再用SW11(T4)产生一个正脉冲,就能将进位锁入D 触发器中;数码管HEX2将显示1,表示加法有进位,并被锁;同时可以看到此进位被累加,使数码管HEX1/0=83H。

(6)置SW13(M)=1,在实验箱上作逻辑运算方面的实验;(7)利用带进位控制,控制T4,分别由低到高输入3个8位加数和被加数,计算24位加法:7AC5E9H+ BD5AF8H =?最后按照表1-5完成实验,记录实验数据。

表1-5S3 S2 S1 S0A[7..0]B[7..0]算术运算M=0逻辑运算(M=1)cn=0(无进位)cn=1(有进位)0101F F01F=()F=()F=()0110F F01F=()F=()F=()0111F F01F=()F=()F=()1000F F F F F=()F=()F=()1001F F F F F=()F=()F=()1010F F F F F=()F=()F=()(8) 将根据图1-2输入的原理图转化为VHDL语言格式(File→Create/Uptate→ Create HDLDesign File From Carrent File),文件名为ALUcXX_VHD.vhd,实体名为ALUcXX_VHD;并参考图1-3编写测试文件,对实验电路进行仿真,仿真内容包括(3)-(7)的内容。

四.实验要求1、做好实验预习,掌握带进位控制的算术运算功能发生器的功能特性。

2、写出实验报告,内容是:①实验目的;②按理论分析值填写表1-5。

相关文档
最新文档