Cadence 实验系列12_数模混合电路设计_spetreVerilog

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

2-1 数字-模拟电路设计
2.数字电路设计
1 在设计库中使用Verilog-editor建立一个元件 名字 counter_01 视图 functional 2 编辑 verilog文件,输入counter_1代码 3 符号化counter_01, 生成symbol视图
2-1 数字-模拟电路设计
1-1 数模混合信号模拟定义
2.数字信号模拟
是指基于松弛算法的由事件驱动的一种仿真模拟方式。 松弛算法 事件驱动 : testbench
1
2
3
4
1-1 数模混合模拟的定义
3. 混合信号模拟
以特定的组合方式处理电路中的模拟数字信号的仿真过程
单仿真器架构
模拟
信号 数字 简化 信号 模拟 信号 模拟 信号
1. 数模混合设计
1-2 数模混合信号模拟的应用
1. 数模混合设计
数模IC
传感器
滤波器
A/D
信号处理器
D/A
放大器
接收器
1-2 数模混合信号模拟的应用
1. 数模混合设计
算法设计
数字设计
模拟设计
数字设计
模拟设计
混合原理图 数模混合验证 建立层次化文件
数字版图
模拟版图 配置仿真环境 数模混合验证 仿真验证 Tape-out
混合信号模拟简介
2 1 4 3
混合模拟的定义
混合模拟的应用
Cadence中的实现
1-3 Cadence 中的Spetreverilog
1. cadence中数模混合仿真的环境
2. cadence中数模混合仿真的数据流
1-3 Cadence 中的Spetreverilog
1. 数模混合仿真的环境
仿真器 工作环境
混合信号仿真
Cadence 芯片级电路验证 spetreverilog
模拟信号仿真
射频信号仿真
1-2 数模混合信号模拟的应用
混合信号模拟简介
2 1 4 3
混合模拟的定义
混合模拟的应用
1-2 数模混合信号模拟的应用
1. 数模混合电路的设计
2. 大型数字集成电路设计 3. 仿真提速
1-2 数模混合信号模拟的应用
1.数-模电路设计 1.建立一个verilog元件
2-1 数字-模拟电路设计
2.数字电路设计 2.输入verilog代码
2-1 数字-模拟电路设计
2.数字电路设计 3.生成symbol视图
verilog
symbo
2-1 数字-模拟电路设计
2.数字电路设计 3.生成symbol视图
2-1 数字-模拟电路设计
2-1 数字-模拟电路设计
3.模拟电路设计 1.建立一个schemetic元件
2-1 数字-模拟电路设计
3.模拟电路设计 2.绘制schemetic原理图
2-1 数字-模拟电路设计
3.模拟电路设计 2.绘制schemetic原理图
元件规格: Pmos Nmos W 2.5u W 2.5u L 500n L 500n
1-2 数模混合信号模拟的应用
2.大型数字系统仿真
大部分电路使用verilog仿真器仿真; 指定的关键部分电路使用模拟仿真器以达到高精度.
1-2 数模混合信号模拟的应用
3.仿真提速
A:用作信 号发生器。 仿真的时候,需要不少的激励信号,而且有着严格的时序关 系,要是用pulse电源或是别的什么电源来做的话,可要累死 人的。用verilog写模块的foundational,就 可以比较方便快 捷的构成一个信号发生器。
制作顶层文件
数字-模拟电路设计
制作顶层文件
4
3ຫໍສະໝຸດ Baidu
建立层次化文件
混合信号模拟的特点
建立层次文件
配置仿真环境
设置仿真环境 操作示例 仿真
仿真验证
2-1 数字-模拟电路设计
1.数-模电路设计
2.数字电路设计 3. 模拟电路设计
2-1 数字-模拟电路设计
1.数-模电路设计
schemetic
schemetic
时钟发生器 Verilog-editor
计数器
2-1 数字-模拟电路设计
1.数-模电路设计
Lib
Counter_1
Verilog symbo
Clk_1
schem
2-1 数字-模拟电路设计
1.数-模电路设计
1 建立自己的设计库 名字 design_101
2-1 数字-模拟电路设计
1.数-模电路设计 1.建立一个设计库
3-1 混合信号的模拟的特点
1.仿真的文件
混合信号 模拟信号
config
schematic
3-1 混合信号的模拟的特点
2.仿真器的工作模式
混合信号 模拟信号
spectreVerilog
spectre
3-1 混合信号的模拟的特点
3.仿真器的激励
混合信号 模拟信号
Analog & Digital
Analog
双仿真器架构
数字 信号
模拟信号 仿真器
模拟信号 仿真器
数字信号 仿真器
1-1 数模混合模拟的定义
3. 混合信号模拟
双仿真器的混合信号模拟
A_D仿真方法组合
A_D仿真器结合度 顺序型
手工型
偶合型 扩展型
+
配对型 单模式
=
spetreverilog
巢套型 偶合型--配对型--锁步” (lock-step)同步法 集成型 = Cadence spetreverilog 框架型
2-1 数字-模拟电路设计
1.建立config文件
Lib
Counter_1
Verilog symbo
Clk_1
schem config
2-3 建立层次文件
1.建立config文件
2-3 建立层次文件
1.建立config文件 2.链接顶层文件
2-3 建立层次文件
1.建立config文件 3.设置spetreverilog模板
B:节约模拟的时间。 对于一些成熟的已经知道电路输入输出特性的电路,可以用 verilog写出其特性,这样的话,模拟的时间可以大大的缩短。 当然,还有就是verilog 的老本家--数字电路,也可以用 verilog写出foundational,节约模拟的时间。
1-3 Cadence 中的Spetreverilog
2-3 建立层次文件
1.建立config文件 3.设置spetreverilog模板
2-4 设置仿真环境
混合信号模拟的实现
数字设计 模拟设计
数字-模拟电路设计
制作顶层文件
制作顶层文件
建立层次化文件
建立层次文件
设置仿真环境
配置仿真环境
仿真验证
2-4 设置仿真环境
1 进入Mixed signal模式 2 设置模式层次显示 3 设置Analog 仿真器 设置仿真器工作模式 设置引用工艺库 设置模拟仿真器激励 设置数字仿真器激励 设置仿真的时长与步长 设置绘图节点 testfixture 1000u/ 1u/1u spectreVerilog ms018_vlp7_spe.lib
层次编辑器
Hierarchy-Editor
屏幕输出
Spetreverilog 仿真器
波形文件
顶层原理图
SchematicWindow 用户定义文件
1-3 Cadence 中的Spetreverilog
2. 数模混合仿真的数据流
2-1 数字-模拟电路设计
混合信号模拟简介
数字设计 模拟设计
2 1
混合信号模拟的实现
操作示例
1-1 数模混合信号模拟定义
1.模拟信号模拟仿真
2.数字信号模拟仿真 3. 混合信号模拟仿真 4. 商用混合信号模拟仿真
1-1 数模混合信号模拟定义
1.模拟信号模拟
指基于节点积分分析的瞬态模拟仿真方法
f1(x1, x2,…) =0 f2(x1, x2,…) =0 …


用高斯消去法 求解线性方程
1-1 数模混合模拟的定义
3. 混合信号模拟 Cadence spetreverilog解决方案 混合仿真环境
Verilog-XL Spetre IPC = interprocess communication
仿真输出数据库
1-1 数模混合信号模拟定义
4. 商用混合信号仿真技术 Cadence Muti-Mode仿真(MMSIM)解决方案
Cadence 实验系列12_ 数模混合电路设计_spetreVerilog
数模混合电路设计流程
算法设计
数字设计
模拟设计
数模混合验证
数字版图
模拟版图 数模混合验证 Tape-out
目录
混合信号模拟简介
2 1 4 3
混合信号模拟的实现
混合模拟的应用
混合模拟的定义
混合信号模拟的特点
Cadence中的实现
2-3 设置仿真环境
1.进入Mixed signal模式
2-4 设置仿真环境
2.设置模式层次显示
2-4 设置仿真环境
2.设置Analog环境 1.设置仿真器工作模式
2-4 设置仿真环境
2. 配置仿真环境 2.设置引用工艺库
2-4 设置仿真环境
2. 配置仿真环境 3.设置模拟仿真器激励
2-4 设置仿真环境
Res
Cap Vdc
200k
10p 5
2-2 制作顶层文件
混合信号模拟的实现
数字设计 模拟设计
数字-模拟电路设计
制作顶层文件
制作顶层文件
建立层次化文件
配置仿真环境 仿真验证
2-2 制作顶层文件
1 实际操作中,我们把clk_01 schematic作为顶层文件,直 接导入counter_01.
2-3 建立层次文件
混合信号模拟简介
混合信号模拟的实现
2 1 4 3
混合信号模拟的特点
操作示例
Thank you!
2.数字电路设计 3.生成symbol视图
2-1 数字-模拟电路设计
2.数字电路设计 3.生成symbol视图
2-1 数字-模拟电路设计
3.模拟电路设计
1 在设计库中使用Composer-Schemetic建立一个元件 名字 clk_01 视图 schematic
2 编辑 schematic文件,输入clk_01的电路图
2. 配置仿真环境 4.设置数字仿真器激励
2-4 设置仿真环境
2. 配置仿真环境 5.设置仿真的时长与步长
2-4 设置仿真环境
2. 配置仿真环境 6.设置绘图节点
3-1 混合信号的模拟的特点
混合信号模拟简介
混合信号模拟的实现
1
2 3 4
混合信号模拟的特点
操作示例
3-1 混合信号的模拟的特点
1 仿真的文件 2 仿真器的工作模式 3 仿真器的激励
混合信号模拟的实现
数字设计 模拟设计
数字-模拟电路设计
制作顶层文件
制作顶层文件
建立层次化文件
建立层次文件
配置仿真环境 仿真验证
2-3 建立层次文件
1 建立config文件 元件名 clk_01 视图 工具 config Hierarchy Editor
2 把config文件链接到顶层文件 3 把模板选为spetreVerilog 4 把相应的单元分别设置为verilog仿真和spetre仿真
相关文档
最新文档