集成电路期末考试知识点答案
计算机集成考试题及答案
计算机集成考试题及答案[题目一]1. 计算机集成电路(CIC)是指什么？答：计算机集成电路是把电子器件、线路和封装组合在一起，形成一个或多个功能完整的电路模块，在单个芯片上集成电子器件、线路和封装。
2. 请简要描述计算机集成电路的发展历程。
答：计算机集成电路的发展经历了多个阶段。
1960年代末，诞生了初级大规模集成电路，可以集成数百个逻辑门。
1970年代中期，产生了中级大规模集成电路，集成门数达到数千个。
1980年代初，出现了高级大规模集成电路，门数达到数万个。
1990年代初，随着超大规模集成电路的出现，门数更是达到了数亿个。
目前，超大规模和超大规模以上级别的集成电路已成为主流。
3. 请解释贝尔定律对集成电路发展的影响。
答：贝尔定律是指，每隔18至24个月，集成电路中所能容纳的晶体管数量将翻倍，而价格将减半。
这一定律推动了集成电路技术的快速发展，使得集成电路的性能不断提高，成本不断降低，为计算机技术的革新提供了强大的支持。
4. 请列举三种常见的计算机集成电路类型。
答：常见的计算机集成电路类型包括：数字集成电路、模拟集成电路和混合集成电路。
[题目二]1. 什么是计算机集成制造技术？答：计算机集成制造技术是指将电子器件、线路和封装等组合在一起，通过一系列制造工艺，实现对集成电路芯片的生产和加工。
2. 描述计算机集成制造技术的主要工艺流程。
答：计算机集成制造技术的主要工艺流程包括：晶圆加工、沉积、光刻、刻蚀、清洗、温度退火、封装、测试和分选等环节。
3. 请解释深亚微米工艺对计算机集成制造技术的意义。
答：深亚微米工艺是指制造集成电路中特征尺寸在0.1微米至0.25微米之间的工艺。
深亚微米工艺的采用使得集成电路的微细特征得以实现，使得芯片的密度增加、速度提高、功耗降低，从而推动了计算机集成制造技术的进步。
4. 请说明集成制造技术在计算机硬件发展中的重要性。
答：集成制造技术是计算机硬件发展中的关键技术之一。
1+X集成电路理论复习题与参考答案
1+X集成电路理论复习题与参考答案1、在集成电路中，将掩膜版上的图形位置及几何尺寸转移到光刻胶上的工艺是（）。
A、薄膜制备B、光刻C、刻蚀D、金属化答案：B在集成电路中，将掩膜版上的图形位置及几何尺寸转移到光刻胶上的工艺是光刻。
2、晶圆进行扎针测试时，完成晶圆信息的输入后，需要核对（）上的信息，确保三者的信息一致。
A、MAP图、探针台界面、晶圆测试随件单B、MAP图、测试机操作界面、晶圆测试随件单C、MAP图、软件版本、晶圆测试随件单D、MAP图、软件检测程序、晶圆测试随件单答案：B3、在制备完好的单晶衬底上，沿其原来晶向，生长一层厚度、导电类型、电阻率及晶格结构都符合要求的新单晶层，该薄膜制备方法是（）。
A、外延B、热氧化C、PVDD、CVD答案：A外延是在制备完好的单晶衬底上，沿其原来晶向，生长一层厚度、导电类型、电阻率及晶格结构都符合要求的新单晶层。
4、重力式外观检查是在( )环节之前进行的。
A、编带B、测试C、分选D、真空包装答案：D重力式分选机设备芯片检测工艺流程：上料→测试→分选→编带（SOP）→外观检查→真空包装。
5、使用化学机械抛光进行粗抛时,抛光区域温度- 般控制在()A、38~50°CB、20~50°CC、20~30°CD、20~38°C答案：A一般抛光区的温度控制在38~50°C (粗抛)和20~30°C (精抛)。
6、在版图设计过程中，N-MOS管的源极接（），漏极接（），P-MOS管的源极接（），漏极接（）。
A、地、高电位、电源、低电位B、地、高电位、GND、高电位C、地、高电位、GND、低电位D、电源、高电位、GND、低电位答案：C7、若遇到需要编带的芯片，在测试完成后的操作是( )。
A、测试B、上料C、编带D、外观检查答案：C转塔式分选机的操作步骤一般为：上料→测试→编带→外观检查→真空包装。
8、使用测编一体的转塔式分选设备进行芯片测试时，如果遇到需要编带的芯片，在测试完成后的操作是（）。
集成电路期末考试知识点答案
集成电路期末考试知识点答案-------------------------------------------1------------------------------------------------1、哪一年在哪儿发明了晶体管？发明人哪一年获得了诺贝尔奖？1947贝尔实验室肖克来波拉坦巴丁发明了晶体管1956获诺贝尔奖2、世界上第一片集成电路是哪一年在哪儿制造出来的？发明人哪一年为此获得诺贝尔奖？Jack kilby 德州仪器公司1958年发明2000获诺贝尔奖3、什么是晶圆？晶圆的材料是什么？晶圆是指硅半导体集成电路制作所用的硅晶片，材料是硅4、目前主流集成电路设计特征尺寸已经达到多少？预计2016 年能实现量产的特征尺寸是多少？主流0.18um 22nm5、晶圆的度量单位是什么？当前主流晶圆的尺寸是多少？英寸12英寸6、摩尔是哪个公司的创始人？什么是摩尔定律？英特尔芯片上晶体管数每隔18个月增加一倍7、什么是SoC？英文全拼是什么？片上系统 System On Chip8、说出Foundry、Fabless 和Chipless 的中文含义。
代工无生产线无芯片9、一套掩模一般只能生产多少个晶圆？1000个晶圆10、什么是有生产线集成电路设计？电路设计在工艺制造单位内部的设计部门进行11、什么是集成电路的一体化(IDM)实现模式？设计制造和封装都集中在半导体生产厂家内进行12、什么是集成电路的无生产线(Fabless)设计模式？只设计电路而没有生产线13、一个工艺设计文件(PDK)包含哪些内容？器件的SPICE参数、版图设计用的层次定义、设计规则和晶体管电阻电容等器件以及通孔焊盘等基本结构版图，与设计工具关联的设计规则检查、参数提取、版图电路图对照用的文件。
14、设计单位拿到PDK 文件后要做什么工作？利用CAD/EDA工具进行电路设计仿真等一系列操作最终生成以GDS-II格式保存的版图文件，然后发给代工单位。
集成电路试卷及答案
一、名词解释1. 运放输入失调电压Uos为了使集成运放在零输入时达到零输出，需在其输入端加一个直流补偿电压，这个直流补偿电压的大小即为输入失调电压，两者的方向相反。
2．共模拟制比CMRR集成运放工作于线性区时，其差模电压增益Aud 与共模电压增益Auc 之比称为共模抑制比，即 或3．单位增益带宽GW指集成运放在闭环增益为1倍状态下，当用正弦小信号驱动时，其闭环增益下降至0.707倍时频率。
4．电压比较器鉴别灵敏度鉴别灵敏度又称为分辨率或转换精度，它是指电压比较器的输出状态发生跳变所需要的输入模拟信号电压的最小变化量。
5．D/A 转换器分辨率是指DAC 能分辨的最小输出模拟增量，取决于输入数字量的二进制位数。
6．A/D 转换器分辨率对应于最小数字量的模拟电压值称为分辨率，它表示对模拟信号进行数字化能够达到多细的程度。
二、简答题1．仪器放大器的特点仪器放大器是具有高增益、高增益精度、高共模抑制比、高输入电阻、低噪声、高线性度的集成放大器；主要应用于小信号放大。
2．迟滞电压比较器与普通电压比较器的区别迟滞电压比较器具有两个门限电位：上门限电位、下门限电位，并具有正反馈回路，从而获得迟滞特性，同时也加快了比较器的转换过程。
3．新型低压差集成稳压器的特点，其主要应用于怎样的系统？ 新型低压差集成稳压器把输入/输出电压差降低到0.5~0.6V 。
甚至65~150mV ，显著提高了稳压电源的效率。
在笔记本电脑、小型数字仪表和测量装置及通信设备等电池供电的系统中得到广泛应用。
uc udCMRR A A =(dB) lg 20CMRR uc ud ⎪⎪⎭⎫ ⎝⎛=A A1．简述逐次比较型A/D转换器的工作原理，并绘出其原理框图。
（1）MSB高位输出为1，其余个位全为0，U X与D/A转换器输出U0比较，若U X﹥U0比较器输出为低电平，使寄存器的输出不变。
若U X﹤U0，比较器输出为高电平，寄存器MSB 的高位输出变为0（2）MSB次高位输出为1 U X与D/A转换器输出U0比较，若U X﹥U0比较器输出为低电平，使寄存器的输出不变。
集成电路总结(附重点知识点参考答案)
1.集成电路重点知识复习点1.芯片制作过程中主要的工艺有哪些？主要的三项工艺：薄膜制备工艺、光刻/图形转移工艺、掺杂工艺薄膜制备工艺：在晶圆表面生长或淀积数层材质不同，厚度不同的膜层，如器件工作区的外延层，绝缘介质层，金属层等。
该工艺通过常用方法有：外延生长，氧化，淀积。
图形转移工艺：包括掩膜版的制作，涂光刻胶，曝光（光刻），显影，烘干，刻蚀。
电路结构以图形的形式制作在光刻掩膜版上。
然后通过图形转换工艺转移精确转移到硅晶片上。
掺杂工艺：包括扩散工艺和离子注入工艺。
各种杂质按照设计要求掺杂到晶圆上，形成晶体管的源漏端以及欧姆接触等。
2.PN结形成的过程是什么？在纯净的本增半导体中少量掺杂施主杂质，如磷，取代硅原子，就形成了N型半导体。
参与导电的主要是带负电的电子，电子为多数载流子，又称多子。
空穴为少数载流子，又称少子。
在纯净的本增半导体中少量掺杂受主杂质，如硼，取代硅原子，就形成了P型半导体。
因为参与导电的主要是带正电的空穴，空穴为多子。
当P型半导体和N型半导体放在一起之后，多子和少子从浓度高的区域向浓度低的区域扩散，P区留下的不能移动的负离子和N区留下的不能移动的正离子在半导体交界面形成了一个很薄的空间电荷区，又称耗尽层。
这就是PN结。
ＰＮ结有内电场，由N区指向P区，内电场阻止多子的扩散运动，促使少子的漂移运动。
最终PN结达到动态平衡。
ＰＮ结具有单向导电性，当外加正向电压（Ｐ区接正电压）时，ＰＮ结处于导通状态，结电阻很小。
当外加负向电压（Ｎ区接正电压）时，ＰＮ结处于截止状态，结电阻很大。
当反向电压加到一定程度，PN结会击穿二损坏。
3.典型的N阱CMOS的剖面图是什么？4.MOS器件的工作区域有哪些？每个区域中的载流子是如何运作的？以NMOS为例：截止区：Vgate加较小的正电压，外加电场使得正电荷积聚在栅极，同时，空穴被排斥到更为底层的主体的衬底区；当空穴被排斥，在栅极下端的主体的P区表面，只留下带负电的不可移动的离子,耗尽区在栅极下方形成；Vgate进一步加大，更多衬底的少子被吸引到表面，当Vgs=VT时，表面将产生足够的电子，使得主体表面形成一层很薄的N型区，此N型区域中，电子的浓度大于空穴的浓度。
集成电路设计基础期末考试复习题
1.摩尔定律的内容：单位面积芯片上所能容纳的器件数量，每12-18个月翻一番。
2.摩尔定律得以保持的途径：特征尺寸不断缩小、增大芯片面积及单元结构的改进。
3.图形的加工是通过光刻和刻蚀工艺完成的。
4.在场区中，防止出现寄生沟道的措施：足够厚的场氧化层、场区注硼、合理的版图。
5.形成SOI材料的三种主要技术：注氧隔离技术、键合减薄技术、智能剥离技术。
6.实际的多路器和逆多路器中输入和输出一般是多位信息，如果对m个n位数据进行选择，则需要n位m选一多路器。
7.在氧化层上形成所需要的图形的步骤：甩胶、曝光、显影、刻蚀、去胶。
8.版图设计规则可以用两种形式给出：微米规则和λ规则。
9.常规CMOS结构的闩锁效应严重地影响电路的可靠性，解决闩锁效应最有效的办法是开发多晶硅技术。
10.要实现四选一多路器，应该用2位二进制变量组成4个控制信号，控制4个数据的选择。
11.摩尔分析了集成电路迅速发展的原因，他指出集成度的提高主要是三方面的贡献：特征尺寸不断缩小、芯片面积不断增大、器件和电路结构的不断改进。
12.缩小特征尺寸的目的：使集成电路继续遵循摩尔定律提高集成密度；提高集成度可以使电子设备体积更小、速度更高、功耗更低；降低单位功能电路的成本，提高产品的性能/价格比，使产品更具竞争力。
13.N阱CMOS主要工艺步骤：衬底硅片的选择→制作n阱→场区氧化→制作硅栅→形成源、漏区→形成金属互连线。
14.解决双极型晶体管纵向按比例缩小问题的最佳方案之一，就是采用多晶硅发射极结构，避免发射区离子注入对硅表面的损伤。
15.n输入与非门设计考虑，根据直流特性设计：Kr=KN/KP=n3/2；根据瞬态特性设计：Kr=KN/KP=n。
n输入或非门设计考虑，根据直流特性设计：Kr=KN/KP=n-3/2；根据瞬态特性设计：Kr= Kr=KN/KP=1/n.16.CE等比例缩小定律要求器件的所有几何尺寸，包括横向和纵向尺寸，都缩小k倍；衬底掺杂浓度增大K倍；电源电压下降K倍。
(完整版)集成电路设计复习题及解答
集成电路设计复习题绪论1．画出集成电路设计与制造的主要流程框架。
2．集成电路分类情况如何？集成电路设计1．层次化、结构化设计概念，集成电路设计域和设计层次2．什么是集成电路设计？集成电路设计流程。
（三个设计步骤：系统功能设计逻辑和电路设计版图设计）3．模拟电路和数字电路设计各自的特点和流程4．版图验证和检查包括哪些内容？如何实现？5．版图设计规则的概念，主要内容以及表示方法。
为什么需要指定版图设计规则？6．集成电路设计方法分类？（全定制、半定制、PLD）7．标准单元/门阵列的概念，优点/缺点，设计流程8．PLD设计方法的特点，FPGA/CPLD的概念9．试述门阵列和标准单元设计方法的概念和它们之间的异同点。
10．标准单元库中的单元的主要描述形式有哪些？分别在IC设计的什么阶段应用？11．集成电路的可测性设计是指什么？Soc设计复习题1.什么是SoC？2.SoC设计的发展趋势及面临的挑战？3.SoC设计的特点?4.SoC设计与传统的ASIC设计最大的不同是什么？5.什么是软硬件协同设计？6.常用的可测性设计方法有哪些？7. IP的基本概念和IP分类8.什么是可综合RTL代码?9.么是同步电路，什么是异步电路，各有什么特点？10.逻辑综合的概念。
11.什么是触发器的建立时间（Setup Time），试画图进行说明。
12.什么是触发器的保持时间（Hold Time），试画图进行说明。
13. 什么是验证，什么是测试，两者有何区别？14.试画图简要说明扫描测试原理。
绪论1、 画出集成电路设计与制造的主要流程框架。
2、集成电路分类情况如何？集成电路设计1． 层次化、结构化设计概念，集成电路设计域和设计层次分层分级设计和模块化设计．将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎩⎪⎨⎧按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOS B iMOS 型B iMOS CMOS NMOS PMOS 型MOS双极型单片集成电路按结构分类集成电路这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。
《集成电路设计原理》试卷及答案解读
电科《集成电路原理》期末考试试卷一、填空题1.（1分） 年，第一次观测到了具有放大作用的晶体管。
2．（2分）摩尔定律是指 。
3.集成电路按工作原理来分可分为 、 、 。
4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。
5.（4分）MOSFET 可以分为 、 、 、四种基本类型。
6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。
7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。
8．（2分）CMOS 逻辑电路的功耗可以分为 和 。
9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。
10.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。
二、画图题：（共12分）1．（6分）画出由静态CMOS 电路实现逻辑关系Y ABD CD =+的电路图，要求使用的MOS 管最少。
2.（6分）用动态电路级联实现逻辑功能Y ABC =,画出其相应的电路图。
三、简答题：（每小题5分，共20分） 1.简单说明n 阱CMOS 的制作工艺流程，n 阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS 工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。
4.简述动态电路的优点和存在的问题。
四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为 2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。
《集成电路测试》期末复习题库【附答案】
《集成电路测试》期末复习题库【附答案】（试题按章节分类）【填空】1、切筋成型其实是两道工序：切筋和打弯，通常同时完成。
2、对SMT装配来讲，尤其是高引脚数目框架和微细间距框架器件，一个突出的问题是引脚的非共面性。
3、打码方法有多种，其中最常用的是印码：包括油墨印码(ink marking)和激光印码(Laser Marking)两种。
4、在完成打码工序后，所有器件都要100％进行测试。
这些测试包括一般的目检、老化试验和最终的产品测试。
5、对于连续生产流程，元件的包装形式应该方便拾取，且不需作调整就能够应用到自动贴片机上。
【选择】1、气密性封装是指完全能够防止污染物（液体或固体）的侵入和腐蚀的封装形式，通常用作芯片封装的材料中，能达到所谓气密性封装的只有：金属、陶瓷和玻璃2、金属封装现有的封装形式一般包括平台插入式金属封装、腔体插入式金属封装、扁平式金属封装和圆形金属封装等。
3、根据所使用材料的不同，元器件封装主要分为金属封装、陶瓷封装和塑料封装三种类型。
4、金属封装由于在最严酷的使用条件下具有杰出的可靠性而被广泛用于军事和民用领域。
【讨论】1、各向异性材料、各向同性材料的区别是什么？所有物理性质在不同方向是一样的是各向同性材料，大部分物理性质在不同方向是不一样的是各向异性材料。
2、除氧化铝外，其他陶瓷封装材料有哪些？氮化铝、碳化硅、氧化铍、玻璃陶瓷、钻石等材料。
【填空】6、金属与玻璃之间一般黏着性不佳。
7、控制玻璃在金属表面的湿润能力是形成稳定粘结最重要的技术。
8、玻璃密封材料的选择应与金属材料的种类配合。
9、酚醛树脂、硅胶等热硬化型塑胶为塑料封装最主要的材料。
【选择】5、塑料封装具有低成本、薄型化、工艺较为简单、适合自动化生产等优点。
6、玻璃密封的主要缺点是：强度低、脆性高。
7、通孔插装式安装器件又分为以下几种：（1）塑料双列直插式封装：（2）单列直插式封装（3）塑料针栅封装8、去溢料方法：机械喷沙、碱性电解法、化学浸泡+高压水喷法。
集成电路基础知识单选题100道及答案解析
集成电路基础知识单选题100道及答案解析1. 集成电路的英文缩写是（）A. ICB. CPUC. PCBD. ROM答案：A解析：集成电路的英文是Integrated Circuit，缩写为IC。
2. 以下不属于集成电路制造工艺的是（）A. 光刻B. 蚀刻C. 焊接D. 扩散答案：C解析：焊接通常不是集成电路制造的核心工艺，光刻、蚀刻和扩散是常见的制造工艺。
3. 集成电路中，负责存储数据的基本单元是（）A. 晶体管B. 电容器C. 电阻器D. 触发器答案：D解析：触发器是集成电路中用于存储数据的基本单元。
4. 以下哪种材料常用于集成电路的制造（）A. 玻璃B. 塑料C. 硅D. 铝答案：C解析：硅是集成电路制造中最常用的半导体材料。
5. 集成电路的发展遵循（）定律A. 摩尔B. 牛顿C. 爱因斯坦D. 法拉第答案：A解析：集成电路的发展遵循摩尔定律。
6. 集成电路封装的主要作用不包括（）A. 保护芯片B. 散热C. 提高性能D. 便于连接答案：C解析：封装主要是保护、散热和便于连接，一般不能直接提高芯片的性能。
7. 在数字集成电路中，逻辑门是由（）组成的A. 二极管B. 三极管C. 场效应管D. 晶闸管答案：C解析：场效应管常用于数字集成电路中构成逻辑门。
8. 以下哪种集成电路属于模拟集成电路（）A. 微处理器B. 计数器C. 放大器D. 编码器答案：C解析：放大器属于模拟集成电路，其他选项通常属于数字集成电路。
9. 集成电路的集成度是指（）A. 芯片面积B. 晶体管数量C. 工作频率D. 功耗答案：B解析：集成度通常指芯片上晶体管的数量。
10. 集成电路设计中，常用的硬件描述语言有（）A. C 语言B. Java 语言C. VerilogD. Python 语言答案：C解析：Verilog 是集成电路设计中常用的硬件描述语言。
11. 以下关于集成电路测试的说法错误的是（）A. 可以检测芯片的功能是否正常B. 可以提高芯片的可靠性C. 测试只在生产完成后进行D. 有助于筛选出不合格的芯片答案：C解析：集成电路测试在生产过程的多个阶段都可能进行，不只是在生产完成后。
集成电路考试简答题
集成电路简答题1趋肤效应：与频率有关，高频电流倾向于主要在导体的表面流动，其电流密度随进入导体的深度而呈指数下降。
2噪声是指在逻辑节点上不希望发生的电压和电流的变化，一个门的稳态参数衡量的该电路对制造过程中发生偏差和噪声干扰的稳定性。
噪声源的类型：与信号摆幅Vsw成正比的噪声。
它对信号节点的影响用gVsw来表示；固定噪声。
它对信号节点的影响等于fVnf,Vnf是噪声源的幅值，而f是从噪声到信号节点的传递函数。
3简述ＣＭＯＳ反相器噪声容限的定义：所谓噪声容限，是指电路在噪声干扰下，逻辑关系发生偏离的最大允许值，若输入信号中混入了干扰，当干扰大过反相器输入电压阈值时，则使原本应该是高电平的输出信号转化翻转为低电平，或使原本应该是低电平的输出信号翻转为高电平。
4扇入：一个门的扇入定义为该门输入的数目。
扇出：表示连接到驱动门输出端的负载门的数目N，增加一个门的扇出会影响它的逻辑输出电平。
5降低大扇入延时的方法：（１）调整ＭＯＳ管尺寸：加大ＭＯＳ管尺寸，能将降低串联期间的电阻，减小时间常数（２）逐级增大MOS管尺寸：即MOS管尺寸，M1>M2>M3>M4，可以使R1<R2<R3<R4,这样降低了其主要作用的电阻（3）重新安排输入：找到关键信号，决定关键路径（4）重组逻辑结构6简述集总RC模型：把每段导线烦人总导线电阻集总成一个电阻R，把电容集总成一个电容C，这个简单模型就是集总RC模型。
7RC树性质：（1）该电路仅有一个输入节点（2）所有的电容都在某个节点和地之间（3）该电路并不包含任何电阻回路。
共享电阻：它代表从根节点s和该电路节点k和节点i这两条路径公用的电阻。
路径电阻：源节点s和该路径的任何节点i之间存在唯一的电阻路径，这条路径的总电阻即8简述理想导线和集总模型：（1）理想导线：一般电路上，导线是没有任何附加参数接寄生参数的简单连线，这样的导线对电路的特性没有任何影响（2）集总模型：倒显得电路参数一般是沿着它的长度分布的，不能集中在一点，当然，当只有一个寄生元件支配时，把其他寄生参数影响小的元件各个不同部分集总成单个电路元件，这就是集总模型。
《集成电路设计原理》试卷及答案
电科《集成电路原理》期末考试试卷一、填空题1.（1分） 年，第一次观测到了具有放大作用的晶体管。
2．（2分）摩尔定律是指 。
3.集成电路按工作原理来分可分为 、 、 。
4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。
5.（4分）MOSFET可以分为 、 、 、 四种基本类型。
6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。
7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。
8．（2分）CMOS 逻辑电路的功耗可以分为 和 。
9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。
DD 13210.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。
AB Y 1AB23二、画图题：（共12分）1．（6分）画出由静态CMOS电路实现逻辑关系Y ABD CD=+的电路图，要求使用的MOS管最少。
2.（6分）用动态电路级联实现逻辑功能Y ABC=,画出其相应的电路图。
三、简答题：（每小题5分，共20分）1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。
4.简述动态电路的优点和存在的问题。
四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。
集成电路测试与验证_东北大学中国大学mooc课后章节答案期末考试题库2023年
集成电路测试与验证_东北大学中国大学mooc课后章节答案期末考试题库2023年1.答案:10,55.5%2.如果电路中一条线路的SCOAP中CC 0值为25，则意味着通过向电路的输入指定适当的值，这条线路总是可以设置为0答案:错误答案: 110,011答案:测试通常包括对被测电路的输入(CUT)应用一组测试刺激，同时分析输出响应，如图1.1所示，为所有通过测试的输入刺激产生正确的输出响应的电路被认为是无故障的。
那些在测试过程中任何一点都不能产生正确响应的电路被认为是有故障的。
测试在VLSI设备生命周期的各个阶段执行，包括VLSI开发过程、电子系统制造过程，在某些情况下，还包括系统级操作。
在本节中，我们将从VLSI开发过程开始，研究这些不同类型的测试。
5.给定电路中有两个固定故障，使用PPSFP故障模拟技术，来确定给定的输入向量可以检测出哪个故障。
问，考虑故障alpha时，电路输出c为（）答案:1006.给定电路中有两个固定故障，使用PPSFP故障模拟技术，来确定给定的输入向量可以检测出哪个故障。
问：考虑故障belta时，电路输出c为（）答案:1117.题7所示电路中，输入的test pattern能够检测出电路中的两个固定故障答案:正确e the nominal-delay event-driven simulation technique. Norminal delay;two-input gate 1ns; three-input gate 1.2ns； inverter 0.6ns. Inertial delay: all gates, 0.3ns. Question: at time stamp 0.6ns, what is the event list?答案: {(E,1)}。
1+X集成电路理论知识复习题库含答案
1+X集成电路理论知识复习题库含答案1、组装电子产品有很高的技术要求，包括严格的安装顺序如（）。
A、先低后高B、先易后难C、先重后轻D、先一般元器件后特殊元器件答案：ABD2、电镀工序中在进行清洗后会进行干燥处理，一般采用（）或（）的方式。
A、悬挂晾干B、气泵吹干C、挤压速干D、高速甩干答案：BD略3、在集成电路制造工艺中，测量二氧化硅膜厚度的方法有（）。
A、比色法B、光干涉法C、椭圆偏振法D、四探针法答案：ABC4、运放组件的整体布局的一般按照以下顺序（）。
A、按照具体电路的对称性要求以及电路结构，将电路中的具体晶体管按照电路中的相对位置对称排布B、按照具体电路设计的文件，确定每个支路通过的最大工作电流C、按照每个支路的最大工作电流对应的导线宽度增加一定的裕量，确保电路的性能D、根据具体电路的要求，确定电路中的输入输出引线，确定其与电源和地在整体布局中的位置答案：ABCD5、切割机显示区可以进行（）、（）等操作。
A、给其他操作人员发送消息B、设置参数C、切割道对位D、操作过程中做笔记答案：BC略6、电镀的主要目的是增强暴露在塑封体外面的引线的（）和（）。
A、防水性B、抗氧化性C、抗腐蚀性D、耐高温能力E、美观性答案：BC略7、属于湿法刻蚀的优点的是（）。
A、各向同性B、各向异性C、提高刻蚀的选择比D、不产生衬底损伤答案：CD湿法刻蚀可以控制刻蚀液的化学成分，使得刻蚀液对特定薄膜材料的刻蚀速率远大于其他材料的刻蚀速率，从而提高刻蚀的选择比，同时也不产生衬底损伤。
湿法刻蚀的效果是各向同性的，这导致刻蚀后的线宽难以控制，是湿法刻蚀的缺点。
8、防静电铝箔袋的作用是（）。
A、防静电B、防电磁干扰C、防潮D、防水答案：ABCD防静电铝箔袋具有防静电、防电磁干扰、防潮三大功能，具有良好的防水、阻氧、避光等特点，可以最大程度地保护静电敏感元器件免受潜在静电危害。
9、在进入集成电路制造车间前注意着装规范，其目的是为了防止人体、衣物等产生（）和（）对芯片造成损害。
集成电路期末试题及答案
集成电路期末试题及答案Michael Chen2022年1月10日第一部分：选择题1. 集成电路是指（）A. 多个电路板连接在一起B. 多个电子元件连接在一起C. 多个电气设备连接在一起D. 多个电子器件集成在一起答案：D2. 集成电路的分类依据是（）A. 外部尺寸B. 工作原理C. 制造工艺D. 功耗大小答案：C3. 集成电路的封装形式包括（）A. DIPB. SIPC. QFPD. 以上都是E. 以上都不是答案：D4. CMOS是指（）A. 生物科学中的一种病毒B. 一种通信协议C. 一种数字电路设计技术D. 一种模拟电路设计技术答案：C5. 集成电路的发展趋势是（）A. 更小封装B. 更低功耗C. 更高速度D. 以上都是答案：D第二部分：填空题1. 集成电路的最早应用是在（电子计算机）中。
2. 集成电路制造工艺的重要步骤包括薄膜沉积、光刻和（蚀刻）。
3. 集成电路的数字功耗由（开关功耗）和（短路功耗）组成。
4. 集成电路的封装形式除了DIP、SIP、QFP外，还有（BGA）。
5. 集成电路的发展史上的一个重要里程碑是第一个微处理器（Intel 4004）的发布。
第三部分：简答题1. 请简要解释集成电路的概念，并举例说明。
答：集成电路是将多个电子器件（如晶体管、电容器等）集成在一个芯片上的电路。
通过微影工艺在芯片上形成电路连接，实现各种电路功能。
例如，常见的操作放大器、时钟芯片、存储器等都是利用集成电路技术制造的。
2. 请介绍集成电路制造工艺中的薄膜沉积步骤。
答：薄膜沉积是集成电路制造工艺中的重要步骤之一。
它通过在芯片表面上沉积一层薄膜，为后续工艺提供基础。
常用的薄膜沉积工艺包括物理气相沉积（PVD）和化学气相沉积（CVD）。
PVD是通过物理方法将金属或其它物质蒸发或溅射到芯片表面形成薄膜；CVD则是通过化学反应使气相中的化合物在芯片表面沉积。
薄膜沉积可以实现金属导线、绝缘层等结构的形成，为后续的光刻、蚀刻工艺提供基础。
集成电路设计基础_华中科技大学中国大学mooc课后章节答案期末考试题库2023年
集成电路设计基础_华中科技大学中国大学mooc课后章节答案期末考试题库2023年1.画小信号等效电路时，恒定电流源视为。
答案:开路2.模拟集成电路设计中可使用小信号分析方法的是。
答案:增益3.模拟集成电路设计中可使用大信号分析方法的是（）。
答案:输出摆幅4.题1-1-1 中国高端芯片联盟正式成立时间是：。
答案:2016年7月5.题1-1-2 如下不是集成电路产业特性的是：。
答案:低风险6.题1-1-3 摩尔定律是指集成电路上可容纳的晶体管数目，约每隔：个月便会增加一倍，性能也将提升一倍。
答案:187.MOS管的小信号模型中，体现沟长调制效应的参数是（）。
答案:8.工作在饱和区的MOS管，可以被看作是一个。
答案:电压控制电流源9.下图中的MOS管工作在区（假定Vth=0.7V）。
【图片】答案:饱和区10.一个MOS管的本征增益表述错误的是。
答案:与MOS管电流无关11.工作在区的MOS管，其跨导是恒定值。
答案:饱和12.MOS管中相对最大的寄生电容是。
答案:栅极氧化层电容13.MOS管的小信号输出电阻【图片】是由MOS管的效应产生的。
答案:沟长调制14.题1-1-4 摩尔定律之后，集成电路发展有三条主线，以下不是集成电路发展主线的是：。
答案:SoC15.题1-1-5 单个芯片上集成约50万个器件，按照规模划分，该芯片为：。
答案:VLSI16.题1-1-6 年发明了世界上第一个点接触型晶体管。
答案:194717.题1-1-7 年发明了世界上第一块集成电路。
答案:195818.题1-1-8 FinFET等多种新结构器件的发明人是：。
答案:胡正明19.题1-1-9 集成电路代工产业的缔造者：。
答案:张忠谋20.题1-1-10 世界第一块集成电路发明者：。
答案:基尔比21.MOS管一旦出现现象，此时的MOS管将进入饱和区。
答案:夹断22.MOS管从不导通到导通过程中，最先出现的是。
答案:耗尽23.在CMOS模拟集成电路设计中，我们一般让MOS管工作在区。
1+X集成电路理论知识试题+答案
1+X集成电路理论知识试题+答案1、晶圆越大，晶圆的制造成本越高。
A、正确B、错误答案：B晶圆越大，晶圆的制造成本越低，但对材料技术和生产技术的要求更高。
2、输入引线一定要尽量短，而且尽量用最上层的金属设计，且输入输出引线尽量远离，尽量不要交叉。
A、正确B、错误答案：A3、防静电点检在刷员工上岗证时，需要站在地上保持接，身份证通过后，开始检测静电。
A、正确B、错误答案：B防静电点检时，双脚站在防静电测试仪指定位置，在刷卡位置刷员工上岗证，此时系统会对人员身份进行自动识别。
刷员工上岗证时，双脚需要站在防静电测试仪的指定位置，不能直接站在地上。
4、测试夹具的日常维护时，测试夹具若长时间不使用，请及时从设备上取下，用防静电袋包裹好，归类存放于干燥、阴凉处，以免发生氧化、受潮。
（）A、正确B、错误答案：A5、晶圆研磨和晶圆切割前都需要在晶圆背面进行覆膜。
A、正确B、错误答案：B晶圆蓝膜专为晶圆研磨、切割而设计，它具有高黏着力，使晶圆在研磨、切割过程中不脱落、不飞散，从而能被确实地研磨或切割。
其中晶圆研磨是对晶圆背面进行研磨，故需要在晶圆的正面覆上蓝膜；而晶圆切割是在其正面进行切割，所以需要在晶圆的背面覆上蓝膜。
6、芯片检测工艺中，由于芯片上有印章且盖带透明，所以在编带完成后不需要在编带盘上贴小标签。
A、正确7、转塔式分选机进行测前光检时，会在光检显示区显示光检结果，其中进行方向判断时，会在界面上显示的角度360度。
A、正确B、错误答案：B转塔式分选机设备进行测前光检时，光检显示区的角度说明有：0°、90°、180°、270°，没有360°。
8、金属钨常常采用CVD法来制备。
A、正确B、错误答案：A金属钨常常采用化学气相沉积CVD法来制备。
9、晶圆具有各向异性特点，切片时要按照一定的方向进行。
A、正确B、错误答案：A10、作为与加工线之间的接口文件，制版文件主要内容包括芯片的基本信息和工艺层次等。
1+X集成电路理论复习题与答案
1+X集成电路理论复习题与答案一、单选题（共40题，每题1分，共40分）1、平移式分选机设备测试环节的流程是：( )。
A、吸取、搬运芯片→入料梭转移芯片→压测→记录测试结果→搬运、吹放芯片B、入料梭转移芯片→吸取、搬运芯片→压测→记录测试结果→搬运、吹放芯片C、入料梭转移芯片→搬运、吹放芯片→压测→记录测试结果→吸取、搬运芯片D、搬运、吹放芯片→入料梭转移芯片→吸取、搬运芯片→压测→记录测试结果正确答案：B答案解析：平移式分选机设备测试环节的流程是：入料梭转移芯片→吸取、搬运芯片→压测→记录测试结果→搬运、吹放芯片。
2、金属钨在集成电路中通常用于（）。
A、填充塞B、金属连线C、阻挡层D、焊接层正确答案：A答案解析：金属钨在集成电路中通常用于钨填充塞。
3、双极型与单极型集成电路在性能上的主要差别是（）。
A、双极型器件工作频率高、功耗大、温度特性好、输入电阻大，而单极型器件正好相反B、双极型器件工作频率高、功耗低、温度特性好、输入电阻小，而单极型器件正好相反C、双极型器件工作频率高、功耗大、温度特性差、输入电阻小，而单极型器件正好相反D、双极型器件工作频率低、功耗大、温度特性好、输入电阻小，而单极型器件正好相反正确答案：C4、芯片检测工艺过程中一般有拼零操作，下面对拼零描述正确的是（）。
A、一个内盒中最多有三个印章号B、每次拼零时可以对多个产品进行操作C、零头电路不需要进行检查D、拼零时遵循“先入先出”的原则正确答案：D5、晶圆切割的作用是（）。
A、对晶圆边缘进行修正B、将完整的晶圆分割成单独的晶粒C、在完整的晶圆上划出切割道的痕迹，方便后续晶粒的分离D、切除电气性能不良的晶粒正确答案：B答案解析：晶圆切割将整片晶圆切割成一颗颗独立的晶粒，用于后续集成电路的制造。
6、打开安装好的keil软件，点击工具栏“魔术棒”按钮，点击（）选项，选择目标芯片。
A、TargetB、C/C++C、DebugD、Device正确答案：D7、（）是指按照一定的方式将杂质掺入到半导体等材料中，改变材料电学性质，达到形成半导体器件的目的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路期末考试知识点答案目录集成电路期末考试知识点答案 (1)Part I (2)Part II (5)Part III (11)Part IV (15)Part V (23)Part VI (27)Part VII (33)Part VIII (41)Part I1、哪一年在哪儿发明了晶体管？发明人哪一年获得了诺贝尔奖？1947贝尔实验室肖克来波拉坦巴丁发明了晶体管 1956获诺贝尔奖2、世界上第一片集成电路是哪一年在哪儿制造出来的？发明人哪一年为此获得诺贝尔奖？Jack kilby 德州仪器公司1958年发明 2000获诺贝尔奖3、什么是晶圆？晶圆的材料是什么？晶圆是指硅半导体集成电路制作所用的硅晶片，材料是硅4、目前主流集成电路设计特征尺寸已经达到多少？预计2016 年能实现量产的特征尺寸是多少？主流0.18um 22nm5、晶圆的度量单位是什么？当前主流晶圆的尺寸是多少？英寸12英寸6、摩尔是哪个公司的创始人？什么是摩尔定律？英特尔芯片上晶体管数每隔18个月增加一倍7、什么是SoC？英文全拼是什么？片上系统 System On Chip8、说出Foundry、Fabless 和Chipless 的中文含义。
代工无生产线无芯片9、一套掩模一般只能生产多少个晶圆？1000个晶圆10、什么是有生产线集成电路设计？电路设计在工艺制造单位内部的设计部门进行11、什么是集成电路的一体化(IDM)实现模式？设计制造和封装都集中在半导体生产厂家内进行12、什么是集成电路的无生产线(Fabless)设计模式？只设计电路而没有生产线13、一个工艺设计文件(PDK)包含哪些内容？器件的SPICE参数、版图设计用的层次定义、设计规则和晶体管电阻电容等器件以及通孔焊盘等基本结构版图，与设计工具关联的设计规则检查、参数提取、版图电路图对照用的文件。
14、设计单位拿到PDK 文件后要做什么工作？利用CAD/EDA工具进行电路设计仿真等一系列操作最终生成以GDS-II格式保存的版图文件，然后发给代工单位。
15、什么叫“流片”？像流水线一样通过一系列工艺步骤制造芯片。
16、给出几个国内集成电路代工或转向代工的厂家。
上海中芯国际上海宏力半导体上海华虹NEC 上海贝岭无锡华润华晶杭州士兰常州柏玛微电子17、什么叫多项目晶圆(MPW) ？MPW 英文全拼是什么？将多个使用相同工艺的集成电路设计放在同一晶圆片上流片，完成后每个设计可以得到数十片芯片样品Multi-Project-Wafer18、集成电路设计需要哪些知识范围？系统知识，电路知识，工具知识，工艺知识19、对于通信和信息学科，所包括的系统有哪些？程控电话系统，无线通信系统，光纤通信系统等；信息学科：有各种信息处理系统。
20、RFIC、MMIC 和M3IC 是何含义？射频电路微波单片集成电路毫米波单片集成电路21、著名的集成电路分析程序是什么？有哪些著名公司开发了集成电路设计工具？SPICE程序Cadence、Synopsis和Mentor Graphics等公司22、从事逻辑电路级设计和晶体管级电路设计需要掌握哪些工具？逻辑：掌握VHDL或Verilog HDl等硬件语言描述及相应的分析和综合工具晶体管：掌握SPICE或类似的电路分析工具。
23、为了使得IC 设计成功率高，设计者应该掌握哪些主要工艺特征？从芯片外延和掩膜制作，光刻，材料淀积和刻蚀，杂质扩散或注入，到滑片封装的全过程。
24、SSI、MSI、LSI、VLSI、ULSI 的中文含义是什么？英文全拼是什么？SSI（small-scale integration）小规模集成电路；MSI(Middle-scale integration)中规模集成电路；LSI（large-scale integration）大规模集成电路；VLSI（very-large-scale integration）甚大规模集成电路ULSI（Ultra-large-scale integration）超大规模集成电路。
Part II1、电子系统特别是微电子系统应用的材料有哪几类？导体半导体绝缘体2、集成电路制造常用的半导体材料有哪些？硅、砷化镓、磷化铟3、为什么说半导体材料在集成电路制造中起着根本性的作用？集成电路通常制作在半导体衬底材料上，集成电路的基本元件是依据半导体特性构成。
4.半导体材料得到广泛应用的原因是什么？参杂、温度、光照都可以改变半导体导电能力，以及多种由半导体形成结构中，注入电流会发射光（发光二极管）5、Si、GaAs、InP 三种基本半导体材料中，电子迁移率最高的是哪种？最低的是哪种？GaAs Si6、在过去40 年中，基于硅材料的多种成熟工艺技术有哪些？双极性晶体管（BJT）、结型场效应管（J-FET）、P型场效应管（PMOS）、N型场效应管（NMOS）、互补型金属-氧化物-半导体场效应管（CMOS）和双极性管CMOS（BiCMOS）等7、硅基最先进的工艺线晶圆直径已达到多少？0.13umCMOS 工艺制成的CPU 运行速度已达多少？12英寸 2Ghz8、为什么市场上90%的IC 产品都是基于Si 工艺的？原料丰富、技术成熟、价格低9、与Si 材料相比，GaAs 具有哪些优点？1.GaAs中非平衡少子饱和漂移速率大约是Si的4倍，2.在GaAs中，电子和空穴可直接复合，而Si不行。
3. GaAs中价带与导带之间的禁带为1.43eV，大于Si的1.11eV10、GaAs 晶体管最高工作频率fT 可达多少？而最快的Si 晶体管能达到多少？150Ghz 几十GHz11、基于GaAs 的集成电路中有哪几种有源器件？MESFET、HEMT和HBT三种有源器件。
12、为什么说InP 适合做发光器件和OEIC？InP中电子与空穴的复合是直接进行的13、IC 系统中常用的几种绝缘材料是什么？SiO2、SiON、Si3N414、什么是欧姆接触和肖特基接触？在半导体表面制作金属层后，如果参杂浓度较高，隧道效应抵消势垒的影响形成欧姆接触：如果参杂浓度较低，金属和半导体结合面就形成肖特基接触。
15、多晶硅的特点？多晶硅是单质硅的一种形态、特性随结晶度与杂质原子而改变、应用广泛16、在MOS 及双极型器件中，多晶硅可用来做什么？栅极、源极与漏极（或双极器件的基区与发射区）的欧姆接触、基本连线、薄PN 结的扩散源、高值电阻等17、什么是材料系统？由一些基本材料，如在Si, GaAs或InP制成的衬底上或衬底内，用其它物质再生成一层或几层材料。
18、半导体材料系统？是指不同质的几种半导体(GaAs与AlGaAs,Si与SiGe等)组成的层结构19、异质半导体材料的主要应用有哪些？制作异质结双极性晶体管HBT、高电子迁移率晶体管HEMT、高性能的LED及LD。
20、什么是半导体/绝缘体材料系统？半导体与绝缘体相结合的材料系统21、晶体和非晶体的区别？晶体具有一定几何外形如硅和锗，非晶体无固定形状如玻璃、橡胶22、什么是共价键结构？.最外层的价电子不仅受到自身原子核的作用，还要受到相邻原子核的作用，这样每个价电子就不局限于单个原子，可以转移到相邻的原子上去，这种价电子共有化的运动就形成了晶体中的共价键结构。
23、什么是本征半导体和杂质半导体？征半导体是一种纯净的、结构完整的半导体晶体。
在本征导体中参入微量的杂质，就形成了杂质半导体（N、P）24、本征半导体有何特点？电子浓度与空穴浓度相同，热力学零度没有自由电子，载流子少、导电性差、温度稳定性差25、杂质半导体中，多子和少子是如何形成的？在本征半导体中掺入少量的3价元素，如硼、铝或铟，有3个价电子，形成共价键时，缺少1个电子，产生1个空位。
空穴为多数载流子，电子为少数载流子。
在本征半导体中掺入少量的5价元素，如磷、砷或锑，有5个价电子，形成共价键时，多余1个电子。
电子为多数载流子，空穴为少数载流子。
26、什么是扩散运动？什么是漂移运动？扩散运动：由于PN结交界面两边的载流子浓度有很大的差别，载流子就要从浓度大的区域向浓度小的区域扩散。
漂移运动：进入空间电荷区的空穴在内建电场作用下向P区漂移，自由电子向N区漂移。
27、PN 结的主要特点是什么？单向导电性28、双极型三极管三个区有什么不同？发射区的掺杂浓度远远高于基区和集电区，基区做的很薄，集电结的面积大于发射结的面积。
29、双极型三极管有几种工作状态？每个状态PN 结偏置情况如何？发射结正偏集电结反偏时为放大工作状态、发射结正偏集电结也正偏时为饱和工作状态、发射结反偏集电结也反偏时截止工作状态、发射结反偏集电结正偏为反向工作状态。
30、在放大状态下，三极管内部载流子传输过程是怎样进行的？发射结的注入、基区中的输运与复合和集电区的收集31、为什么晶体管的反向工作状态一般不用，尤其是在集成电路中更是如此？由于晶体管的实际结构不对称，特别是在集成电路中，发射区嵌套在基区内，基区嵌套在集电区内，发射结比集电结小很多反向电流放大倍数βR比βF小很多32、MOS 管的核心结构是什么？导体、绝缘体与衬底的掺杂半导体这三层材料叠在一起构成33、根据形成导电沟道载流子类型的不同，MOS 管有几种类型？NMOS和PMOS34、简述PMOS 管的具体结构。
半导体部分的结构包含由两个P型硅的扩散区隔开的N型硅区域，这层型硅区域之上覆盖了由一个绝缘层和一个栅极的导电电极构成的夹层结构，两个P型硅的扩散区分别通过与金属导体的欧姆接触，形成源极和漏极。
35、简述MOS 管的导电沟道是如何形成的？N反型层与源漏两端的N型扩散层连通36、什么叫阈值电压？阈值电压是否可变？阈值电压为负时称为什么电压？引起沟道区产生强表面反型的最小栅电压，称为阈值电压V T 。
往往用离子注入技术改变沟道区的掺杂浓度，从而改变阈值电压。
夹断电压。
37、对NMOS 晶体管，注入何种杂质使阈值电压增加或降低？P型杂质增加、N 型杂质降低。
38、根据阈值电压不同，常把MOS 器件分为几种？增强型和耗尽型39、在CMOS 电路里，MOS 管一般采用何种类型？增强型40、为什么说MOS 晶体管是一种电压控制器件？当栅源电压V GS等于开启电压V T时，器件开始导通，当源漏间加电压V DS且V GS=V T 时，由于源漏电压和栅-衬底电压而分别产生的电场水平和垂直分量的作用，沿着沟道就出现了导电。
源漏电压（V DS>0）所产生的电场水平分量起着使电子沟道向漏极运动的作用。
随着源漏电压的增大，沿沟道电阻的压降会改变沟道的形状。
41、MOS 管的IDS 大小除与源漏电压和栅极电压有关外，还与哪些因素有关？源漏之间的距离、沟道宽度、开启电压、栅绝缘氧化层的厚度、栅绝缘层的介电常数、载流子的迁移率42、一个MOS 管的正常导电特性可分为几个区域？夹断、线性、饱和43、说明MOS 管“线性区”沟道及漏极电流特点。