复习题(数电答案)

1．下列四种类型的逻辑门中，可以用（ D ）实现与、或、非三种基本运算。

A. 与门 B. 或门 C. 非门 D. 与非门 2. 根据反演规则，CD C B A F ++=)(的反函数为（A ）。

A. ))(('
'
'
'
'
'
D C C B A F ++= B. ))(('
'
'
'
'
'
D C C B A F ++= C. ))(('
'
'
'
'
'
D C C B A F += D. ))(('
'
'
'
'
D C C B A F ++= 3.逻辑函数F=)(B A A ⊕⊕ =（ A ）。

A. B
B. A
C. B A ⊕
D. B A ⊕
4. 最小项ABCD 的逻辑相邻最小项是（ A ）。

A. ABCD
B. ABCD
C. ABCD
D. ABCD 5. 对CMOS 与非门电路，其多余输入端正确的处理方法是（D ）。

A. 通过大电阻接地（>1.5K Ω）
B. 悬空
C. 通过小电阻接地（<1K Ω）
D. 通过电阻接+VCC 6. 下列说法不正确的是（ C ）。

A ．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑。

B ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）。

C ．OC 门输出端直接连接可以实现正逻辑的线与运算。

D ．集电极开路的门称为OC 门。

7．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( C ) 。

A. 11111101
B. 10111111
C. 11110111
D. 11111111
8. 若用JK 触发器来实现特性方程为1
+n Q
Q AB Q +=A ，则JK 端的方程为（ A ）。

A.J=AB ，K=A
B.J=AB ，K=A
C. J =A ，K =AB
D.J=B A ，K=AB 9．要将方波脉冲的周期扩展10倍，可采用（ C ）。

A 、10级施密特触发器 B 、10位二进制计数器 C 、十进制计数器 D 、10位D/A 转换器
10. 一个16选1的数据选择器，其地址输入端有（ C ）个。

A.1
B.2
C.4
D.16
11. 8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出0
12Y Y Y ••的值是（ C ）。

A ．111 B. 010 C. 000 D. 101
12．已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为( C )。

A B Q n+1 说明 0 0 Q n 保持 0 1 0 置0 1 0 1 置1 1
1
Q n
翻转
A ． Q n+1 ＝A B. n n 1n Q A Q A Q +=+ C. n n 1n Q
B Q A Q +=+ D. Q n+1 ＝ B
13．将D 触发器改造成T 触发器，如图所示电路中的虚线框内应是（ C ）。

A. 或非门
B. 与非门
C. 异或门
D. 同或门
14. 用触发器设计一个12进制的计数器，至少需要( B )个触发器。

A ．3 B ．4
C ．6
D ．5
15. 若输入CP 脉冲的频率为10kHz ，通过某计数器后输出信号的频率为1kHz ；则该计数器的模为（ C ）。

A.4
B.8
C.10
D.12 16. 右图所示电路为由555定时器构成的（ A ）。

A 、施密特触发器 B 、多谐振荡器 C 、单稳态触发器 D 、T 触发器
17. 下列A/D 转换器，转换速度最快的是 (B )。

A. 逐次比较型
B. 并行比较型
C. 双积分型
D. 以上一样
18．在何种输入情况下，“或非”运算的结果是逻辑1（ A ）。

A ．全部输入是0 B.全部输入是1
C.任一输入为0，其他输入为1
D.任一输入为1，其他输入为0。

19. 对TTL 与非门电路，其多余输入端正确的处理方法是（ B ）。

A. 通过大电阻接地（>1.5K Ω） B. 悬空
C. 通过小电阻接地（<1K Ω）
D. 通过电阻接+VCC 20. 下列说法不正确的是（ C ）。

A ．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑
B ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）
C ．OC 门输出端直接连接可以实现正逻辑的线与运算
D ．集电极开路的门称为OC 门
21. 4位环形计数器，可得到最大计数长度是（ D ）。

22. 假设某3位异步二进制加法计数器的初始状态为010，则4个CP 后计数状态为（ B ）。

A. 001 B. 110 C. 000 D. 111
23. 八输入端的编码器按二进制数编码时，输出端的个数是（ B ）。

A ．2个
B ．3个
C ．4个
D ．8个 24．四个输入的译码器，其输出端最多为（D ）。

A ．4个
B ．8个
C ．10个
D ．16个 25. 为实现将JK 触发器转换为D 触发器，应使（A ）。

A.J=D,K=D ’
B. K=D,J=D ’
C.J=K=D
D.J=K='
D 26. 某计数器的状态转换图如下，其计数的容量为( B )
A ． 八 B. 五 C. 四 D. 三
定时器组成的多谐振荡器，欲使振荡频率增加，则可( A )。

A.减少C B.增加R1和R2 C.增加U CC D.增大C 28.下列哪个不需要触发信号就能输出矩形波的是（ C ）。

A ．斯密特触发器 B.单稳态触发器 C.多谐振荡器 D. 计数器
29. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲
A. 0
B. 4 C . 8 D. 16
000
001
010
011
100
101 110
111
CP 作用下，四位数据的移位过程是（ A ）。

A. 1011--0110--1100--1000--0000
B. 1011--0101--0010--0001--0000
C. 1011--1100--1101--1110--1111
D. 1011--1010--1001--1000--0111 30. 某EPROM 有8位数据线，13位地址线，其存储容量为（C ）。

A. 8×13
B. 28×13
C. 213×8
D. 28×213
31 .已知8位A/D 转换器的参考电压UR=-5V ，输入模拟电压UI=3.91V ， 则输出数字量为（ A ）。

A.11001000
B.11001001
C.11001010
D.11001011
32. 74HC48输出高电平有效，它可以用来驱动（ B ）显示器。

A. 共阳极 B. 共阴极
C. 共阳极或共阴极
D. 共阳极与共阴极
１．（101101）2=( 45 )10=( 2D )16 ( 27 )10=( 11011 )2=( 1B )16 （57）10=（ 01010111 ）8421BCD 2. 16(8)C =(140)a ，a= 10
3、A+AB= A+B ； A(A+B)= A+B ；
；A+B 4．将2004个“1”异或起来得到的结果是 0 。

1．1FFEH ＝（ 8190 ）10； （1011.01）2=（ ）10 2. 异或A ○
+B=_A ’B+AB ’_____； 同或 A ○·B=_AB+A ’B ’___ 3. 如下图所示，Y1= (AB)’(CD)’ ，该电路实现 线与 功能。

6．利用对偶规则，写出下列函数的对偶式：
L=))((C A B A ++，则其对偶式L '= A’B+AC 7. 将逻辑函数L 转换成最小项表达式:
L(A,B,C)= AB C B A B A +++))((= A’ BC+AB’C+ABC+ABC’
4. 不仅考虑两个_加数___相加，而且还考虑来自_低位进位__相加的运算电路，称为全加器。

5. 组合逻辑电路的输出只与 输入 有关；与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的输入有关，还与电路的 状态 有关。

6. 触发器按逻辑功能可分为RS 触发器、 JK 触发器、 T 触发器和D 触发器。

8. 函数Y ABC AC BC =++最小项和的形式为 A ’BC+AB ’C+ABC+A ’B ’C+A ’B ’C 9．逻辑函数Y AB B AB =++的最简与或式为 A+B
10. 某逻辑门V 0H(min)=2.4V ，V 0Ｌ(min)=０.4V ，V ＩH(min)=2.０V ，V ＩＬ(min)=０.８V ，则高电平的噪声容限ＶＮＨ＝ Ｖ，低电平的噪声容限ＶＮＬ＝ Ｖ。

7. JK 触发器的特征方程：1
+n Q
=( )，D 触发器的特征方程：1
+n Q
=
( )。

8. 555定时器的应用非常广泛，应用555定时器可以方便地组成_施密特触发器_____、___多谐振荡器__等电路。

9. A/D 转换器的主要性能指标有转换精度、 转换速度 ，已知被转换信号的上限频率为10KHz ，则A/D 转换器的采样频率应高于 20KHZ 。

10. 存储容量为4K×8位的RAM 存储器，其地址线为 12 条、数据线为 8 条。

12．两二进制数相加时，不考虑低位的进位信号是 半 加器。

13．如图1-1所示为TTL 的三态门电路，EN=0时，Y= 高阻态 ；EN=1时，Y= A’ 。

1．（57）10=（ 01010111 ）8421BCD =( 111001 )2 。

2. A+AB=________；A(A+B)=________ 。

3. TTL 器件输入脚悬空相当于输入 高 电平。

用CMOS 门电路驱动TTL 门电路必须考虑 电平匹配 问题。

4. 组合逻辑电路的基本单元是 门电路 ，时序逻辑电路的基本单元是 触发器 。

5. 逻辑函数L= C B AC +是否可能产生竞争冒险？ 可能 ；如果可能，该表达式应改成 AC+BC ’+AB 就会消除竞争冒险。

（如果判断不会产生竞争冒险，则第二空不填。

） 14. 设周期性数字波形的高电平持续10ms ，低电平持续5ms ，占空比q ＝ 10/15 。

该
数字波形若为方波，则占空比q ＝ 1/2 。

15. 电路图如图1－2，L= A ○
+B ○+C ，该电路可以实现 奇偶判别 功能。

15．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ 10111111 ）。

6. “计数器”一词中的“计数”，所计的是_时钟脉冲___的个数，要构成一个11进制的计数器，最少要 4 个触发器。

A
10K
EN
&
Y
=1
=1
A B
C
L 图
1－2 图1－1
7. 欲构成能记最大十进制数为999的计数器，至少需要 3 片十进制加法计数器， 或 3 片4位二进制加法计数器芯片。

8. 555定时器的应用非常广泛，应用555定时器可以方便地组成______________、____________________等电路。

21、异步清零的概念是 该控制端不受时钟控制，只要有效，触发器状态马上清零 。

22、设A ，B ，C 开关合上为1，L 灯亮为1：
L 的逻辑表达式为L ＝（ABC ）
L 的逻辑表达式为L ＝（ AB+C ）
9. 某D/A 转换器的最小输出电压为0.04V ，最大输出电压为10.02V,该转换器的分辨率为 0.00399 ，位数为 8 。

10. 存储容量为4K ×8位的RAM 存储器，其地址线为 12 条、数据线为 8 条 28图1－3是多路数据选择器构成的电路，A 1、A 0分别是地址码高位和低位的输入端，以A 、
29. 如图1-4所示电路，采用 置数法 方式构成计数器，可以实现 7 进制计数器。

若CP 的频率是140KHz ，则输出频率= 20K Hz 。

30. 两片中规模集成电路10进制计数器串联后，最大计数容量为 100 进制。

31. 某8位D/A 转换器器，已知U REF =―10V ，已，输入Ｄ７～Ｄ０＝10000000，则输出ＵＯ
＝ 5 Ｖ。

32. 写出题中各触发器的特性方程。

B
A
1
+n Q
＝（ Q ’）
1+n Q ＝（ Q ’）
1
+n Q
＝（ X ）
1
+n Q
＝（ Q ’ ）
24.
本图是一个八段共阴LED ，8段的引脚为dp 至a （dp 为最高位，a 为最低位）。

在图上标出a,b,c,d,e,f,g,dp ；若数据线为3FH ，则LED 将显示 8 。

25．驱动共阳极七段数码管的译码器的输出电平为 低电平 有效。

26. 与下列真值表对应的表达式L= X ○·Y 。

1． 用公式法将函数化为最简与或式：D C A BC B A C A Y '''++''+''==A ’+BC （过程自己
写出来）
.2.用公式法将函数化为最简与或式： =),,(C B A F B A C B C B B A +++=
3用卡诺图法化简函数（要求画出化简过程）：
F(A ，B ，C ，D)＝∑m(2，3，9，11，12)+∑d(5，6，7，8，10，13)=AC ’+B ’C （过程自己写）
4.用卡诺图法化简函数（要求画出化简过程）：
Y （A 、B 、C 、D ）=∑m （0, 2, 3, 4,）＋ ∑d （ 8, 10, 11）=A’C’D’+B’C(过程自己写)
1、根据输入信号A 、B 、C 的波形，画出输出信号F 的波形：
2、用与非门和反相器实现逻辑函数)(B A AB F ++=
（注：先把原式化为适合题意的表达式，后作电路图） F=((A ’B)’(AB ’)’)’ （ 电路图自己画） 3、请用74138加适当的与非门实现函数：（注：X 为高位，Z 为低位）
，要求先推导出适合题意的逻辑表达式，后作图。

（74138各引脚接线都要标注）
A=X,B=Y,C=Z; F=(Y0’Y3’Y5’Y7’)’ G1=1，G2A=G2B=0，（电路图自己画好） 4.设边沿（下降沿）JK 触发器的初始状态为0，CP 、J 、K 信号如图所示，试画出触发器输
出端Q 的波形。

Q
6．试画出下列触发器的输出波形Q1和Q2。

设触发器的初态为0。

7. ①
②
③
1
CP
④ 其中X=1
8. （注：下列各图，QDQCQBQA 中QD 为最高位，DCBA 中D 为最高位，RCO 为进位输出端） ①、用反馈清零法实现12进制计数（74161是异步清0）
EP=ET=1，LD=1,ABCD=0000，QD 和QC 接与非门输入端，与非门输出接RD 。

（自行完成作图） ②、反馈置数法实现12进制计数（74161是同步预置） EP=ET=1，RD=1,ABCD=0000，QD,QB,QA 接与非门输入端，与非门输出接LD 。

（自行完成作图）
③、用RCO 端反馈至LD 置数法实现12进制计数
EP=ET=1，RD=1,DCBA=0100，RCO 接LD, （自行完成作图）
④、用二块74161的级联构成30进计数器，其中1#
74161为低位，2#
74161为高位，采用反
馈清零法，作图。

9. 试利用3线—8线译码器74138和与非门实现逻辑函数： L =BC C AB C B A ++'''' （要求写出必要的过程，并在下图上画出电路图）
A2=A,A1=B,A0=C;
S1=1，S2=S3=0;
L=(Y1’Y3’Y4’Y7’)’（自行完成作图部分）
10.某同步时序逻辑电路如图所示。

写出该电路的驱动方程、状态方程和输出方程。

驱动方程：
J1= X K1= X ’
J2= Q1 K2= Q1’
状态方程：
=*1Q X =*2Q Q1
输出方程：
Z ＝ Q1Q2’
11.写出图示逻辑图中各电路的状态方程。

1.Q *=A
2.Q *=Q
3.Q *=Q ’
4.Q *=Q ’
5.Q *
=Q ’
13. 用两片同步十进制计数器74160构成二十四进制计数器，要求:具有进位输出信号，画出电路图，加上适当的说明，并标明哪一片是低位，哪一片是高位。

用置数法，计数从00000000-00100011
用清零法，计数从00000000-00100100
14.在给出的4位权电阻网络D/A 转换器中，已知V REF =-5V ，试计算当d 3、d 2、d 1、d 0每一位输入代码分别为1时在输出端所产生的模拟电压值，当输入为0101时输出电压的大小是多少？d3=2.5V,d2=1.25V,d1=0.625v,d0=0.3125V;
当输入为0101时输出为1.5625V
15．化简下列逻辑函数：
（1）=),,,(D C B A F C B A D A B A D C AB CD B A ++++=AB ’+AC ’+AD ’（过程略）
（2）F （A 、B 、C 、D ）=∑m （0, 2, 3, 4,）＋ ∑d （ 8, 10, 11）
2. 试分析下图逻辑电路，写出逻辑表达式和真值表，表达式化简后再画出新的逻辑图
6.试分析下图逻辑电路，写出逻辑表达式和真值表，并判断该逻辑图的逻辑功能
Y=AB+BC+AC 功能：当输入大于或等于两个1是输出为1
4.试分析下图所示的时序电路，画出其状态表和状态图，分析电路是否有自启动能力。

设电路的初始状态为0。

Q0*=Q1’ Q1*=Q0+Q1’
5.试采用JK 触发器设计一个三位异步二进制加法和减法计数器，并将该电路改为减法器，给出设计过程，并画出各电路图。

6. 某逻辑门的输出与输入关系如下, 写出该逻辑门的逻辑表达式。

A
B
A
B
C Y
& & & &
F
F= AB’+A’B
7．试写出下图电路L的逻辑函数式，且说明电路的功能。

（74LS138：3线-8线译码器）A
B
C
L
L=A’B’C+A’BC’+AB’C’+ABC。