A12计算机中常用的数字电路

以此类推，得：
Ci , Ci1, Ci2 , Ci3,......
二、基本组合逻辑电路
1. 加法器
当i=0时：
C0 G0 P0C1 C1 G1 P1C0 G1 P1(G0 P0C1) C2 G2 P2C1 G2 P2G1 P2P1(G0 P0C1) C3 G3 P3C2 G3 P3G2 P3P2G1 P3P2P1(G0 P0C1) Ci
A B C C' S
输入: A、B、C 输出: S、C’
二、基本组合逻辑电路
1. 加法器
2) 全加器
A B C C' S
真值表
A B C S C’ 0 0000 0 1010 1 0010 1 1001 0 0111 0 1101 1 0101 1 1111
二、基本组合逻辑电路
1. 加法器
2) 全加器
1. 加法器
5) 4位并行加法器(超前进位加法器) —— 74LS283
二、基本组合逻辑电路
1. 加法器
5) 16位并行加法器
S15-12
S11-8
S7-4
S3-0
二、基本组合逻辑电路
2. 译码器
1) 概述
功能：n位输入，可产生2n位输出， 但只有序号对应于n位输入编码的输出位才有效
应用：地址译码器、指令译码器
功能: 完成1位二进制加法运算
A B
CS
输入: A、B 输出: S、C
二、基本组合逻辑电路
1. 加法器
1) 半加器
A B
CS
真值表 AB S C 0000 0110 1010 1101
AB
=1 S (结果)
&
C (进位)
AB
C
HA
S
二、基本组合逻辑电路
1. 加法器
2) 全加器
功能: 完成1位带进位的二进制加法运算
一、基本逻辑门电路
8. 逻辑门的实现
最简单的与、或、非门
与门
或门
非门
一、基本逻辑门电路
8. 逻辑门的实现
TTL非门
一、基本逻辑门电路
8. 逻辑门的实现
TTL与非门
一、基本逻辑门电路
8. 逻辑门的实现
TTL或非门
一、基本逻辑门电路
几个问题:
1) 构成任意数字逻辑至少需要几种基本门电路? 2) 门电路输入端可以并联吗? 3) 门电路输出端可以并联吗? 4) 我们设计出的电路能完全按我们的要求工作吗？
3. 组合逻辑中的竞争-冒险问题
二、基本组合逻辑电路
2. 译码器
2) 3-8译码器原理
二、基本组合逻辑电路
2. 译码器
3) 常用3-8译码器——74LS138
二、基本组合逻辑电路
问题:
我们设计出的逻辑电路能完全按我们的要求工作吗？
二、基本组合逻辑电路
3. 组合逻辑中的竞争-冒险问题
竞争-冒险的现象和原因
二、基本组合逻辑电路
Q
0
0
1
0
1
0
1
0
0
1
1
0
注: A 0 Q B
一、基本逻辑门电路
6. 异或门
电路符号
A
=1
Q
B
逻辑表达式
Q A B (A * B) (A B)
真值表
A
B
Q
0
0
wk.baidu.com
0
0
1
1
1
0
1
1
1
0
一、基本逻辑门电路
7. 基本门电路的其他表示符号
一、基本逻辑门电路
8. 逻辑门的实现
一、基本逻辑门电路
9. 狄摩根定律(反演律)
AB AB AB A*B
一、基本逻辑门电路
10. 推拉式输出门不可 并联！！！
一、基本逻辑门电路
10. 推拉式输出门不可 并联！！！
一、基本逻辑门电路
11. OC门
一、基本逻辑门电路
11. OC门
一、基本逻辑门电路
12. 三态门
真值表 Enable A B 1 00 1 11 0 0Z 0 1Z Z: 高阻状态
S0 P0 C1 S1 P1 C0 P1 (G0 P0C1) S2 P2 C1 P2 (G1 P1(G0 P0C1) ) S3 P3 C2 P3 (G2 P2G1 P2P1(G0 P0C1) ) Si
二、基本组合逻辑电路
Si Ai Bi Ci1 Ci Ai Bi ( Ai Bi )Ci1
定义两个与进位无关的中间变量G(Generate),P(Propagate)：
Gi Ai Bi Pi Ai Bi
代入第i位加法和及进位表达式，得：
Si Pi Ci1
Ci Gi PiCi1
(1)
二、基本组合逻辑电路
1. 加法器
第i+1位加法和及进位表达式为：
Si1 Pi1 Ci
Ci1 Gi1 Pi1Ci
(2)
(1)代入(2)，得：
Ci1 Gi1 Pi1(Gi PiCi1) Gi1 Pi1Gi Pi1PiCi1 (3)
计算机中常用的数字电路
一、基本逻辑门电路
一、基本逻辑门电路
1. 与门
电路符号
A
&
Q
B
逻辑表达式
Q=A*B
真值表
A
B
Q
0
0
0
0
1
0
1
0
0
1
1
1
注: A=1 => Q=B
一、基本逻辑门电路
2. 或门
电路符号
A
≥1
Q
B
逻辑表达式
Q=A+B
真值表
A
B
Q
0
0
0
0
1
1
1
0
1
1
1
1
注: A=0 => Q=B
S (结果)
≥1
C' (进位)
二、基本组合逻辑电路
1. 加法器
3) n位串行加法器(行波进位加法器)
An-1 Bn-1
An-2 Bn-2
Cn-1
Cn-2
Cn-3
A1 B1
A0 B0
C1
C0
C-1
Sn-1
Sn-2
S1
S0
二、基本组合逻辑电路
1. 加法器
4) 并行加法器(超前进位加法器)
N位加法中，加数为An，Bn，第i位加法的和及进位的逻辑表达式为：
一、基本逻辑门电路
3. 非门
电路符号
逻辑表达式
A
1
Q
QA
真值表
A
Q
0
1
1
0
一、基本逻辑门电路
4. 与非门
电路符号
A
&
Q
B
逻辑表达式
Q AB
真值表
A
B
Q
0
0
1
0
1
1
1
0
1
1
1
0
注: A 1 Q B
一、基本逻辑门电路
5. 或非门
电路符号
A
≥1
Q
B
逻辑表达式
Q AB
真值表
A
B
一、基本逻辑门电路
12. 三态门
双向三态门
真值表
Enable Dir 11 10 0x
Z: 高阻状态
AB A→B B→A ZZ
一、基本逻辑门电路
12. 三态门
三态门的应用
一、基本逻辑门电路
12. 三态门
常用三态门
单向三态门
双向三态门
二、基本组合逻辑电路
二、基本组合逻辑电路
1. 加法器
1) 半加器