数字逻辑 数字电路仿真实验报告

数字电路仿真 实验报告

一、实验目的

（1）学会组合逻辑电路的特点；

（2）利用逻辑转换仪对组合逻辑电路进行分析与设计。 二、实验内容

设计一个4人表决电路。即如果3人＆或3人以上同意，则通过；反正，则被否决。用与非门实现。 三、实验原理

组合逻辑电路是根据给定的逻辑问题，设计出能实现逻辑功能的电路。用小规模集成电路实现组合逻辑电路，要求是使用的芯片最少，连线最少。 *用途：表决 *逻辑框图： 输入端 输出端

*逻辑功能表

Input

Output

A1

A2

A3 A4 ＆ Y

A1 A2 A3 A4

Sum 1000 (任意顺序，只在乎最后结果） >3

0 1100(任意顺序，只在乎最后结果） 1110(任意顺序，只在乎最后结果） >=3

1

1111(任意顺序，只在乎最后结果）

电平的个数之和，其和小于3则输出0，表决不成功，其和大于或者等于3则输出1，表决成功。

*逻辑框图：

*逻辑功能表

inputs and sum output A1 sum A2 sum A3 sum

A4 sum 1

1

1

2 1

3

1

4 1

输入端

0 3 1

0 2 1 3 1 0 2 0

0 1 1 2

1 3 1

0 2 0

0 1

1 2 0

0 1 0

0 0 1 1

1 2

1 3 1

0 2 0

0 1

1 2 0

0 1 0

0 0

1 1

1 2 0

0 1 0

0 0

1 1 0

0 0 0

输入的数据依次相加，若最后和的结果大于等于3则输出1，否则输出0

四、实验步棸

1、编写源代码。

(1)打开QuartusⅡ软件平台，点击File中得New Project新建工程，将工程名称建得跟文件夹名称一样为ren。在File 中New建立一个VHDL文件。VHDL语言设计如下：

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY ren IS

PORT (A1,A2,A3,A4:IN STD_LOGIC;

Y:OUT STD_LOGIC);

END;

ARCHITECTURE bhv OF ren IS

BEGIN

PROCESS(A1,A2,A3,A4)

VARIABLE SUM:INTEGER RANGE 0 TO 4;

BEGIN

SUM:=0;

IF A1='1'THEN SUM:=SUM+1;END IF;

IF A2='1'THEN SUM:=SUM+1;END IF;

IF A3='1'THEN SUM:=SUM+1;END IF;

IF A4='1'THEN SUM:=SUM+1;END IF;

IF SUM>=3 THEN Y<='1';

ELSE Y<='0';

END IF;

END PROCESS;

END;

(2)点击File/Save as以“.vhd”为扩展名存盘文件，命名为“ren.vhd”,保存时勾选“Add file to current file”选项。点击“processing”选择“compile tool”进行全编译，直至出现图1证明编译成功。

图1

2.点击File中得New建立一个波形文件。

（1）点击“new”中“vector waveform file”,然后双击空白处出现界面1，单击“Node Finder”,进入界面2，在“Filter”下拉列表中选择“Pins all”,点击“list”，“Nodes Found”框格中出现节点，双击节点选中节点，使

节点名出现在选中的节点框格“Selected Nodes”中.点击“OK”返回界面

1,再点击“OK”完成节点选择。

（2）点击“Edit”中“end time”,出现界面3，将时间设定为2.0 us；点击“Edit”中“grid size”,出现界面4，将周期设定为100ns.

界面1

界面2

界面3

界面4

（3）点击选中节点g，将周期从下至上按A4、A3、A2、A1依次设置为800、400、200、100。出现的波形如图2

图2

（4）点击File/Save as以“.vwf”为扩展名存盘文件，命名为“ren.vwf”,保存时勾选“Add file to current file”选项。

3. 波形仿真及验证。保存波形文件后，点击”processing“中”Generate functional simulation netlist”,命令产生功能仿真网表。出现成功后提示后，点击”assignments“中”settings”，出现以下界面5。点击左侧栏中“simulator Settings”,在”Simulation mode”的下拉列表中选择“Functional”,指定波形激励文件”Silulation input“为本波形文件“n.vwf”,点击“ OK ”完成设定。点击“Processing”中的“Start simulation”,开始功能仿真。若仿真成功，会提示仿真成功图3，能够从Simulation Report窗口查看结果，见图4。