D触发器教程
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
概述
一、基本要求 1. 有两个稳定的状态 (0、1)，以表示存储内容； 2. 能够接收、保存和输出信号。 二、现态和次态
1. 现态： Qn 触发器接收输入信号之前的状态。 2. 次态： Qn?1 触发器接收输入信号之后的状态。
三、分类 1. 按电路结构和工作特点： 基本、同步、边沿。
2. 按逻辑功能分：RS 、JK、D 和 T(T?)。
Q
如 1 ? 0，延迟时间为 tPHL ；
0 ? 1，延迟时间为 tPLH 。 由于实际中翻转延迟时间相对于脉
&
&
信G信号1 号同不时同撤时消撤,出
冲的宽度和周期很小，故可视为 0。 设触发器初始状态为 0：
现消S不，确状定态状确态定R
S
S
R
R
Q
Q
Q
Q
三、现态、次态、特性表和特性方程
1. 现态和次态
现态Qn：触发器接收输入信号之前的状态。 次态Qn＋1：触发器接收输入信号之后的新状态。
2. 特性表和特性方程
特性表
R S Q n Q n+1
00 0 0 00 1 1 01 0 1 01 1 1 10 0 0
简化特性表 Q n+1
RS
00 01
Qn Qn
1
+1
Q
保持 置1
RS
n
0
00
0
01
1
11
10
EN
R&
1
TQ
ENG
S
&
EN
EN
1
1
EN
2. 由或非门组成： CC4043
(R三器RSSRSRSSRS?态0011––––––––––略内1123341234S111111212态特0101)?12356含10245E性0111N41R11A1B2233A3个S表RSSRSRSS77基1Q锁4不84Q10Z67L本2nn9+存+用S71VRC92高触QQQS保持不许123C注置置触1阻发479允3发10器QQQQ1234
4.2 同步触发器
4.2.1 同步 RS 触发器 同步触发器：触发器的工作状态不仅受输入端 (R、S)
控制，而且还受时钟脉冲 (CP) 的控制。 CP (Clock Pulse): 等周期、等幅的脉冲串。
基本 RS 触发器：S — 直接置位端； (不受 CP 控制) R — 直接复位端。
同步触发器： 同步 RS 触发器 同步 D 触发器
3. 其他： TTL 和 CMOS ，分立和集成。
4.1 基本触发器
4.1.1 由与非门组成
一、电路及符号
01 Q
Q01 Q Q
Q=0 0态
&
&
Q=1
G1
G SR
10
S
210
R SR
Q=1 1态
Q=0
二、工作原理
01 Q
&
G1
10
S
Q01
&
G
201
R
S ? 1, R ? 0 Q = 0 0 态
Q=1
一、电路组成及工作原理
1. 电路及逻辑符号
Q
Q
G
&
1
S
&
G3
&G R2
& G4
பைடு நூலகம்QQ
SC R S PCPR
QQ
SC R S 1CPR
S CP R
2. 工作原理
当 CP = 0 S ? R ? 1
曾用符号 国标符
Qn?1 ? Qn
号
保持
当 CP = 1 S ?CP ? S ?1 ? S R ?CP ? R ?1 ? R
“置 0”或“复位” (Reset)
S ? 0, R ? 1
Q=1 1态
Q=0
“置 1”或“置位” (Set)
Q ? S Q Q ? RQ S ? R ? 0 Q和Q 均为UH
R 先撤消： 1 态
S? R?1
Q= Q
S 先撤消： 0 态
“保持”
Q?Q
信号同时撤消： 状态不定 (随机)
简化波形图
状态翻转过程需要一定的延迟时间 , Q
01 1 10 0
置 1 具有置 0、置 1、保持功能。
1 1 不用 置 0 2. 问题：输入电平直接控制输
Q n+1= S + RQ 不n 许
RS ? 0 约束条件
出状态，使用不便，抗干扰能 力差；R、S 之间有约束。
4.1.3 集成基本触发器
一、CMOS 集成基本触发器
1. 由与非门组成： CC4044
“置 1”
R ? 1, S ? 0
R? S?1
Qn?1 ? 0, Qn? 1 ? 1
“置 0”
Q n? 1、Q n? 1均为U L
“不允许”
若高电平同时撤消，则状态 不定。
Q
Q 波S
G
>1
1
>1 G
形 图
R
Q
2
R
S
Q
三、特性表和特性方程
四、基本 RS 触发器主
R S Q n+1
要特点
0 0 Q n 保持 1. 优点：结构简单，
0
10 11
不0 用置不允0 1
1
1
0
10 1 11 0 11 1
0
不用 不用
许Q n+1= S + RQ n 特性方 RS ? 0 约束条件
4.1.2 由或非门组成
一、电路及符号
Q
Q QQ
二、工作原理
R? S?0
G
>1
1
>1 G
2
R
S
Qn?1 ? Qn , Qn?1 ? Qn
RS RS
“保持”
R ? 0, S ? 1 Q n?1 ? 1,Q n? 1 ? 0
0 0
置0
CP = 1 期间接受输入信号；
1110 1111
不用 不用
不许
CP = 0 期间输出保持不变。
（抗干扰能力有所增强）
2. RS 之间有约束
4.2.2 同步 D 触发器
一、电路组成及工作原理
Q
Q
S ? D, R ? D
Q n? 1 ? S ? RQ n
? D ? DQ n ? D
（CP = 1期间有效） 简化电路：省掉反相器。
二、TTL 集成基本触发器
74279、74LS279
Q
&
&
S
R
Q
&
&
SS R
12
RSSRSRSSR––––––––––1123312341212
1 2 3 5 6 10 11 12 14
1R16
+VC
C
1S 1
4
A1S74279Q 7 B22RS747L9S2Q2 9
3R 3S
8
3 13
A
Q
Q1 Q2 Q3 Q4
与基本 RS 触发器功能相同
特性表：
特性方程 :
CP R S Q n Q n+1 注
Q n? 1 ? S ? RQ n
0 ? ? ? Q n 保持
RS ? 0 约束条件
1000 1001 1010 1011 1100 1101
0 1
保持
1
CP = 1期间有效 二、主要特点
1 置1
1. 时钟电平控制
D1 CP1、
2
D2
1 1D 40 7 1L
E
R 1 S CP
1D
GD
Q n? 1 ? S5 ? RQ n
二、主要特点
&
G1 S
&G R2
G3& S
&
R
G4
1
CP
D
1. 时钟电平控制，无约束问题；
2. CP = 1 时跟随。 (Qn?1 ? D) 下降沿到来时锁存 (Q n?1 ? Qn )
三、集成同步 D 触发器
1. TTL 74LS375
74LS375
Q
>1
G1 R
G3&
Q >1 G
S2 & G4
一、基本要求 1. 有两个稳定的状态 (0、1)，以表示存储内容； 2. 能够接收、保存和输出信号。 二、现态和次态
1. 现态： Qn 触发器接收输入信号之前的状态。 2. 次态： Qn?1 触发器接收输入信号之后的状态。
三、分类 1. 按电路结构和工作特点： 基本、同步、边沿。
2. 按逻辑功能分：RS 、JK、D 和 T(T?)。
Q
如 1 ? 0，延迟时间为 tPHL ；
0 ? 1，延迟时间为 tPLH 。 由于实际中翻转延迟时间相对于脉
&
&
信G信号1 号同不时同撤时消撤,出
冲的宽度和周期很小，故可视为 0。 设触发器初始状态为 0：
现消S不，确状定态状确态定R
S
S
R
R
Q
Q
Q
Q
三、现态、次态、特性表和特性方程
1. 现态和次态
现态Qn：触发器接收输入信号之前的状态。 次态Qn＋1：触发器接收输入信号之后的新状态。
2. 特性表和特性方程
特性表
R S Q n Q n+1
00 0 0 00 1 1 01 0 1 01 1 1 10 0 0
简化特性表 Q n+1
RS
00 01
Qn Qn
1
+1
Q
保持 置1
RS
n
0
00
0
01
1
11
10
EN
R&
1
TQ
ENG
S
&
EN
EN
1
1
EN
2. 由或非门组成： CC4043
(R三器RSSRSRSSRS?态0011––––––––––略内1123341234S111111212态特0101)?12356含10245E性0111N41R11A1B2233A3个S表RSSRSRSS77基1Q锁4不84Q10Z67L本2nn9+存+用S71VRC92高触QQQS保持不许123C注置置触1阻发479允3发10器QQQQ1234
4.2 同步触发器
4.2.1 同步 RS 触发器 同步触发器：触发器的工作状态不仅受输入端 (R、S)
控制，而且还受时钟脉冲 (CP) 的控制。 CP (Clock Pulse): 等周期、等幅的脉冲串。
基本 RS 触发器：S — 直接置位端； (不受 CP 控制) R — 直接复位端。
同步触发器： 同步 RS 触发器 同步 D 触发器
3. 其他： TTL 和 CMOS ，分立和集成。
4.1 基本触发器
4.1.1 由与非门组成
一、电路及符号
01 Q
Q01 Q Q
Q=0 0态
&
&
Q=1
G1
G SR
10
S
210
R SR
Q=1 1态
Q=0
二、工作原理
01 Q
&
G1
10
S
Q01
&
G
201
R
S ? 1, R ? 0 Q = 0 0 态
Q=1
一、电路组成及工作原理
1. 电路及逻辑符号
Q
Q
G
&
1
S
&
G3
&G R2
& G4
பைடு நூலகம்QQ
SC R S PCPR
SC R S 1CPR
S CP R
2. 工作原理
当 CP = 0 S ? R ? 1
曾用符号 国标符
Qn?1 ? Qn
号
保持
当 CP = 1 S ?CP ? S ?1 ? S R ?CP ? R ?1 ? R
“置 0”或“复位” (Reset)
S ? 0, R ? 1
Q=1 1态
Q=0
“置 1”或“置位” (Set)
Q ? S Q Q ? RQ S ? R ? 0 Q和Q 均为UH
R 先撤消： 1 态
S? R?1
Q= Q
S 先撤消： 0 态
“保持”
Q?Q
信号同时撤消： 状态不定 (随机)
简化波形图
状态翻转过程需要一定的延迟时间 , Q
01 1 10 0
置 1 具有置 0、置 1、保持功能。
1 1 不用 置 0 2. 问题：输入电平直接控制输
Q n+1= S + RQ 不n 许
RS ? 0 约束条件
出状态，使用不便，抗干扰能 力差；R、S 之间有约束。
4.1.3 集成基本触发器
一、CMOS 集成基本触发器
1. 由与非门组成： CC4044
“置 1”
R ? 1, S ? 0
R? S?1
Qn?1 ? 0, Qn? 1 ? 1
“置 0”
Q n? 1、Q n? 1均为U L
“不允许”
若高电平同时撤消，则状态 不定。
Q
Q 波S
G
>1
1
>1 G
形 图
R
Q
2
R
S
Q
三、特性表和特性方程
四、基本 RS 触发器主
R S Q n+1
要特点
0 0 Q n 保持 1. 优点：结构简单，
0
10 11
不0 用置不允0 1
1
1
0
10 1 11 0 11 1
0
不用 不用
许Q n+1= S + RQ n 特性方 RS ? 0 约束条件
4.1.2 由或非门组成
一、电路及符号
Q
Q QQ
二、工作原理
R? S?0
G
>1
1
>1 G
2
R
S
Qn?1 ? Qn , Qn?1 ? Qn
RS RS
“保持”
R ? 0, S ? 1 Q n?1 ? 1,Q n? 1 ? 0
0 0
置0
CP = 1 期间接受输入信号；
1110 1111
不用 不用
不许
CP = 0 期间输出保持不变。
（抗干扰能力有所增强）
2. RS 之间有约束
4.2.2 同步 D 触发器
一、电路组成及工作原理
Q
Q
S ? D, R ? D
Q n? 1 ? S ? RQ n
? D ? DQ n ? D
（CP = 1期间有效） 简化电路：省掉反相器。
二、TTL 集成基本触发器
74279、74LS279
Q
&
&
S
R
Q
&
&
SS R
12
RSSRSRSSR––––––––––1123312341212
1 2 3 5 6 10 11 12 14
1R16
+VC
C
1S 1
4
A1S74279Q 7 B22RS747L9S2Q2 9
3R 3S
8
3 13
A
Q
Q1 Q2 Q3 Q4
与基本 RS 触发器功能相同
特性表：
特性方程 :
CP R S Q n Q n+1 注
Q n? 1 ? S ? RQ n
0 ? ? ? Q n 保持
RS ? 0 约束条件
1000 1001 1010 1011 1100 1101
0 1
保持
1
CP = 1期间有效 二、主要特点
1 置1
1. 时钟电平控制
D1 CP1、
2
D2
1 1D 40 7 1L
E
R 1 S CP
1D
GD
Q n? 1 ? S5 ? RQ n
二、主要特点
&
G1 S
&G R2
G3& S
&
R
G4
1
CP
D
1. 时钟电平控制，无约束问题；
2. CP = 1 时跟随。 (Qn?1 ? D) 下降沿到来时锁存 (Q n?1 ? Qn )
三、集成同步 D 触发器
1. TTL 74LS375
74LS375
Q
>1
G1 R
G3&
Q >1 G
S2 & G4