如何编写Testbench

合集下载

verilogtestbench写法

verilogtestbench写法Verilog测试平台(testbench)技术(⼀) 收藏对设计进⾏功能仿真和时序仿真时，需要给待测模块提供激励输⼊。

对于由Verilog语⾔描述的设计模块，最好的⽅法⾃然同样是⽤Verilog语⾔对待测模块施加激励和检测模块的输出响应。

实际应⽤中，Verilog测试平台(testben ch)就是⽤来提供上述功能的。

Verilog测试平台是⼀个例化的待测(MUT)Verilog 模块，给它施加激励并观测其输出。

由于测试平台是⽤Verilog语⾔描述的，因此可以应⽤到不同的仿真环境中。

待测模块和与之对应的测试平台组成⼀个仿真模型，应⽤这个模型可以在不同的测试环境中⽤相同的激励对待测模块进⾏调试。

下⾯就对不同电路类型分别介绍verilog测试平台的语⾔结构。

⼀、测试平台1.组合电路测试设计组合电路的测试平台时，待测模块及其功能决定了激烈的选择与测试次数。

对于⼀个已有的待测模块，测试平台中需要声明与待测模块输⼊输出端⼝对应的变量。

与输⼊端⼝相连接的变量定义为reg，与输出端⼝相连接的变量定义为wire，例化时将测试平台中声明的变量与待测模块的输⼊输出端⼝相关联。

使⽤initial语句控制程序运⾏，initial语句是⼀种过程结构，在initial块中可使⽤延迟控制语句来控制initial块中的程序流动。

这⾥对⼀个简单的算术逻辑单元(ALU)为例进⾏测试，下⾯是该单元Verilog 描述。

/***************************************************************** ********///多动能ALU的Verilog代码'timescale 1ns/100psmodule alu_4bit(a,b,f,oe,y,p,ov,a_gt_b,a_eg_b,a_lt_b);input [3:0] a,b;input [1:0] f;input oe;input [3:0] y;output p,ov,a_gt_b,a_eg_b,a_lt_b; reg [4:0] im_y;always @(a or b or f)beginov=1'b0;im_y=0;case(f)2'b00:beginim_y=a+b;if(im_y>5'b01111)ov=1'b1;end2'b01:beginim_y=a-b;if(im_y>5'b01111)ov=1'b1;end2'b10:im_y[3:0]=a&b;2'b11:im_y[3:0]=a^b;default:im_y[3:0]=4'b0000;endcaseendalways @(a or b)beginif(a>b){a_gt_b,a_ge_b,a_lt_b}=3'b100;else if(a{a_gt_b,a_ge_b,a_lt_b}=3'b001;else{a_gt_b,a_ge_b,a_lt_b}=3'b010;endassign p=^im_y[3:0];assign y=oe?im_y[3:0]:4'bz;endmodule/***************************************************************** ********/模块alu_4bit是四功能的算术逻辑单元，输⼊包括数据信号a、b和功能信号f，输出包括数据信号y和ALU⽣成的奇偶校验信号p、溢出信号ov及⽐较信号。

编写高效率的testbench

编写高效率的testbench简介：由于设计的规模越来越大也越来越复杂，数字设计的验证已经成为一个日益困难和繁琐的任务。

验证工程师们依靠一些验证工具和方法来应付这个挑战。

对于几百万门的大型设计，工程师们一般使用一套形式验证（formal verification）工具。

然而对于一些小型的设计，设计工程师常常发现用带有testbench的HDL仿真器就可以很好地进行验证。

Testbench已经成为一个验证高级语言(HLL --High-Level Language) 设计的标准方法。

通常testbench完成如下的任务：1.实例化需要测试的设计（DUT）；2.通过对DUT模型加载测试向量来仿真设计；3.将输出结果到终端或波形窗口中加以视觉检视；4.另外，将实际结果和预期结果进行比较。

通常testbench用工业标准的VHDL或Verilog硬件描述语言来编写。

Testbench调用功能设计，然后进行仿真。

复杂的testbench完成一些附加的功能—例如它们包含一些逻辑来选择产生合适的设计激励或比较实际结果和预期结果。

后续的章节描述了一个仔细构建的testbench的结构，并且提供了一个自动比较实际结果与预期结果的进行自我检查的testbench例子。

图1给出了一个如上所描述步骤的标准HDL验证流程。

由于testbench使用VHDL或Verilog来描述，testbench的验证过程可以根据不同的平台或不同的软件工具实现。

由于VHDL或Verilog是公开的通用标准，使用VHDL或Verilog编写的testbench以后也可以毫无困难地重用（reuse）。

图1使用Testbench的HDL验证流程构建TestbenchTestbench用VHDL或Verilog来编写。

由于testbench只用来进行仿真，它们没有那些适用于综合的RTL语言子集的语法约束限制，而是所有的行为结构都可以使用。

因而testbench可以编写的更为通用，使得它们可以更容易维护。

VHDL——如何写简单的testbench

use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;--use ieee.std_logic_unsigned.all;entity cnt6 isport(clr,en,clk :in std_logic;q :out std_logic_vector(2 downto 0) );end entity;architecture rtl of cnt6 issignal tmp :std_logic_vector(2 downto 0); beginprocess(clk)-- variable q6:integer;beginif(clk'event and clk='1') thenif(clr='0')thentmp<="000";elsif(en='1') thenif(tmp="101")thentmp<="000";elsetmp<=unsigned(tmp)+'1';end if;end if;end if;q<=tmp;-- qa<=q(0);-- qb<=q(1);-- qc<=q(2);end process;end rtl;二、六进制计数器testbench的代码signal en :std_logic:='0';signal clk :std_logic:='0';signal q :std_logic_vector(2 downto 0);constant clk_period :time :=20 ns;begininstant:cnt6 port map(clk=>clk,en=>en,clr=>clr,q=>q);clk_gen:processbeginwait for clk_period/2;clk<='1';wait for clk_period/2;clk<='0';end process;clr_gen:processbeginclr<='0';wait for 30 ns;clr<='1';wait;end process;en_gen:processbeginen<='0';wait for 50ns;en<='1';wait;end process;end rtl;--测试平台文件(testbench)的基本结构library ieee;use ieee.std_logic_1164.all;entity test_bench is --测试平台文件的空实体（不需要端口定义) end test_bench;architecture tb_behavior of test_bench iscomponent entity_under_test --被测试元件的声明port(list-of-ports-theri-types-and-modes);end component;begininstantiation:entity_under_test port map(port-associations);process() --产生时钟信号……end process;process() --产生激励源……end process;end tb_behavior;------------------------------------------------------------------- --简单计数程序源码library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_unsigned.all;entity sim_counter isport(clk :in std_logic;reset :in std_logic;count :out std_logic_vector(3 downto 0));end entity;architecture behavioral of sim_counter issignal temp :std_logic_vector(3 downto 0);beginprocess(clk,reset)beginif reset='1' thentemp<="0000";elsif clk'event and clk='1' thentemp<=temp+1;end if;end process;count<=temp;end behavioral;------------------------------------------------------------------- --简单计数程序，测试文件代码(testbench)library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.numeric_std.all;entity counter_tb_vhd is --测试平台实体end counter_tb_vhd;architecture behavior of counter_tb_vhd is--被测试元件（DUT）的声明component sim_counterport(clk :in std_logic;reset :in std_logic;count :out std_logic_vector(3 downto 0));end component;--输入信号signal clk:std_logic:='0';signal reset :std_logic:='0';--输出信号signal count :std_logic_vector(3 downto 0);constant clk_period :time :=20 ns; --时钟周期的定义begindut:sim_counter port map(clk=>clk,reset=>reset,counter=>counter);clk_gen:processbeginclk='1';wait for clk_period/2;clk='0';wait for clk_period/2;end process;tb:process --激励信号beginwait for 20 ns;reset<='1';wait for 20 ns;reset<='0';wait for 200 ns;wait; --will wait forever;end process;end;--激励信号的产生方式--1.以一定的离散时间间隔产生激励信号的波形--2.基于实体的状态产生激励信号，也就是说基于实体的输出响应产生激励信号--两种常用的复位信号--1.周期性的激励信号，如时钟--2.时序变化的激励型号，如复位--eg.产生不对称时钟信号w_clk<='0' after period/4 when w_clk='1' else'1' after 3*period/4 when w_clk='0' else'0';--eg.产生堆成时钟信号，process语句clk_gen1:processconstan clk_period := 40 ns;beginclk='1';wait for clk_period/2;clk='0';wait for clk_period/2;end process;四、如果自己不想写这些testbench的这些固定格式，可以在quartus 里自动生成testbench文件的模板，然后往里面写信号就行了步骤：processing->start->start test bench template write这里需要注意的是要在仿真选项里选择一个仿真工具，然后才会生成testbench自动生成的testbench模板格式如下：-- Copyright (C) 1991-2008 Altera Corporation-- Your use of Altera Corporation's design tools, logic functions-- and other software and tools, and its AMPP partner logic-- functions, and any output files from any of the foregoing-- (including device programming or simulation files), and any-- associated documentation or information are expressly subject-- to the terms and conditions of the Altera Program License-- Subscription Agreement, Altera MegaCore Function License-- Agreement, or other applicable license agreement, including,-- without limitation, that your use is for the sole purpose of-- programming logic devices manufactured by Altera and sold by-- Altera or its authorized distributors. Please refer to the-- applicable agreement for further details.-- ***************************************************************************-- This file contains a Vhdl test bench template that is freely editable to-- suit user's needs .Comments are provided in each section to help the user -- fill out necessary details.-- ***************************************************************************-- Generated on "03/13/2011 20:05:04"-- Vhdl Test Bench template for design : cnt6---- Simulation tool : ModelSim (VHDL)--LIBRARY ieee;USE ieee.std_logic_1164.all;ENTITY cnt6_vhd_tst ISEND cnt6_vhd_tst;ARCHITECTURE cnt6_arch OF cnt6_vhd_tst IS-- constants-- signalsSIGNAL clk : STD_LOGIC;SIGNAL clr : STD_LOGIC;SIGNAL en : STD_LOGIC;SIGNAL q : STD_LOGIC_VECTOR(2 DOWNTO 0);COMPONENT cnt6PORT (clk : IN STD_LOGIC;clr : IN STD_LOGIC;en : IN STD_LOGIC;q : OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END COMPONENT;BEGINi1 : cnt6PORT MAP (-- list connections between master ports and signalsclk => clk,clr => clr,en => en,q => q);init : PROCESS-- variable declarationsBEGIN-- code that executes only onceWAIT;END PROCESS init;always : PROCESS-- optional sensitivity list-- ( )-- variable declarationsBEGIN-- code executes for every event on sensitivity list WAIT;END PROCESS always;END cnt6_arch;。

Testbench基本入门

Testbench入门1 编写testbench目的编写testbench的主要目的是为了对使用硬件描述语言（HDL）设计的电路进行仿真验证，测试设计电路的功能、部分性能是否与预期的目标相符。

编写testbench进行测试的过程如下：1）产生模拟激励（波形）；2）将产生的激励加入到被测试模块并观察其输出响应；3）将输出响应与期望进行比较，从而判断设计的正确性。

2 基本的testbench结构module test_bench；// 通常testbench没有输入与输出端口信号或变量定义声明使用initial或always语句来产生激励波形例化设计模块监控和比较输出响应endmodule简单的testbench的结构通常需要建立一个顶层文件，顶层文件没有输入和输出端口。

在顶层文件里，把被测模块和激励产生模块实例化进来，并且把被测模块的端口与激励模块的端口进行对应连接，使得激励可以输入到被测模块。

端口连接的方式有名称和位置关联两种方式，我们常常使用“名称关联”方式。

3 产生激励的一些描写方式3.1 产生时钟的几种方式1）使用initial方式产生占空比50﹪的时钟initialbeginCLK = 0;#delay;forever#(period/2) CLK = ~CLK;end注意：一定要给时钟赋初始值，因为信号的缺省值为z，如果不赋初值，则反相后还是z，时钟就一直处于高阻z状态。

产生的时钟信号如下图所示：2）使用always方式initialCLK = 0;always#(period/2) CLK = ~CLK;3)使用repeat产生确定数目的时钟脉冲initialbeginCLK = 0;repeat(6)#(period/2) CLK = ~CLK;end该例使用repeat产生3个时钟脉冲，产生的波形如下：4）产生占空比非50﹪的时钟initialCLK = 0;alwaysbegin#3 CLK = ~CLK;#2 CLK = ~CLK;end3.2 产生复位信号的几种形式1）异步复位initialbeginRst = 1;#100;Rst = 0;#500;Rst = 1;end2）同步复位1initialbeginRst = 1;@(negedge CLK); // 等待时钟下降沿Rst = 0;#30;@(negedge CLK); // 等待时钟下降沿Rst = 1;end2）同步复位2initialbeginRst = 1;@(negedge CLK); // 等待时钟下降沿repeat (3) @(negedge CLK); // 经过3个时钟下降沿Rst = 1;end4 testbench实例4.1 2-4解码器实例module dec2x4(A, B, Enable, Z);input A, B, Enable;output[3:0] Z;reg [3:0] Z_o;assign Z = Z_o;always@(A or B or Enable)beginif(Enable == 1'b0)Z_o = 4'b1111;elsecase({A, B})2'b00: Z_o = 4'b1110;2'b01: Z_o = 4'b1101;2'b10: Z_o = 4'b1011;2'b11: Z_o = 4'b0111;default: Z_o = 4'b1111;endcaseendendmodule测试模块测试模块：：`timescale 1ns/100psmodule testbench;reg a, b, en;wire [3:0] z;//例化被测试模块dec2x4 DUT(.A(a),.B(b),.Enable(en),.Z(z));//产生输入激励initialbeginen = 0;a = 0;b = 0;#10 en = 1;#10 b = 1;#10 a = 1;#10 b = 0;#10 a = 0;#10 $stop;end//显示输出结果always@(en or a or b or z)begin$display("At time %t, input is %b%b%b, output is %b", $time, a, b, en, z);endendmodule下面是测试模块执行时产生的输出和功能仿真波形：4.2 时序检测器下面是一个时序检测器的验证实例。

如何编写testbench的总结（非常实用的总结）

如何编写testbench的总结（⾮常实⽤的总结）1．激励的设置相应于被测试模块的输⼊激励设置为reg型，输出相应设置为wire类型，双向端⼝inout在测试中需要进⾏处理。

⽅法1：为双向端⼝设置中间变量inout_reg作为该inout的输出寄存，inout⼝在testbench中要定义为wire型变量，然后⽤输出使能控制传输⽅向。

eg：inout [0:0] bi_dir_port;wire [0:0] bi_dir_port;reg [0:0] bi_dir_port_reg;reg bi_dir_port_oe;assign bi_dir_port=bi_dir_port_oe?bi_dir_port_reg:1'bz;⽤bi_dir_port_oe控制端⼝数据⽅向，并利⽤中间变量寄存器改变其值。

等于两个模块之间⽤inout双向⼝互连。

往端⼝写（就是往模块⾥⾯输⼊)⽅法2：使⽤force和release语句，这种⽅法不能准确反映双向端⼝的信号变化，但这种⽅法可以反映块内信号的变化。

具体如⽰：module test();wire data_inout;reg data_reg;reg link;#xx; //延时force data_inout=1'bx; //强制作为输⼊端⼝...............#xx;release data_inout; //释放输⼊端⼝endmodule从⽂本⽂件中读取和写⼊向量1）读取⽂本⽂件：⽤ $readmemb系统任务从⽂本⽂件中读取⼆进制向量（可以包含输⼊激励和输出期望值）。

$readmemh ⽤于读取⼗六进制⽂件。

例如：reg [7:0] mem[1:256] // a 8-bit, 256-word 定义存储器meminitial $readmemh ( "mem.data", mem ) // 将.dat⽂件读⼊寄存器mem中initial $readmemh ( "mem.data", mem, 128, 1 ) // 参数为寄存器加载数据的地址始终2）输出⽂本⽂件：打开输出⽂件⽤?$fopen 例如：integer out_file; // out_file 是⼀个⽂件描述，需要定义为 integer类型out_file = $fopen ( " cpu.data " ); // cpu.data 是需要打开的⽂件，也就是最终的输出⽂本设计中的信号值可以通过$fmonitor, $fdisplay,2. Verilog和Ncverilog命令使⽤库⽂件或库⽬录ex). ncverilog -f run.f -v lib/lib.v -y lib2 +libext+.v //⼀般编译⽂件在run.f中, 库⽂件在lib.v中,lib2⽬录中的.v⽂件系统⾃动搜索使⽤库⽂件或库⽬录,只编译需要的模块⽽不必全部编译3．Verilog Testbench信号记录的系统任务:1). SHM数据库可以记录在设计仿真过程中信号的变化. 它只在probes有效的时间内记录你set probe on的信号的变化.ex). $shm_open("waves.shm"); //打开波形数据库$shm_probe(top, "AS"); // set probe on "top",第⼆个参数: A -- signals of the specific scropeS -- Ports of the specified scope and below, excluding library cellsC -- Ports of the specified scope and below, including library cellsAS -- Signals of the specified scope and below, excluding library cellsAC -- Signals of the specified scope and below, including library cells还有⼀个 M ,表⽰当前scope的memories, 可以跟上⾯的结合使⽤, "AM" "AMS" "AMC"什么都不加表⽰当前scope的ports;$shm_close //关闭数据库2). VCD数据库也可以记录在设计仿真过程中信号的变化. 它只记录你选择的信号的变化.ex). $dumpfile("filename"); //打开数据库$dumpvars(1, top.u1); //scope = top.u1, depth = 1第⼀个参数表⽰深度, 为0时记录所有深度; 第⼆个参数表⽰scope,省略时表当前的scope.$dumpvars; //depth = all scope = all$dumpvars(0); //depth = all scope = current$dumpvars(1, top.u1); //depth = 1 scope = top.u1$dumpoff //暂停记录数据改变,信号变化不写⼊库⽂件中$dumpon //重新恢复记录3). Debussy fsdb数据库也可以记录信号的变化,它的优势是可以跟debussy结合,⽅便调试.如果要在ncverilog仿真时,记录信号, ⾸先要设置debussy:a. setenv LD_LIBRARY_PATH :$LD_LIBRARY_PATH(path for debpli.so file (/share/PLI/nc_xl//nc_loadpli1))b. while invoking ncverilog use the +ncloadpli1 option.ncverilog -f run.f +debug +ncloadpli1=debpli:deb_PLIPtrfsdb数据库⽂件的记录⽅法,是使⽤$fsdbDumpfile和$fsdbDumpvars系统函数,使⽤⽅法参见VCD注意: 在⽤ncverilog的时候,为了正确地记录波形,要使⽤参数: "+access+rw", 否则没有读写权限在记录信号或者波形时需要指出被记录信号的路径，如：tb.module.u1.clk.………………………………………………………………………………………………………关于信号记录的系统任务的说明：在testbench中使⽤信号记录的系统任务，就可以将⾃⼰需要的部分的结果以及波形⽂件记录下来（可采⽤sigalscan⼯具查看），适⽤于对较⼤的系统进⾏仿真，速度快，优于全局仿真。

如何写testbench

如何编写testbench今天，我来带领大家写一个简单的testbench ，顺便讲解如何写好一个testbench 以及写testbench 时应该注意的地方。

在讲解testbench 之前，我们先看一下前面的那个AND_2程序的仿真图，如下：如上图中所标，在1处，B 已经为低电平了，但是输出C 仍然为高电平，这样求与运算就会出错。

在2处，A 和B 都是低电平了，C 仍然为高电平，直到下次出现时钟的上升沿为止，为什么会这样呢？编译的时候并没有报错，呵呵，出了怪事了啊！其实编译器只能检查处语法错误，无法检测到逻辑错误，这个图给出的结果和我们程序所表达的结果一样，但是这并不是我们所要的求与运算，我们想要的是A 和B 同时为高电平时，C 才输出高电平。

我们把程序的敏感列表改为：always@(posedge clk or negedge rst or A or B)就可以了，把A 的电平改变和B的电平改变都加进敏感列表，激励不变，所得到的仿真图：这才是我们所要的求与运算！好了，现在开始讲如何写testbench 。

Testbench 不像RTL 级代码，可以用高级行为语句，不用考虑其可综合性，这样就能写出高效的检测代码。

在语法上，testbench 和可综合代码一样，都是类C 结构。

好了，我们开始吧！1，建立工程等，与之前的一样，但是在创建文件的时候，我们一次创建两个。

取名分别为ParallelSerial_Mult 和ParallelSerial_Mult_test。

创建完成后，如下图：这两个代码分别如下：moduleParallelSerial_Mult(Clk,Rst,MultiplicandIn,MultiplierIn,Load,Product,Out_en);parameter N=8;parameter CYCLES=3;input Clk,Rst,Load;input[N-1:0]MultiplicandIn,MultiplierIn;output[2*N-1:0]Product;output Out_en;reg[2*N-1:0]Product;wire Out_en;reg[N-1:0]Multiplicand;reg[2*N-1:0]NextProduct;reg[CYCLES:0]Count;reg Busy;wire[N-1:0]Sum;wire Carry;assign{Carry,Sum}=Multiplicand+Product[2*N-1:N];assign Out_en=Count[CYCLES];always@(posedge Clk or negedge Rst)if(!Rst)beginMultiplicand<=0;Count<=0;Product<=0;Busy<=0;endelsebeginProduct<=NextProduct;if(Load)beginMultiplicand<=MultiplicandIn;Count<=0;Busy<=1'b1;endelsebeginif(Busy)Count<=Count+1'b1;if(Count[CYCLES])beginCount<=0;Busy<=1'b0;endendendalways@(Load or MultiplierIn or Product or Count[CYCLES]or Carry or Sum) casex({Product[0],Count[CYCLES],Load})3'bxx1:NextProduct={{N{1'b0}},MultiplierIn[N-1:0]};3'b100:NextProduct={Carry,Sum,Product[N-1:1]};3'b000:NextProduct={1'b0,Product[2*N-1:1]};default:NextProduct=Product;endcaseendmodule这个代码是书中第120页的8位乘法器。

VHDL的testbench的编写

VHDL的testbench的编写大多数硬件设计人员对verilog的testbench比较熟悉，那是因为verilog被设计出来的目的就是为了用于测试使用，也正是因为这样verilog的语法规则才被设计得更像C语言，而verilog发展到后来却因为它更接近C语言的语法规则，设计起来更加方便，不像VHDL那也死板严密，所以verilog 又渐渐受到硬件设计者们的青睐。

但其实VHDL在最开始也是具有测试能力的，而且它的语法严密，但我们同样可以用它来编写我们的测试文件。

下面以一个8bit计数器为例子给出个简单的testbench模板及注释：通过编写testbench来仿真和通过拖波形来仿真，最大的好处就是，当测试数据无比庞大时，可以简易得通过testbench中的算法来实现，而另一个更为重要的方面就是，可以通过testbench对数据文件进行读写操作，从而简化我们的仿真工作。

首先介绍下时间控制语句——wait：（其实wait语句是通过控制仿真的两种状态——执行和挂起，来控制时间的）1.wait——无线等待；语法【wait；】，类似于Verilog中的￥Stop2.wait on——敏感信号量变化；语法【wait on 信号；】，表示当信号发生变化的时候，仿真开始继续执行，从而结束挂起状态3.wait until——条件满足；语法【waituntil 表达式】，表达式为一个布尔表达式，表示当表达式为“真”时，仿真继续执行，结束挂起状态4.wait for——时间控制；语法【waitfor 时间表达式】，例：【wait for 30ns；】VHDL也提供了文件I/O的操作，以下简单介绍在我们大部分情况下如何通过VHDL来进行文件操作。

file类型：文件句柄，用于定义文件。

语法1【file 文件变量名：text is 读取或者写入类型“文件名”；】text——文件类型为文本类型，读取类型为in，写入类型为out；语法2【file 文件变量名：text；】只是定义了文件变量名，并没有给赋予初值。

Testbench写法总结

outer_port_tb_wire,inner_port_tb_wire);
end
else
begin
$display("\n **** time=%t ****",$time);
$display("ERROR! out_en=%d",out_en_tb);
$display("ERROR! outer_port_tb_wire != inner_port_tb_wire" );
$display("ERROR! outer_port_tb_wire=%d, inner_port_tb_wire=%d",
outer_port_tb_wire,inner_port_tb_wire);
end
end
endmodule
验证该双向端口的testbench结构如图2所示。
这是一个self-checking testbench，可以自动检查仿真结果是否正确，并在Modelsim控制台上打印出提示信息。图中Monitor完成信号采样、结果自动比较的功能。
testbench的工作过程为
1）out_en=1时，双向端口处于输出状态，testbench给inner_port_tb_reg信号赋值，然后读取outer_port_tb_wire的值，如果两者一致，双向端口工作正常。
module tb();
reg[7:0] inner_port_tb_reg;
wire[7:0] inner_port_tb_wire;
reg[7:0] outer_port_tb_reg;
wire[7:0] outer_port_tb_wire;

我的testbench书写总结

占空比为 50%的时钟`timescale 1ns/1ns //定义时间的尺度和精度，其中精度和小树部分挂钩parameter period=4’d10;reg clk; //时钟是输入给DUT的信号必须声明为reg类型initialbeginclk=1’b0; //定义clk的初始状态为低电平forever#( period/2) clk=~clk;endparameter period=4’d10;reg clk;initialbeginclk=1’b0; //定义clk的初始状态为低电平endalways #( period/2) clk=~clk;占空比非50%的时钟信号parameter HIGH_TIME=4,LOW_TIME=6;reg clk;initialbeginclk=1’b0; //定义clk的初始状态为低电平endalwaysbegin# LOW_TIME clk=1’b1;//0~LOW_TIME为低电平# HIGH_TIME clk=1’b0; //从low_time~(low_time+high_time)为高电平end固定数目的时钟信号parameter PulseCount=4,PERIOD=10;reg clk;initialbeginclk=1’b0; //定义clk的初始状态为低电平repeat(PulseCount) //相对于下面的语句重复执行4次#(PERIOD/2) clk=~clk;End//先低电平半个周期，然后再产生两个完整周期的脉冲，结束时clk为低电平parameter Phase_Shift=2;PERIOD=10;reg source_clk;wire derive_clk;//这里是wire好像没有多大用处，要是能用reg就有用了//用initial语句生成源时钟initialbeginclk=1’b0; //定义clk的初始状态为低电平forever#( PERIOD/2) source_clk=~source_clk;EndAssign #Phase_Shift derive_clk=source_clk; //生成派生时钟，要延后2ns2，对于仿真器，reg在没有赋初始值的情况下默认的值为’X’即不定值，而wire的默认值为’Z’即高阻态。

vivado testbench 语法

在 Vivado中，编写 Testbench 是进行数字电路仿真和验证的重要步骤。

以下是 Vivado Testbench 的一些语法要点：1. 语言选择：Vivado支持使用 SystemVerilog 或 Verilog 作为 Testbench 的语言。

你可以根据需要选择其中之一进行编写。

2. 模块实例化：Testbench 通常包含一个顶层模块来实例化待测试的模块。

你需要创建一个模块，并使用待测试模块的端口信号进行实例化。

3. 时钟和复位：在 Testbench 中，你通常需要生成时钟信号和复位信号，并将其应用于待测试模块的输入端口。

你可以使用 `fork...join` 结构和 `repeat` 或 `forever` 循环来生成时钟信号。

4. 输入模拟：在 Testbench 中，你需要为待测试模块的输入端口提供合适的模拟数据。

你可以使用 `#` 操作符来延迟信号的更新，以模拟不同的输入情况。

5. 断言和检查：在 Testbench 中，你可以使用断言语句来验证待测试模块的行为是否符合预期。

Vivado 支持使用 `assert` 和 `assume` 等关键字来定义断言。

6. 输出比较：在仿真结束后，你可以比较待测试模块的输出信号与预期结果进行验证。

你可以使用 `$display` 或 `$monitor` 等系统任务来显示输出信号的值。

7. 仿真控制：你可以使用 `initial` 块或 `always` 块来控制 Testbench 的仿真行为。

你可以使用 `#` 操作符来延迟仿真时间或 `disable` 关键字来停止仿真。

8. 仿真时长：在 Vivado 中，你可以使用 `run` 或 `run XXns` 命令来指定仿真运行的时长。

默认情况下，仿真会一直运行直到遇到 `$finish` 或 `$stop` 系统任务。

以上是 Vivado Testbench 的一些语法要点。

vivadotestbench写法

主题：vivadotestbench编写方法内容：1. 什么是vivadotestbench？vivadotestbench是一个用于编写Verilog的测试台，用于对Verilog 模块进行仿真和验证。

它可以帮助工程师们在Verilog设计的早期阶段进行功能验证和性能评估，以确保设计的稳定性和正确性。

2. vivadotestbench的基本结构vivadotestbench通常包含以下基本结构：模块实例化、时钟和复位初始化、输入数据生成、仿真控制和输出检测。

这些基本结构构成了一个完整的测试台，可以用于对Verilog模块进行全面的验证和测试。

3. vivadotestbench的编写步骤编写vivadotestbench的步骤可以分为以下几个部分：3.1 模块实例化：首先需要实例化待测模块，并且连接时钟、复位信号和输入输出端口。

3.2 时钟和复位初始化：在测试台中需要为待测模块提供时钟信号，并对复位信号进行初始化。

3.3 输入数据生成：根据待测模块的输入端口，生成相应的测试数据，并将其输入到待测模块中。

3.4 仿真控制：控制仿真的开始、暂停和结束，以及执行仿真的时长和步长等。

3.5 输出检测：对待测模块的输出进行检测和比对，以验证其正确性和稳定性。

4. vivadotestbench的常见问题及解决方法在编写vivadotestbench的过程中，可能会遇到一些常见的问题，例如时序约束不准确、测试数据生成不完整、输出检测逻辑错误等。

针对这些问题，可以采取一些解决方法，如优化时序约束、增加测试数据生成的覆盖率、修正输出检测逻辑等。

5. vivadotestbench的优点和应用场景vivadotestbench具有易用性好、灵活性强、功能全面等优点，适用于对Verilog模块进行全面的仿真和验证。

它可以帮助工程师们提高设计的稳定性和正确性，加快设计的上线速度，降低设计的风险和成本。

结论：vivadotestbench是一个强大的Verilog测试台，可以帮助工程师们在Verilog设计的早期阶段进行全面的功能验证和性能评估。

（verilog和vhdl）Testbench编程指南

（verilog和vhdl）Testbench编程指南TestBench编程指南如今数字设计的规模变得越来越庞大,设计的复杂程度也越来越高,这就使得设计的验证变得越来越困难,而且费时费力。

为了应对这种挑战，验证工程师依靠各种验证工具和方法。

对于大型设计，如几百万门的设计，通常采用一整套正式的验证工具。

然而，对于小一些的设计，设计工程师发现往往采用带TestBench的HDL仿真工具是最好的途径。

TestBench已经变成验证高级语言设计的一种标准的方法。

通常，TestBench执行以下任务：z例化设计，使其可测试（DUT－design under test）;z通过将测试向量应用到模型来仿真例化后的可测试的设计；z将结果输出到终端，或者输出波形窗口；z将真实的结果和期望的结果进行比较；一般，TestBench采用工业标准的VHDL或者Verilog硬件描述语言来编写。

TestBench调用功能设计，然后仿真。

复杂的测试文件执行附加功能――例如，他们包含逻辑以决定合适的设计激励或者比较真实的结果和期望的结果。

以下章节将讨论一个组织良好的测试文件的组成，以及例举了一个带有自检的测试文件（自动将真实的结果和预期的结果进行比较）。

下图是一个标准的HDL验证的流程。

自从测试文件可以用VHDL或者Verilog编写以来，测试验证流程就可以在平台和供应商的工具交叉进行。

同时，由于VHDL和Verilog都是标准的公用的语言，所以用VHDL或者是Verilog描述的验证可以很简单的被再使用。

图1. HDL验证流程测试文件构成：测试文件可以采用VHDL或者Verilog语言编写。

由于测试文件只是用来仿真的，他们就不被用于综合的RTL语言子集的语法所约束。

相反，所有行为结构都可以被使用。

这样，测试文件可以被写的更通用，更易于维护。

所有的测试文件都包含以下基本内容，如表1。

如上所属，测试文件经常同时包含附加功能，如结果的可视化显示和内建错误检测。

Testbench文件编写纪要（Verilog）

Testbench⽂件编写纪要（Verilog）之前在使⽤Verilog做FPGA项⽬中、以及其他⼀些不同的场合下，零散的写过⼀些练⼿性质的testbench⽂件，开始⼏次写的时候，每次都会因为⼀些基本的东西没记住、写的很不熟练，后⾯写的时候稍微熟练了⼀点、但是整体编写下来⽐较零碎不成体系，所以在这⾥简要记录⼀下⼀般情况下、针对⼩型的verilog模块进⾏测试时所需要使⽤到的testbench⽂件的编写要点。

本⽂主要参考了在⽹上找到的Lattice公司的“A Verilog HDL Test Bench Primer”⼿册中的有关内容。

谢谢！模块实例化、reg&wire声明、initial和always块的使⽤需要测试的模块（Verilog-module）被称为DUT（Design Under Test），在testbench中需要对⼀个或者多个DUT进⾏实例化。

Testbench中的顶层module不需要定义输⼊和输出。

Testbench中连接到DUT instance的输⼊的为reg类型、连接到DUT instance的输出的为wire类型。

对于DUT的inout类型变量，在testbench中需要分别使⽤reg、wire类型的变量进⾏调⽤。

例如，对于下⾯这样⼀个待测试module：module bidir_infer (DATA, READ_WRITE);input READ_WRITE ;inout [1:0] DATA ;reg [1:0] LATCH_OUT ;always @ (READ_WRITE or DATA) beginif (READ_WRITE == 1)LATCH_OUT <= DATA;endassign DATA = (READ_WRITE == 1) ? 2'bZ : LATCH_OUT;endmodule为其设计的testbench⽂件可以是：module test_bidir_ver;reg read_writet;reg [1:0] data_in;wire [1:0] datat, data_out;bidir_infer uut (datat, read_writet);assign datat = (read_writet == 1) ? data_in : 2'bZ;assign data_out = (read_writet == 0) ? datat : 2'bZ;initial beginread_writet = 1;data_in = 11;#50 read_writet = 0;endendmodule和普通的Verilog模块中⼀样、使⽤assign对wire类型的变量进⾏赋值。

(完整版)实例解读Testbench编写方法

实例解读Testbench编写方法前言：在进行quartusII设计时,不少人刚开始觉得仿真极其不方便,还需要编写测试文件，浪费时间精力。

不过小编想告诉大家，其实testbench编写很容易学，不外乎wait for 语句的堆叠就可以了，至于高深的用法，对一般程序都涉及不到，没必要弄得那么复杂。

下面看看实例吧，将详细说明testbench的编写：我们可以通过Quartus自动生成一个Testbench的模板，选择Processing —〉 Start -〉Start Test Bench Template Writer,等待完成后打开刚才生成的Testbench,默认是保存在sim ulation\modelsim文件夹下的.vt格式文件.打开vt文件后可以看到Quartus已经为我们完成了一些基本工作，包括端口部分的代码和接口变量的声明,我们要做的就是在这个做好的模具里添加我们需要的测试代码.一个最基本的Testbench包含三个部分，信号定义、模块接口和功能代码.‘timescale 1ns/ 1ps表示仿真的单位时间为1ns,精度为1ps.想要进行仿真首先要规定时间单位，而且最好在Testbench里面统一规定时间单位，而不要在工程代码里定义,因为不同的模块如果时间单位不同可能会为仿真带来一些问题，而timescale本身对综合也就是实际电路没有影响。

其实Testbench本身可以看做一个模块或者设备（本例中的模块名为add_vlg_tst），和你自己编写的模块进行通信。

通过Testbench模块向待测模块输出信号作为激励,同时接收从待测模块输出的信号来查看结果.因此，在待测模块中的reg型信号在Testbench中就变成了wire，待测模块中的wire型信号在Testb ench中则对应为reg型。

那么inout怎么办呢，inout型信号也要设成wire，同时要用一个reg型信号作为输出寄存器，同时设置一个三态门，由一个使能信号控制，如：assign inout_sig = out_en ？ out_reg : 1’bz；处理完接口和声明之后，需要自己设置一些激励信号，激励信号的内容就是肯能会输入到待测模块中的波形.下面我们就来写一个简单的测试程序.实例：60进制计数器源代码：library ieee;use ieee.std_logic_1164。

verilog testbench例子

Verilog Testbench例子Verilog是一种硬件描述语言，用于描述数字系统。

在Verilog中，testbench是用于验证设计的一部分。

它是一个独立的模块，用于提供输入信号并验证设计的输出信号。

在本文中，我们将介绍一个Verilog testbench的例子，以帮助读者更好地理解Verilog设计和验证的流程。

1. 确定测试目标在编写Verilog testbench之前，首先需要确定测试的目标。

这包括对设计的功能和性能的需求，并确定测试中需要关注的重点。

测试目标的确定将有助于后续测试用例的编写和验证结果的分析。

2. 编写testbench框架testbench通常包括以下几个部分：- 时钟信号生成器：用于生成时钟信号，驱动设计的时序逻辑。

- 信号生成器：用于生成各种输入信号，模拟实际工作状态下的输入情况。

- 仿真模型：绑定被测设计的接口，将输入信号传递给设计，并验证设计的输出信号是否符合预期。

下面是一个简单的testbench框架的例子：```verilog`timescale 1ns / 1nsmodule tb_example;// Define signalsreg clk;reg rst;reg [7:0] data_in;wire [7:0] data_out;// Instantiate design under test (DUT) example_dut dut(.clk(clk),.rst(rst),.data_in(data_in),.data_out(data_out));// Clock generatoralways#5 clk = ~clk;// Stimulus generatorinitial beginrst = 1;#10 rst = 0;#20 data_in = 8'hFF;#20 data_in = 8'h00;// Add more stimulus hereend// Check outputsalways (posedge clk) begin// Add output check hereendendmodule```3. 编写测试用例编写测试用例是testbench编写的关键步骤之一。

testbench 的编写及使用方法思考与体会

【导言】1. 什么是 testbench？2. testbench 的作用和优势【testbench 编写】3. testbench 编写的基本步骤4. testbench 编写的注意事项5. testbench 编写过程中的实际问题与解决方法【testbench 使用方法】6. testbench 的使用流程7. testbench 的结果分析和验证8. testbench 使用过程中的常见错误及解决办法【结语】9. testbench 的编写与使用思考10. testbench 的未来发展预期【导言】1. 什么是 testbench？Testbench 是指在数字电路设计中对被测电路模块进行验证的仿真测试工具。

它是一种独立的模块化设计，用于测试另一个模块或芯片的功能和性能。

在数字电路设计中，testbench 是非常重要的工具，可以帮助设计人员验证电路的正确性和稳定性。

2. testbench 的作用和优势testbench 主要用于验证设计的功能和性能是否符合预期，并且检测是否有潜在的bug存在。

它可以模拟各种工作条件和异常情况，帮助设计人员有效地发现和解决问题。

testbench 的优势在于能够大大提高验证的效率和准确性，节省了大量的人力和时间成本。

【testbench 编写】3. testbench 编写的基本步骤要编写一个高质量的 testbench，需要遵循以下基本步骤：（1）分析被测电路的功能和接口，确定测试的重点和目标；（2）编写测试数据生成模块，包括设计测试用例和对输入信号进行生成；（3）编写时序控制模块，用于控制测试数据的输入和时序顺序；（4）编写仿真结果分析模块，用于对仿真结果进行验证和分析；（5）整合以上模块，编写完整的 testbench。

4. testbench 编写的注意事项在编写 testbench 的过程中，需要注意以下几点：（1）保证测试用例的全面性和充分性，覆盖各种工作条件和异常情况；（2）时序控制模块的设计要符合被测电路的时序要求，保证测试数据的输入顺序和时序正确；（3）仿真结果分析模块要设计完善，能够对仿真结果进行准确的验证和分析；（4）编写的 testbench 要符合规范，可读性强，方便他人理解和维护。

编写testbench的一些技巧

编写testbench的⼀些技巧1 Testbench的结构1) 单顶层结构⼀种结构是testbench 只有⼀个顶层，顶层再把所有的模块实例化进去。

打个⽐⽅，类似树结构，只有⼀个模块有⼦节点⽽没有⽗节点，其它模块都有⽗节点。

如下图结构所⽰：测试模块是⼀些接⼝模型，接⼝模型还可能包含了⼀些激励在内。

测试模块和DUV之间通过端⼝映射进⾏互连。

2) 多顶层结构另外⼀种结构是多顶层结构，如下图所⽰：在这种结构中，有⼀个顶层是作为测试向量模块，⼀个或多个顶层是⼀些公⽤⼦程序，这些⼦程序由于完成⼀些通⽤的功能被封装成任务、函数等被公⽤。

还有⼀个叫harness的顶层，该顶层由DUV和⼀些接⼝模型构成⼀个狭义上的测试平台，其它模块可以调⽤BFM⾥⾯的task 或event 等，向DUV施加激励。

注意这些顶层之间是没有端⼝映射的，它们之间的互相调⽤和访问是通过层次路径名的⽅式来访问，上图的虚线表⽰层次路径名的访问。

下⾯举例说明层次路径是如何访问的。

由于⼤部分⼈对C都有所认识，在这⾥作个⽐较，便于了解。

Verilog HDL的顶层类似于C的结构体，⽽实例化的模块、任务、函数、变量等就是结构体⾥的成员，可以通过句点（ . ）隔开的⽅式访问结构体⾥⾯的每⼀个成员。

如：顶层harness 实例化进来的模块BFM1 ⾥⾯有⼀个任务SEND_DATA , 该任务可以产⽣激励输⼊到DUV，在testcase ⾥调⽤该任务就可写为：initialbegin……harness . BFM1 . SEND_DATA （……）；end多顶层结构的可扩展和重⽤性⽐单顶层结构强得多。

层次路径的访问⽅式⾮常有⽤，在下⼀节会讲述更多的应⽤。

2 如何编写Testbench1) 何时使⽤initial和alwaysinitial和always 是2个基本的过程结构语句，在仿真的⼀开始即开始相互并⾏执⾏。

通常被动的检测响应使⽤always语句，⽽主动的产⽣激励使⽤initial语句。

1 ModelSim的使用与Testbench的编写

1 ModelSim的使用与Testbench的编写1modelsim的使用与testbench的编写modelsim的使用与testbench的编写重温了基本的quartus操作方式和语法后，须要劲敌头的工作展开仿真检验，quartus9.x自带的vectorwaveform已经出局掉下来了，必须用modelsim展开仿真。

现在就已经开始一步步抓起modelsim，并通过与quartus无缝贯通同时实现仿真。

本文采用了modelsim10.0c+quartusii10.0，其他版本基本雷同，恳请自行研究。

源程序如下：moduleadd(mclk,rst_n,a_in,b_in,c_out);inputmclk,rst_n;input[7:0]a_in,b_in;output[8:0]c_out;reg[8:0]c_out;always@(posedgemclk,negedgerst_n)beginendendmodule恳请创建工程，将源程序编程通过.if(!rst_n)c_out<=9'h0;c_out<=a_in+b_in;else1.设置第三方eda工具在tools->options中设置modelsim的加装路径，特别注意必须设置至win32文件夹（64十一位软件对应的就是win64）。

建立一个工程（依然以加法器为例）。

在assignments->settings中设置仿真工具为modelsim。

这样quartus就能无缝调用modelsim了。

当然也可以在创建工程的时候就设置仿真工具。

2.编写testbench我们可以通过quartus自动分解成一个testbench的模板，挑选processing->start->starttestbenchtemplatewriter，等候顺利完成后，在导航系统栏中关上刚才分解成的testbench，预设就是留存在simulation\\modelsim文件夹下的.vt格式文件。

verilog testbench语法

verilog testbench语法摘要：1.Verilog Testbench 简介2.Testbench 结构3.编写Testbench 的注意事项4.Testbench 常用技巧与策略5.UVM 与Verilog Testbench 的区别正文：Verilog Testbench 是一种用于验证数字电路设计的测试工具，通过模拟和仿真来检查电路功能是否符合预期。

Testbench 主要由三个部分组成：驱动模块、监控模块和测试模块。

在本文中，我们将详细讨论Testbench 的语法、结构以及编写Testbench 时需要注意的要点。

1.Verilog Testbench 简介Verilog Testbench 是基于文本的测试工具，它使用Verilog 编程语言编写。

通过描述性文本和激励信号，Testbench 可以模拟数字电路的行为，并在仿真过程中检查电路的响应是否正确。

Testbench 主要用于验证电路设计的功能、时序和性能。

2.Testbench 结构一个典型的Testbench 结构包括以下几个部分：- 驱动模块：负责产生输入信号，用于刺激被测电路。

- 监控模块：用于捕获被测电路的输出信号，并与预期值进行比较。

- 测试模块：根据输入信号和输出信号的比较结果，判断电路设计的正确性。

3.编写Testbench 的注意事项- 确保Testbench 与被测模块的接口匹配，包括输入信号、输出信号和参数。

- 使用适当的时钟信号和复位信号，确保仿真过程中电路状态的正确切换。

- 编写清晰的注释，便于理解和维护。

- 合理使用宏定义和参数化，提高Testbench 的可复用性。

- 验证电路的边界条件，确保测试的全面性。

4.Testbench 常用技巧与策略- 使用事件驱动的仿真算法，提高仿真速度。

- 采用分阶段测试策略，逐步验证电路的各个功能模块。

- 使用随机化测试，提高测试覆盖率。

- 结合断言和检查点，确保电路的正确性。

Verilog-HDL-如何编写TESTBENCH

08:292主要内容Verilog 对验证的支持系统函数和系统任务如何编写模块的TESTBENCH08:293系统任务和系统函数是Verilog中预先定义好的，用于调试和编译预处理的任务或函数。

以$开头，用于控制和检测仿真模拟过程主要有：（1）用于获取仿真时间的系统函数（2）支持文本输出（检测信号、显示信号）的系统任务（3）用于文件输入、输出操作的系统任务（4）用于暂停和退出仿真的系统任务（5）用于产生随机数的系统任务08:294获取当前仿真时间的系统函数$time，$realtime，$stime：返回当前仿真时间。

$time返回一个64位的整数时间值，$realtime返回的结果是实数时间值,是更为精确的仿真时间 $stime返回一个32位整数时间值。

（对大于232的时间，返回模232的值。

使用它可以节省显示及打印空间。

）这些函数的返回值使用调用模块中`timescale 定义的模块仿真时间尺度为单位08:295例..\..\verilog_example\Dec2x4.v..\..\verilog_example\Dec_Test.v # At time 0, input is 0,0,0, output is,xxxx # At time 4, input is 0,0,0, output is,1111# At time 10, input is 0,0,1, output is,1111# At time 13, input is 0,0,1, output is,0111# At time 20, input is 1,0,1, output is,0111# At time 23, input is 1,0,1, output is,0101# At time 26, input is 1,0,1, output is,1101# At time 30, input is 1,1,1, output is,1101# At time 33, input is 1,1,1, output is,1100# At time 36, input is 1,1,1, output is,1110# At time 40, input is 0,1,1, output is,1110# At time 44, input is 0,1,1, output is,1011# At time 50, input is 0,0,1, output is,1011# At time 54, input is 0,0,1, output is,011108:296Verilog 支持的文本输出的系统任务显示任务：用于仿真模拟期间显示信息。