第4章 几何设计规则

NMOS晶体管的版图
PMOS晶体管的版图
1）大尺寸MOS管的版图设计 实际电路中，有时需要的MOS管宽度可能是 几百甚至上千微米，而工艺提供的模型参数则 规定了器件的尺寸范围的。为了实现大尺寸的 MOS晶体管，在电路图中通过采用并联接法的 一组MOS管来实现。这些MOS管工作时等效 于一个沟道宽度较大的MOS管，其沟道宽度等 于所有单个MOS管沟道宽度的总和。
一、工艺层（Layer）
人们把集成电路版图设计过程抽象成若干易
于处理的概念性版图层次，也就是版图设计中
的工艺层，这些层次代表电路转换成硅芯片时
所必需的掩膜图形。版图的不同层次可以用不 同的形式来区分，例如不同的颜色、不同的线 型和不同的填充图案等。
某N阱硅栅工艺的部分工艺层
二、几何设计规则 －规则介绍
对于大尺寸器件
还可以采用折叠
的方式以减小一
栅 极 G 源极S/漏极D
维方向上的尺 寸。
漏极D/源极S
折叠式梳状栅MOS管版图示意
2）器件的失配问题
M1 M2
（a）电路图
（b）管子方向不对称
（c）垂直对称水平栅极
（d）垂直对称垂直栅极
MOS差分对管的版图分布形式
源漏离子注入
S/D
阴影区
D/S
（a）离子注入方向性（b）形成的不对称源漏结构
备要求。这些规则在生产阶段为电路设计师 和工艺工程师提供了一种必要的信息联系。 与版图规则相联系的主要目标是获得有最佳 成品率的电路，而几何尺寸则尽可能地小， 又不影响器件电路的可靠性。 集成电路的版图设计规则通常有多种方法来 描述，其中包括以微米分辨率来规定的微米 规则和以特征尺寸为基准的λ规则。
1）建立工艺文件
首先要建立版图的工艺文件，确定该工艺版 工艺层名称，各层的图案和颜色，以及用于版 工艺文件中最重要的就是每层的层号（Level或 Number）。同一个工艺，其工艺层的颜色、图 案甚至名称可以改变，但每层的层号却是唯一 的。
图的工艺层信息，例如对应各层掩膜版的层号、
图器件提取的标识层的名称、图案以及颜色等。

4.1 引 言
设计规则反映了性能和成品率之间可能是最
好的折衷。
从设计的观点出发，设计规则可以分为三部
分：
1）决定几何特征和图形几何尺寸的规定。
2）确定掩膜制备和芯片制造中都需要的一组 基本图形单元的强制性要求。
3）定义设计人员设计时所用的电参数范围。
4.2 版图几何设计规则
版图几何设计规则可看作是对光刻掩模版制
2.5
2 1.5 8 3.5 1.0 1.5 3 1.5
2.0 3.5 10
问题讨论： （1）阱的间距和间隔的规则
N阱通常是深扩散，必须使N阱边缘与邻近的N ＋扩散区之间留有足够的间隙，从而保证N阱 边缘不与P型衬底中的N＋扩散区短接。内部间 隙由沿阱周围的场区氧化层的渐变区所决定。 虽然有些工艺允许内部的间隙为零，但“鸟嘴” 效应等问题导致了规则1.4（N阱外N阱到N+距 离）的设计要求，这是一种保守的估算。
问题讨论： （2）MOS管的规则
在多晶硅穿过有源区的地方，源和漏扩散区被多晶硅 区所掩蔽。因而，源、漏和沟道是自对准于栅极的。 重要的是，多晶硅必须完全穿过有源区，否则制成的 MOS管就会被源、漏之间的扩散通路所短路。为确保 这一条件得到满足，多晶硅必须超出扩散区边界，例 如该硅栅工艺中规则3.4中规定的1.5μm，这常常称 为“栅伸展”。同时，有源区也必须在多晶硅栅两边 扩 展，这样才能有扩散区存在，使载流子进入和流出沟 道，例如规则3.5规定的3.0μm就是保持源区和漏区 所必需的。
漏极D 栅 极 G 源极S
大尺寸MOS管的版图一般也采用并联结构， 或称作梳状栅结构，并且相邻的MOS管共用源 区或漏区。这种版图并联结构不但减小了版图 面积而且减小了源端和漏端的耗尽层电容.
源极S/漏极D 栅极G
源极S/漏极D 栅极G
漏极D/源极S
漏极D/源极S
4叉指MOS管
3叉指MOS管
漏极D/源极S
一、版图设计前的准备
通常，集成电路制造厂为设计者提供了特定工 艺的数据包，或称作工艺设计套件（PDK： Process Design Kits）。设计套件主要包括了 该工艺条件下的一组文件： 用于定义版图工艺层信息的工艺文件； 用于版图验证的各种验证文件； 用于电路仿真的器件模型文件； 集成电路版图设计是以工艺为基础的，因此版 图设计前要根据工艺提供的信息做好准备工作。
N阱层相关的设计规则及其示意图
P+、N+有源区层相关的设计规则及其示意图
Poly层相关的设计规则及其示意图
Contact层相关的设计规则及其示意图
Metal层相关的设计规则及其示意图
Pad层相关的设计规则及其示意图
二、几何设计规则 －举例及问题讨论
倾角引起的注入阴影
M1
M2
（a）简单布局
1 M 2 1
1 M 2 2
1 M 2 2
1 M 2 1（b）同心布局
R
两 个 叉 指 的 差 分 对 管 版 图
R
R
R
R R
总之，与分立元件电路设计相比，集成电路设 计的一个显著特点在于：设计者能够充分利用 集成电路特点，通过改变晶体管等元器件的图 形结构和几何尺寸，设计出最合理的晶体管来 满足整体电路的要求。但这要求设计者在设计 版图前，首先要搞清楚电路中各个晶体管的作 用，再决定采用哪种图形的晶体管。设计时， 既要考虑工作电流、特征频率、最高振荡频率 以及噪声等电学参数，又要兼顾光刻精度、套 准精度等工艺水平，以及占用面积、电路成品 率等因素。
建立工艺文件界面示意图
2）建立版图数据库
Zeni4DM集成环境下，通过NewLibrary（新 建库命令）建立新的数据库。
3）设置全局参数 在新建的版图库中开始编辑一个版图单元时， 往往需要首先设置好版图设计所必须的一些全局 参数，如版图的最大、最小显示格点，命令菜单 对话框的弹出方式等。其中，版图设计的最小尺 寸或分辨率设置应该根据使用工艺能达到的分辨 来合理设置。对于深亚微米的版图设计，版图分 辨率设置与制造工艺分辨率的不一致，有可能引 起整个电路失效。因此，版图设计前要了解工艺 水平，合理设置版图格点和尺寸分辨率。
除了选择合理的布线层外，版图布线还应该 注意以下几点： 1）电源线和地线应尽可能地避免用扩散区和多 晶硅走线，特别是通过较大电流的那部分电源线 和地线。集成电路的版图设计中电源线和地线多 采用梳状走线，避免交叉，或者用多层金属工艺， 提高设计布线的灵活性。 2）禁止在一条金属走线的长信号线下平行走过 另一条用多晶硅或扩散区走线的长信号线。 3）压焊点离芯片内部图形的距离应不少于20 m， 以避免芯片键合时，因应力而造成电路损坏。
4.5 九天软件下的版图编辑
九天（Zeni）系统软件为IC设计者提供了交 互式版图设计环境。交互式版图设计是指利用 集成电路CAD版图编辑工具，通过人工参与的 方式完成的电路版图设计。由于使用了交互式 环境，设计者可以根据所设计电路的各种性能 要求，对图形反复进行布置和连线，达到较佳 的布局效果，从而最大限度地利用芯片面积、 提高成品率，因而广泛应用于全定制集成电路 的版图设计中。
电学设计规则还为合理选择版图布线层提供了 依据。集成电路工艺为设计者提供了多层布线 的手段，最常用的布线有金属、多晶硅、硅化 物以及扩散区。但这些布线层的电学性能大不 相同。
随着器件尺寸的减小，线宽和线间距也在减小， 多层布线层之间的介质层也在变薄，这将大大 增加走线电阻和耦合电容，特别是发展到深亚 微米级和纳米之后，与门延迟相比，布线延迟 变得越来越不可忽略。因此，版图布线必须合 理选择布线层，尽可能地避免布线层电学参数 的影响。
为了工艺上按比例缩小或版图编辑的需要， 合并接触采用图4.9（a）所示的分离式接触结 构，而不采用图4.9（b）的合并长孔结构。
4.3 电学设计规则与布线
电学设计规则给出的是由具体工艺参数抽象 出的器件电学参数，是晶体管级集成电路模拟 的依据。与几何设计规则一样，对于不同的工 艺和不同的设计要求，电学设计规则将有所不 同。通常，特定工艺会给出电学参数的最小值、 典型值和最大值。上述N阱硅栅CMOS工艺的 部分电学设计规则的参数名称及其意义如表4.8 所示。
当给定电路原理图设计其版图时，必须根据 所用的工艺设计规则，时刻注意版图同一层上 以及不同层间的图形大小及相对位置关系。然 而对于版图设计初学者来说，第一次设计就能 全面考虑各种设计规则是不可能的。为此，需 要借助版图设计工具的在线设计规则检查 （DRC）功能来及时发现存在的问题。 参照上述的硅栅工艺设计规则，一个反相器 （不针对具体的器件尺寸）对应版图设计中应 该考虑的部分设计规则如下图所示。
1）一般双极型晶体管的设计 （1）单基极条图形
隔离槽 发射区 基极引线孔（B） 基区 集电区 集电极引线孔（C） 发射极引线孔（E）
（2）双基极条图形
B C
E
（3）马蹄形结构
E
B
C
B
E
C
（4）梳形结构
E
B
C
2）多发射极晶体管的设计
3）集成电路中的PNP管
（a）顶视图
E C B
B N+
C
E P
在设计电路中的某一管子时，应首先弄清该
管在电路中的作用，抓住主要矛盾，设计出符 合要求的管子。例如，对于逻辑电路设计，电 路的输出管就应该着重考虑能承受电流，并具 有较快的开关速度和较低的饱和压降；而对反 相管则应着重考虑有较快的开关速度和较高的 特征频率。 不同的晶体管图形在集成电路中所起的作用 不同，因此版图设计中一块掩模版上往往就有 几种晶体管的图形。下面首先介绍一般双极型 晶体管的图形及其各自的特点。
根据双极型晶体管的版图特点，其版图设计 的一般原则包括以下几个方面的内容： 1）划分隔离区（岛）
2）几何对称设计
3）热对称设计 4）图形尺寸选择
2、 双极型晶体管的图形设计 版图设计工作决不能脱离工艺实际，离开工 艺来谈设计是没有意义的。版图设计者的任务 是在目前工艺许可的条件下，尽可能设计出各 种符合要求的晶体管。集成电路中对双极型晶 体管的要求主要是： （1）有一定的特征频率fT； （2）满足要求的开关时间； （3）能承受一定的电流； （4）具有较低的噪声系数； （5）具有一定的耐压。
Baidu Nhomakorabea
（b）剖面图
P
P
横向PNP晶体管结构
圆形单发射极横向PNP管
衬底PNP管剖面图
二、MOS晶体管的版图设计 与双极型晶体管的版图相比，一般MOS晶体 管的版图设计相对简单些，典型的物理表示法 包括了两个矩形。
表示栅极G S W D S D L
表示栅极G
D
S
W
表示源极和漏极的 N 型扩散区
L 表示源极和漏极的 P 型扩散区
问题讨论： （3）接触 版图设计中通常需要有多种接触，例如，金 属和P型扩散区接触、金属和N型扩散区接触、 金属和多晶硅的接触以及衬底接触等。根据工 艺不同，还有“隐埋”型多晶硅-扩散区接触和 拼合接触。 通常，制作芯片的衬底被划分成多个“阱” 区，每个孤立的阱必须利用衬底接触来接合适 的电源电压。将两个或多个金属和扩散区接触 用金属连通起来，称为合并接触。
4.4 晶体管的版图设计
一、双极型晶体管的版图设计 1、 双极型集成电路版图设计的特点 双极型集成电路设计中首先要考虑的问题是 元器件之间的隔离。目前常用的隔离方法有PN 结隔离和介质隔离，设计者可以根据不同的设 计要求，选择适当的隔离方式。此外，还要注 意减小寄生效应如寄生PNP管、寄生电容效应 等。注意了这些问题，就可以比较顺利地完成 版图设计并制造出合格的电路。
集成电路设计技术与工具
第四章 集成电路版图设计与工具
内容提要
4.1 4.2 4.3 4.4 4.5 4.6 4.7
引言 版图几何设计规则 电学设计规则与布线 晶体管的版图设计 九天软件下的版图编辑 九天软件下的版图验证 本章小结
4.1 引 言

版图（Layout）包含了器件尺寸、各层拓扑定义等 器件相关的物理信息数据，是集成电路从设计走向 制造的桥梁。 由于器件的物理特性和工艺的限制，芯片上物理层 的尺寸进而版图的设计必须遵守特定的规则。这些 规则是各集成电路制造厂家根据本身的工艺特点和 技术水平而制定的，因此，不同的工艺就有不同的 设计规则。设计者只能根据厂家提供的设计规则进 行版图设计 。