数字逻辑时钟设计
数字逻辑实验报告(数字时钟设计)
数字逻辑实验报告实验三、综合实验电路一、实验目的：通过一个综合性实验项目的设计与实现，进一步加深理论教学与实验软硬件平台的实践训练，为设计性实验做好充分准备。
二、实验原理：根据要求的简单设计性的电路设计实验，应用基本器件与MSI按照电路设计步骤搭建出初级电路；设计型、综合型的较复杂实验电路三、实验设备与器件：主机与实验箱四、实验内容：（1）实验任务：根据所学习的器件，按照电路开发步骤搭建一个时钟，要求实现的基本功能有计时功能、校对时间功能、整点报时、秒表等功能。
（2）实验任务分析：完成该数字时钟，采用同步时序电路，对于计时的的功能，由于时间的秒分时的进位分别是60、60、24，所以可以应用74LS163计数器分别设计2个模60计数器以及一个模24计数器，那么需要有7个秒输出，7个分输出，6个小时的输出；对于校对时间的功能，由74LS163的特性可知，当该器件处于工作状态时，每来一个CLK脉冲，计数值加1，所以可以手动控制给CLK脉冲，来进行时间的校对；对于整点报时功能，可以采用一个比较电路，当时间的分秒数值全部为零时，那么此时可以接通报时装置，可以在电路中设置报时的的时间；对于秒表功能，有两种方案，可以单独重新设计一个秒表装置，采用模100计数器以及两个模60计数器，可以进行优化，使用原先的两个模60计数器，这样可以简化电路，是电路简洁。
（3）实验设计流程：（4）输入输出表：（5）各个功能模块的实现：A、计时功能模块的实现（电路图及说明）秒表部分及说明说明：该部分是实现功能正常计时中的秒部分的计时工作。
如图所示，图中采用两个74LS163来做一个模60计时器，计数的起止范围是0~59，（第一个74LS163采用模10计数，起止为0~9，第二个74LS163的计数起止范围是0~5），两个器件采用级联方式，用预置位方法实现跳转；该部分有7个秒输出，接到BCD译码显示器。
注解：第一个163器件：LDN端统一接到清零端ABCD端接地ENP端接到VCC高电平ENT接高电平VCC第二个163器件：LDN端统一接到清零端ABCD端接地ENP端接到VCC高电平ENT接高电平第一个163的预置位段分钟部分以及说明：说明：该部分是实现功能正常计时中的分部分的计时工作。
江苏大学数字逻辑课程设计数字时钟【范本模板】
JIANGSU NIVERSITY 课程设计报告学院：计算机科学与通信工程班级：网络工程姓名:学号：指导老师：报告日期：2016年1月15日目录Ⅰ.设计目的 0Ⅱ。
设计内容 0Ⅲ.设计原理 0Ⅳ.具体实现 (1)(1）顶层图 (1)（2)代码 (1)1。
24进制： (1)2. 60进制： (2)3。
动态显示: (3)4。
分频器： (4)5。
二路选择器： (5)6。
整点报时： (6)7。
闹钟设置： (7)8.alarmcmp： (8)9。
消抖： (8)Ⅴ。
心得体会 (9)Ⅰ.设计目的设计一个拥有:正常的时分秒计数功能,实现校时校分清零的功能,利用扬声器实现整点报时和闹钟功能的多功能数字钟.Ⅱ.设计内容整个系统分成七个模块进行：计时模块、校时模块、整点报时模块、分频模块、动态扫描模块，动态显示模块、闹钟模块。
l、能进行正常的时、分、秒计时功能，分别由6个数码显示24小时、60分钟的计数器显示。
2、能利用实验系统上的按钮实现“校时”、“校分”功能;3、能利用扬声器做整点报时:4、定时闹钟功能5、用层次化设计方法设计该电路，用硬件描述语言编写各个功能模块。
6、报时功能。
报时功能用功能仿真的仿真验证,可通过观察有关波形确认电路设计是否正确.Ⅲ。
设计原理1 计时模块：使用一个二十四进制和两个六十进制计数器级联，构成数字钟的基本框架。
二十四进制用于计时，六十进制用于计分和计秒.给秒计数器一个1hz的时钟脉冲，分计数器以秒计数器的进位作为计数脉冲，时计数器以分计数器的进位作为计数脉冲。
2 校时模块:分别按下校时键和校分键，计数器增至所需时分数，按下清零键,秒计数器归零。
此处注意事项：①按键“抖动"消除。
利用触发器,如D触发器，利用D 触发器边沿触发的特性,在除去时钟边沿来之前一瞬间之外的绝大部分时间都不能接受输入，从而实现“消抖"。
②校分时,分计数器计数不应对小时位产生影响，因而需要屏蔽此时分计数器的进位信号.③需要设计二路选择器对于正常计数以及校时进行选择。
数字逻辑课程设计报告 电子钟
数字逻辑课程设计报告电子钟数字逻辑课程设计报告-电子钟数字逻辑电路―课程设计报告数字逻辑课程设计报告-----多功能数字钟的同时实现一．设计目的：1.学会应用领域数字系统设计方法展开电路设计。
2.进一步提高maxplusii软件开发应用领域能力。
3.培育学生综合实验能力。
二．实验仪器与器材：1、开发软件maxplusii软件2、微机3、isp实验板se_3型isp数字实验开发系统4、打印机三．实验任务及建议设计一个多功能数字钟：1.能进行正常的时、分、秒计时功能。
1）用m6m5展开24十进制小时的表明；2）用m4m3展开60十进制分的表明；3)用m2m1进行60进制秒的显示。
2.利用按键实现“校时”、“校分”和“秒清单”功能。
1)按下sa键时，计时器快速递减，按24小时循环，并且计满23时返回00。
2)按下sb键时，计时器迅速递增，按60小时循环，并且计满59时回到00，但不向时进位。
3)按下sc，秒清零。
建议按下“sa”或“sb”均不能产生数字LBP（“sa”、“sb”按键就是存有晃动的，必须对“sa”“sb”展开窭晃动处置。
）3.能够利用实验板上的扬声器并作整点报时功能。
1）当计时到达59分50秒时开始报时，在59分50、52、54、56、58秒鸣叫，鸣叫声频为500hz。
2）抵达59分后60秒时为最后一声整点报时。
整点报时的频率为1kz。
4.能够惹出时1）闹时的最小时间间隙为10分钟。
2）惹出时长度为1分钟。
3）惹出时声响就是单频的。
5．用maxplusii软件设计符合以上功能要求的多功能数字钟，并用层次化设计方法设计该电路。
1）通过语言同时实现各模块的功能，然后再图画出高电路的顶层图。
2）消抖电路可以通过设计一个d触发器来实现，sa、sb、sc等为包含抖动的诸如信号，而电路的输出则是一个边沿整齐的输出信号。
3）其他的计时功能、表明功能、多路挑选功能、分频功能、报时功能和惹出时等功能模块都用vhdl语言实现。
数字逻辑EDA电子钟课程设计报告
多功能数字钟设计说明：1．系统顶层框图：各模块电路功能如下：1.秒计数器、分计数器、时计数器组成最根本的数字钟，其计数输出送7段译码电路由数码管显示。
2.基准频率分频器可分频出标准的1HZ频率信号，用于秒计数的时钟信号；分频出4HZ频率信号，用于校时、校分的快速递增信号；分频出64HZ频率信号，用于对按动"校时〞，"校分〞按键的消除抖动。
2.多功能数字钟构造框图：一、系统功能概述已完成功能1.完成时／分／秒的依次显示并正确计数，利用六位数码管显示；2.时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能；3.定时器：实现整点报时，通过扬声器发出上下报时声音；4.时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进展调整；5.闹钟：实现分/时闹钟设置，在时钟到达设定时间时通过扬声器响铃。
有静音模式。
待改良功能：1. 系统没有万年历功能，正在思考设计方法。
2. 应添加秒表功能。
二、系统组成以及系统各局部的设计1.时计数模块时计数模块就是一个2位10进制计数器，记数到23清零。
VHDL的RTL描述如下：----t_h.vhdlibrary ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entityt_h isport(en,clk,clr:in std_logic;dout:out std_logic_vector(7 downto 0);c:out std_logic);endt_h;architecture rtl oft_h issignal t:std_logic_vector(7 downto 0);beginprocess(en,clk,clr)variable t:std_logic_vector(7 downto 0);beginif en='1' then --异步使能if clk 'event and clk='1' thent:=t+1;if t(3 downto 0)=*"A" then --个位等于10则十位加1t(7 downto 4):=t(7 downto 4)+1;t(3 downto 0):=*"0"; --个位清零end if;if t>*"23" then --大于23清零t:=*"00";end if;end if;if clr='1' then --异步清零t:=*"00";end if;end if;dout<=t;end process;end rtl;时计数器模块仿真波形如下从仿真波形可知，当计数到23时，下一个时钟上升沿到来时就清零了，符合设计要求。
数字逻辑课程设计(数字时钟)
武汉纺织大学《数字逻辑》课程设计报告题目：院系：专业班级：学号：学生姓名：指导教师：年月日一、引言《数字逻辑》课程设计是配合本课程课堂和实验教学的一个实践性教学环节。
其目的是巩固所学知识，提高实验动手能力，加强综合应用能力，启发创新思维。
其任务是让学生通过动手动脑进行大中型数字逻辑电路的设计、仿真、调试，巩固和应用所学的理论和实验技能；掌握应用EDA开发工具设计大中型数字电路系统的设计流程、仿真、检测技术直至下载到FPGA物理器件进行实际物理测试的能力；提高设计能力和实验技能，为以后进行毕业设计、电子电路的综合设计、研制电子产品等打下基础。
二、系统介绍1.设计平台介绍1)本次《数字逻辑》课程设计使用Altera公司的PLD/FPGA开发软件QuartusⅡ11.0和机房SOPC EDA工具箱。
2)本课程设计使用EP3C80F484C8逻辑芯片，需用Quartus创建一个工程，完成工程中各部分设计后画出总电路图，经过编译后分配管脚，下载到芯片中，在试验箱上连接导线，实现设计。
2.知识点及技术难点分析1)本次课程设计涉及到的知识点主要有：VHDL硬件语言、八段段显示器（数码管）相关知识、时序电路设计、EDA软件及试验箱的使用等。
2)其中较难的是时序电路的设计及EDA软件的使用。
三、设计任务及设计原理1.设计任务此次课程设计课题为数字电子逻辑电路设计，需在试验箱上实现一个24小时制动态显示的数字时钟，具有小时，分钟和秒的显示，且具有整点报时效果（例如在10:59:00开始，每隔2秒发出一次声音，前四次低频率，最后进位时发出高频率声响。
）2.设计原理1)这次课题中需用VHDL硬件语言编出秒钟、分钟、24小时制时钟、8选1数据选择器、八进制计数器、译码器、控制器等7个器件的功能。
2)用控制器实现控制整点报时，快速调小时、分钟，清零秒钟，分频功能。
4HZ脉冲信号经过控制器分频得到1HZ脉冲，512HZ和1024HZ脉冲控制蜂鸣器发出低频率和高频率声音3)秒钟由控制器分频的1HZ频率脉冲控制4)分钟正常情况下由秒钟的进位输出作为脉冲信号控制，在快速调整时间时由4HZ脉冲控制5)时钟同分钟一样。
《数字逻辑》数字时钟课程设计报告
《数字逻辑》课程设计报告题目数字时钟学院（部）信息工程学院专业计算机科学与技术班级计算机一班学生姓名学号201324026 月29 日至7 月 3 日共1 周指导教师（签字）题目一．摘要：钟表的数字化给人们的生产生活带来了极大的方便，并且极大的扩展了钟表原先的报时功能。
诸如定时自动报有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常警、学校的按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯，甚至各种定时电气的自启用等。
所现实的意义。
本次数电课设我组设计的数字时钟是由石英晶体振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路和计时电路组成，石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器在七段显示器上显示时间。
二．关键词：校时计时报时分频石英晶体振荡器三．技术要求：1、有“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能；2、有计时功能，时钟不会在计时的时候停下。
计时范围是0~99秒；3、有闹铃功能，闹铃响的时间由使用者自己设置，闹铃时间至少一分钟；4、要在七段显示器（共阴极6片）显示时间；5、电子钟要准确正常地工作。
四、方案论证与选择：钟表的是长期使用的器件，误差容易积累由此增大。
所以要求分频器产生的秒脉冲要极其准确。
而石英晶体产生的信号是非常稳定的，所以我们使用石英晶体产生的信号经过分频电路作为秒脉冲。
秒脉冲信号经过6级计数器，分别得到“秒”、“分”、“时”的个位、十位的计时。
由实际的要求，“秒”、“分”计数器为60进制的计数器，小时为24进制。
由于74LS160十进制加法计数器易于理解使用，我们在设计各个计数器时都是由采用74LS160芯片级联构成。
在计时部分，最小单位是0.01s，我们采用555多谐振荡器产生100HZ的信号作为秒脉冲进入一个4级计数器，计时范围是0~99秒。
石英晶体我们选择的是振荡频率为2ⁿ（我们找到的最小振荡频率为n=15），与四个74LS161组成的计数器来分频，使振荡频率变为1HZ,这样秒脉冲就产生了。
数字逻辑数字时钟课程设计报告
4.2 EWB24 小时计时数字钟基本功能仿真结果 ....................................... 14 4.3EWB 电子钟整体仿真结果 ..................................................... 15 结束语 ........................................................................... 16
选用 EWB 软件，以计算机作为载体。通过使用 EWB 软件，设计实现一个 24 小
第二章
设计总体方案
8
4 计算机学院数字系统课程设计
2.1 总体方案框图
图 2.1 总体方案框图
2.2 设计原理
由 555 定时器构成的振荡器产生稳定的 1Hz 的脉冲信号，作为标准秒脉冲。秒计数
器计 60 后向分计数器进位，分计数器计满 60 后向小时进位，小时计数器设置成 24 进 制计数器，满 24 后清零，重新开始计时。计数器的输出直接送到 LED 显示器。计时出 现误差时可以用校时电路进行校时，校分，校时电路是由一开关接到一个高电位上，当 全按一下开关就传来一个高位脉冲，计数器加一。
2.1 总体方案框图 .............................................................. 4 2.2 设计原理 .................................................................. 4 2.3 元器件的选择及功能分析 ..................................................... 5 2.3.1 选择器件 ............................................................ 5 2.3.2 555 定时器的应用 ..................................................... 5 2.3.3 74290 的应用 ......................................................... 7 2.3.4 与门 ................................................................. 8 第三章 功能模块 ................................................................... 9 3.1 单元电路的设计 ............................................................ 9 3.1.1 秒脉冲发生器......................................................... 9 3.1.2 时间技术单元 ........................................................ 10 3.2 总体设计电路图 ............................................................ 12 第四章 EWB24 小时计时数字钟仿真结果 .............................................. 13
数字逻辑课程设计 数字钟的设计 包括完整电路图
数字逻辑课程设计报告数字钟的设计与制作一、设计任务和基本要求 (1)二、原理分析与电路设计 (1)1、数字钟的构成 (1)2、数字钟的工作原理与电路设计 (1)1)振荡器 (1)2) 计数器 (2)3) 译码显示电路 (3)4) 校时电路 (3)5) 整点报时电路 (6)三、系统元器件的功能和作用 (6)1、74LS90芯片的功能和作用 (6)2、74LS47芯片 (6)3、半导体共阴极数码管 (6)四、整机电路设计 (6)五、系统调试 (6)总结与建议 (6)参考文献 (7)一、设计任务和基本要求：1、秒、分为00～59六十进制计数器。
2、时为00～23二十四进制计数器。
3、周显示从1～7为七进制计数器。
4、可手动校正，且具有整点报时功能。
5、用LED数码管作为显示器件。
总体方案：干电路系统由秒信号发生器、“星期、时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。
二、原理分析与电路设计：1、数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路所示为数字钟的总体电路框图。
2、数字钟的工作原理与电路设计1)振荡器：用信号发生器产生1 Hz脉冲信号2)计数器：秒计数器和分计数器都采用两块74LS90接成60进制计数器，如图所示。
时计数器则采用两块74LS90接成24进制计数器，如图所示。
星期计数器采用一块74LS90芯片接成7进制计数器。
如图所示。
图74LS90接成60进制计数器图1.3 74LS90接成24进制计数器图1.4 74LS90接成7进制计数器秒脉冲信号经秒计数器累计，达到60时，向分计数器送出一个分脉冲信号。
分脉冲信号再经过分计数器累计，达到60时，向时计数器送出一个时脉冲信号。
时脉冲信号再经过时计数器累计，达到24时，向星期计数器送出一个星期脉冲信号，星期脉冲信号在经过星期计数器累计，达到7时进行复位归零。
数字逻辑电路课设—简易数字钟设计
数字逻辑电路课设—简易数字钟设计数字逻辑电路课程设计报告多功能数组钟设计⼀、设计要求：通过Maxplus II使⽤VHDL语⾔编写设计⼀款多功能数字钟，具体功能如下：1、时钟时，分，秒分别显⽰且能正确计数。
2、整点报时，时钟在将要到达整点的最后⼗秒，给予蜂鸣提⽰。
3、校时，可以通过相应开关按钮对时钟的时分秒进⾏调整。
4、闹钟，⽤户可以预设闹铃时刻，当时间到达该时刻时，发出蜂鸣提⽰。
⼆、总体设计：1、设计框图：2、外部输⼊输出要求：外部输⼊要求：输⼊信号有1024Hz时钟信号、低电平有效的秒清零信号CLR、低电平有效的调分信号SETmin、低电平有效的调时信号SEThour；外部输出要求：整点报时信号SOUND（59分51／3／5／7秒时未500Hz低频声，59分59秒时为1kHz⾼频声）、时⼗位显⽰信号h1（a，b，c，d，e，f，g）、时个位显⽰信号h0（a ，b，c，d，e，f，g）、分⼗位显⽰信号m1及分个位m0、秒⼗位s1及秒个位s0；数码管显⽰位选信号SEL0／1／2等三个信号。
3、各模块功能：1）FREQ分频模块：整点报时⽤的1024Hz与512Hz的脉冲信号，这⾥的输⼊信号是1024Hz信号，所以只要⼀个⼆分频即可；时间基准采⽤1Hz输⼊信号直接提供（当然也可以分频取得，这⾥先⽤的是分频取得的信号，后考虑到精度问题⽽采⽤硬件频率信号。
2）秒计数模块SECOND：60进制，带有进位和清零功能的，输⼊为1Hz脉冲和低电平有效的清零信号CLR，输出秒个位、时位及进位信号CO。
3）分计数模块MINUTE60进制，带有进位和置数功能的，输⼊为1Hz脉冲和⾼电平有效的使能信号EN，输出分个位、时位及进位信号CO。
5）扫描模块SELTIME：输⼊为秒（含个／⼗位）、分、时、扫描时钟CLK1K，输出为D和显⽰控制信号SEL。
6）整点报时功能模块ALERT：输⼊为分／秒信号，输出为⾼频声控Q1K和Q500。
数字逻辑课程设计-电子时钟
《数字逻辑》课程设计报告题目：数字电子钟专业：网络工程班级： 14网络工程2班组长：钟伟邦（1414080903202）成员：刘雄锋（1414080903223）惠州学院计算机科学系二○一六年一月七日目录1 设计任务书2 总体方案设计2.1 功能和逻辑需求分析2.2 总体方案设计3 单元模块设计3.1 分秒计数器电路设计3.2 时计数器电路设计3.3总体电路设计（画出总体电路图）4 电路调试与测试4.1 时计数器4.2 分秒计数器5 总结附录（参考资料清单及元器件清单）1 设计任务书10．数字电子钟（*）设计一台能显示时﹑分、秒的数字电子钟，要求如下：1）秒﹑分为00—59六十进制计数器，时为00—23二十四进制计数器；2）可手动校正：分别对秒﹑分﹑时进行连续脉冲输入校正（校正时不能输出进位）。
本次数字时钟电路设计采用GAL系列芯片来分别实现时、分、秒的24进制和60进制的循环电路，并支持手动校正的功能。
2 总体方案设计用集成电路设计一台能自动显示时、分、秒的数字电子钟，只要将开关置于手动位置，可分别对秒、分、时进行手动脉冲输入调整或连续脉冲输入的校正。
2.1 功能和逻辑需求分析本电路总共分为三个单元模块，分别为时，分，秒，其功能分别用于电子时钟上的时，分，秒的计算，其中，用GAL22V10设计24进制（十位为2进制，个位为4进制）的计数器用于实现时的计算功能（计数从00到23时清零），用GAL16V8D设计60进制的计数器（十位为6进制，个位为10进制）用于实现分和秒的计算功能（计数从00到59时清零并向前进位），当时钟计数到23时59分59秒时，使计数器的小时部分清零，进而实现整体循环计时的功能。
2.2 总体方案设计工作原理：当开关1为高电平时，在时钟信号作用下，时钟正常工作；当开关1为低电平时，时钟停止（状态保持）在2状态下，开关2/3/4为高电平时，时钟进入校正状态（通过时钟信号的连续输入进行校正）3 单元模块设计3.1分、秒计数器电路设计芯片类型：GAL16V8D前后级联系：当秒计数器到达59时，秒计数器的co会输出1，所以，与之连接的时计数器的cen此时输入1（分计数器进入正常工作状态），也就是说在下一个脉冲来临的时候，分计数器上的数字会加1，实现了秒到分的进位。
数字电子钟逻辑电路设计
数字电子钟逻辑电路设计数字电子钟是一种应用广泛的数字化产品，它不仅方便准确地显示时间，还具备功能丰富、外观美观等优点。
本文将介绍数字电子钟的逻辑电路设计，包括时钟信号输入模块、计数模块、显示模块以及设置功能模块等方面。
一、时钟信号输入模块时钟信号输入模块是数字电子钟的核心模块之一，它负责提供准确的时钟信号供其他模块使用。
在设计时钟信号输入模块时，我们可以采用晶振作为时钟源，通过将晶振输出的脉冲信号进行适当的处理，得到精确的时钟信号。
具体而言，我们可以通过使用频率分频电路，将晶振输出的高频脉冲信号分频成我们需要的低频时钟信号。
这样能够降低电路的复杂度，提高系统的稳定性和可靠性。
二、计数模块计数模块是实现数字电子钟时间计数功能的核心模块。
在设计计数模块时，我们可以采用分秒计数和时分计数两种方式。
对于分秒计数，我们可以使用两个计数器分别表示分钟和秒钟，当秒钟计数到59时，分钟计数器加1，同时秒钟计数器清零，从而实现分秒的连续计数。
对于时分计数，我们可以使用两个计数器分别表示小时和分钟，同样采用类似的逻辑实现。
当分钟计数到59时，小时计数器加1，同时分钟计数器清零，从而实现时分的连续计数。
三、显示模块显示模块是数字电子钟的重要组成部分，它负责将计数模块得到的时间信息以合适的形式显示出来。
在设计显示模块时，我们可以采用数码管来显示时间信息。
数码管是一种方便实用的数字显示元件，它可根据控制信号显示0至9的数字。
我们可以通过将计数器输出的二进制信号转换为对应的数码管控制信号，从而实现时间的数字显示。
四、设置功能模块设置功能模块是数字电子钟的附加功能之一，它可以实现时间的设置和调整。
在设计设置功能模块时，我们可以引入按钮和开关等输入元件，通过对输入元件状态的检测和判断，实现时间的设置和调整。
具体而言，我们可以设计一个按钮矩阵用于选择要设置的时间单位（例如时、分、秒），再通过加减按钮来实现时间数值的单步增减操作。
数字电路课程设计 数字钟逻辑电路设计
数字电路课程设计数字钟逻辑电路设计
数字钟逻辑电路设计可以参考如下步骤：
1. 确定所需功能：数字钟通常需要显示当前时间、设置闹钟、调整时间等功能。
根据需求确定需要实现的功能。
2. 设计时钟计时电路：时钟计时电路可以使用时钟发生器和计时器组合实现。
时钟发生器用于产生稳定的时钟信号，计时器用于记录时间。
可以选择使用74系列的计数器和分频器来实现。
3. 设计时钟显示电路：时钟显示电路可以使用数码管显示时钟的小时与分钟。
可以使用BCD码->数码管译码器芯片来实现。
4. 设计闹钟功能电路：闹钟功能可以使用定时器和蜂鸣器组合实现。
定时器用于设置闹钟时间，蜂鸣器用于发出闹钟提醒声音。
5. 设计按钮控制电路：按钮控制电路可以使用触发器和门电路组合实现。
触发器用于存储按钮状态，门电路用于控制不同功能的触发。
6. 连接各个模块：根据设计的电路模块连接各个模块，确保信号的正确传递和相互配合。
7. 进行测试和调试：对设计的数字钟逻辑电路进行测试和调试，确保各个功能都可以正常工作。
注意：数字钟逻辑电路设计需要具备一定的数字电路知识和电路设计经验。
在实际设计过程中可能还需要考虑一些细节问题，如时钟信号的精度、电源电压稳定性等。
数字逻辑课程设计数字时钟课程设计数电课程设计 数字电子技术
数字逻辑课程设计课题名称数字时钟班级姓名指导教师日期 2008-6-24前言自从它被发明的那天起，就成为人们生活中必不可少的一种工具，尤其是在现在这个讲究效率的年代，时钟更是在人类生产、生活、学习等多个领域得到广泛的应用。
然而随着时间的推移，人们不仅对于时钟精度的要求越来越高，而且对于时钟功能的要求也越来越多，时钟已不仅仅是一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的功能。
诸如闹钟功能、日历显示功能、温度测量功能、湿度测量功能、电压测量功能、频率测量功能、过欠压报警功能等。
钟表的数字化给人们的生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
可以说，设计多功能数字时钟的意义已不只在于数字时钟本身，更大的意义在于多功能数字时钟在许多实时控制系统中的应用。
在很多实际应用中，只要对数字时钟的程序和硬件电路加以一定的修改，便可以得到实时控制的实用系统，从而应用到实际工作与生产中去。
因此，研究数字时钟及扩大其应用，有着非常现实的意义。
数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路.目前,数字钟的功能越来越强,并且有多种专门的大规模集成电路可供选择.目录前言 (2)目录 (2)题目 (2)摘要 (2)关键字 (3)设计要求 (3)正文 (3)1电路结构与原理图 (3)2数码显示器 (3)60进制计数和24进制计数 (4)校时 (7)振荡器 (8)3.计算、仿真的过程和结果 (9)鸣谢 (11)元器件清单 (11)参考文献 (11)总结与体会 (11)教师评语 (12)数字时钟的课程设计摘要:数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字逻辑电路课程设计__数字钟
《数字逻辑》课程设计实验报告书题目：数字钟姓名：专业：班级：学号：指导教师：目录一、设计任务要求 (3)二、设计思想及说明 (4)三、设计和实现过程 (4)四、经验、体会总结 (12)五、参考文献 (13)一、设计任务与要求设计任务：设计一个具有整点报时功能的数字钟要求：1、设计一个有“时”、“分”、“秒”（11小时59分59秒）显示且有校时功能的数字钟。
2、有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。
3、计时过程具有整点报时功能，当时间到达整点前10秒进行报时。
4、用中小规模集成电路组成数字钟，并在实验箱上进行组装、调试。
5、画出框图和逻辑电路图。
功能：1、计时功能：要求准确计时，以数字形式显示时、分、秒的时间。
小时的计时要求为“12翻1”。
2、校时功能：当数字钟接通电源或者计时出现误差时，需要校正时间（简称校时）。
校时是数字钟应具备的基本功能，一般电子手表都具有时、分、秒等校时功能。
为使电路简单，这里只进行分和小时的校时。
对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。
校时方式有“快校时”和“慢校时”两种。
“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数。
“慢校时”是用手动产生单脉冲作校时脉冲。
3、仿广播电台整点报时：每当数字钟计时快要到整点时发出声响；通常按照4低音1高音的顺序发出间断声响；以最后一声高音结束的时刻为整点时刻。
二、设计思想及说明数字钟原理框图下图所示，电路一般包括以下几个部分：切换电路、时分秒计数器、校时电路、整点报时电路及星期显示电路。
其基本原理是:秒计数器按“60进制”向分计数器进位，分计数器按“60进制”向时计数器进位，小时计数器按“24进制”规律计数，计数器经译码器送到显示器。
计数出现误差可用校时电路进行校时，校分，并具有可整点报时功能。
电路组成框图：三、设计和实现过程1.各元件功能74LS160：可预置BCD异步清除器，具有清零与置数功能的十进制递增计数器。
数字电子钟逻辑电路设计
数字电子钟逻辑电路设计
数字电子钟的逻辑电路设计包括以下步骤：
1. 时钟信号产生器设计：时钟信号产生器是整个数字电子钟的核心部分，它能够产生一个精确的方波信号，用于控制电子时钟的计时。
时钟信号产生器的设计可以使用基本的RC或LC
谐振电路，也可以使用晶体振荡器电路。
2. 计时器设计：数字电子钟需要计时器来记录时间。
计时器一般由两个计数器构成，分别用于计时小时和分钟。
计时器的设计可以使用74系列逻辑门或计数器芯片，例如CD4017。
3. 显示器设计：数字电子钟需要显示器来显示时间。
显示器可以采用数码管或液晶显示屏两种形式。
如果使用数码管，则需要使用BCD到七段数码管转换器芯片；如果使用液晶显示屏，则需要使用驱动芯片来控制液晶显示。
4. 声音效果设计：数字电子钟可以加入报时的声音效果。
声音效果可以使用蜂鸣器或喇叭来实现，需要使用驱动芯片来控制。
5. 电源和外围接口设计：数字电子钟需要电源供电，也需要与外围设备进行通信。
因此，电源和外围接口的设计也是数字电子钟的重要组成部分。
以上就是数字电子钟的逻辑电路设计的基本步骤，通过这些步骤可以实现一个稳定、精确的数字电子钟。
数字逻辑时钟设计
武汉工程大学计算机科学与工程学院综合设计报告设计名称：硬件基础综合设计设计题目：数字电子钟设计学生学号：专业班级：学生姓名：学生成绩：指导教师（职称）：课题工作时间：2012年12月10 至2012年12月22日说明：1、报告中的第一、二、三项由指导教师在综合设计开始前填写并发给每个学生；四、五两项（中英文摘要）由学生在完成综合设计后填写。
2、学生成绩由指导教师根据学生的设计情况给出各项分值及总评成绩。
3、指导教师评语一栏由指导教师就学生在整个设计期间的平时表现、设计完成情况、报告的质量及答辩情况，给出客观、全面的评价。
4、所有学生必须参加综合设计的答辩环节，凡不参加答辩者，其成绩一律按不及格处理。
答辩小组成员应由2人及以上教师组成。
5、报告正文字数一般应不少于5000字，也可由指导教师根据本门综合设计的情况另行规定。
6、平时表现成绩低于6分的学生，其综合设计成绩按不及格处理。
7、此表格式为武汉工程大学计算机科学与工程学院提供的基本格式（适用于学院各类综合设计），各教研室可根据本门综合设计的特点及内容做适当的调整，并上报学院批准。
成绩评定表学生姓名：高帅学号：1105030206 班级：智能科学与技术02班答辩记录表指导教师评语目录（以下章节名称为参考）摘要 (II)Abstract (II)第一章课题背景（或绪论、概述） (1)1.1 实验设计概述 (1)1.2 实验设计目的意义 (1)第二章设计简介及设计方案论述 (2)2.1 设计构想 (2)2.2 设计思想 (2)2.3 最终设计思路 (5)第三章详细设计 (7)3.1 设计图纸 (7)3.2 设计详解 (8)第四章设计结果及分析 (10)4.1 模拟电路设计分析 (10)4.2 面包板电路设计分析 (10)4.3 综合设计分析 (10)总结 (11)致谢 (12)参考文献 (13)摘要数字时钟设计实验的设立将理论与实际相结合，体现了学以致用的思想。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
武汉工程大学计算机科学与工程学院综合设计报告设计名称：硬件基础综合设计设计题目：数字电子钟设计学生学号：专业班级：学生姓名：学生成绩：指导教师（职称）：课题工作时间：2012年12月10 至2012年12月22日说明：1、报告中的第一、二、三项由指导教师在综合设计开始前填写并发给每个学生；四、五两项（中英文摘要）由学生在完成综合设计后填写。
2、学生成绩由指导教师根据学生的设计情况给出各项分值及总评成绩。
3、指导教师评语一栏由指导教师就学生在整个设计期间的平时表现、设计完成情况、报告的质量及答辩情况，给出客观、全面的评价。
4、所有学生必须参加综合设计的答辩环节，凡不参加答辩者，其成绩一律按不及格处理。
答辩小组成员应由2人及以上教师组成。
5、报告正文字数一般应不少于5000字，也可由指导教师根据本门综合设计的情况另行规定。
6、平时表现成绩低于6分的学生，其综合设计成绩按不及格处理。
7、此表格式为武汉工程大学计算机科学与工程学院提供的基本格式（适用于学院各类综合设计），各教研室可根据本门综合设计的特点及内容做适当的调整，并上报学院批准。
成绩评定表学生姓名：高帅学号：1105030206 班级：智能科学与技术02班答辩记录表指导教师评语目录（以下章节名称为参考）摘要 (II)Abstract (II)第一章课题背景（或绪论、概述） (1)1.1 实验设计概述 (1)1.2 实验设计目的意义 (1)第二章设计简介及设计方案论述 (2)2.1 设计构想 (2)2.2 设计思想 (2)2.3 最终设计思路 (5)第三章详细设计 (7)3.1 设计图纸 (7)3.2 设计详解 (8)第四章设计结果及分析…………………………………………………..………………..104.1 模拟电路设计分析 (10)4.2 面包板电路设计分析 (10)4.3 综合设计分析 (10)总结 (11)致谢 (12)参考文献 (13)摘要数字时钟设计实验的设立将理论与实际相结合，体现了学以致用的思想。
实验中在参考课程教材以及相关实验指导书的前提下，首先确立实验思想与方法，然后通过模拟电路设计分析，最后在实验箱上实际实现数字时钟。
在实验之前对于各种方法进行各种论证，最后确立先分后总的总体设计思路，并且原理图也是在保持电路稳定性的的前提下尽量简化。
实验设计过程中并不是一帆风顺，有时候也是需要相当的耐力的。
实际电路连接验证过程中问题不断，最后虽然实现了电路功能，但是实验过程更为重要。
实验加深了同学们对74LS160和CD4511应用的认识，并且使实验设计过程不仅仅是对知识能力的一种考察更是对同学们总和素质的一种考察与提高。
实验难度并不是很大，但它却起着一种引导作用，提高对数字逻辑设计的兴趣和对软硬件结合的总和处理能力。
关键词：74LS160；CD4511；进位；级联；清零AbstractDigital clock design experiments will be the establishment of integrating theory with practice, which reflects the idea of studying.The actual circuit connection verification process problem constantly, and finally although realized circuit function, but the process is more important.Experimental deepened the students on 74 ls160 and CD4511 application of understanding, and make the design process for knowledge is not only the ability of a survey of students is a kind of total quality investigation and improve.Keywords：74LS160;CD4511;carry;clear;cascade第一章课题背景（或绪论、概述）1.1 实验设计概述在学习了数字逻辑，已经大致掌握了实验设计思路以及实现方法后，就可以自己设计实验了。
在这里我们选择设计一个数字时钟，做为检验学习程度的一个实验。
数字时钟主要实现秒、分、时的计时功能，所需元器件自选。
本实验具有一定的开放性，但是就本实验室器材限制，大家所选器材还是比较集中。
在设计时钟时都用的七段数码管，而且设计中同学们大多集中选定的74LS161、74LS160以及CD4511等设计组成。
在老师的指导下，同学们先做好大致构思，然后由指导老师指导点评后再在电路模拟软件上进行模拟设计（这里我们选用EWB软件）。
模拟软件设计只是对于设计思路的基本检验，因为如果模拟电路无法实现时钟功能，在实际电路中就更不能实现了。
设计电路确定后根据各自元器件的需求，同学们就开始各自电路的实现了。
在实现电路功能，并经调试无误后，由指导老师提出问题供实验操作同学答疑。
1.2 实验设计目的意义20世纪末，电子技术获得了飞速发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力的推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
时间对于人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记时间忘记了做一些事。
但是一旦重要的事情，意识的耽误就可能酿成大祸。
此种数字钟与机械时钟相比具有更高的准确性和直观性。
本时钟的理论依据只是课本上关于各种芯片的介绍，真正的线路原理理论是同学们自己设计出来的。
所以说设计时钟不仅锻炼了同学们的逻辑推理及设计能力，而且还锻炼了同学们的动手操作与排除故障的能力。
想出来也许并不难，但是实际做出来也许并不是那么容易。
在实际设计中使同学们体会到实际电路的一些不确定性并学习故障排除方法。
设计数字钟是同学们真正体会到了知识的力量，以及如何把只是真正运用到实际运用到生活中去。
提高同学们学习本门课程的兴趣，增加学习动力，并且为以后学习跟深层次的东西打下基础。
在硬件方面学会查找与排除问题，这不仅在试验中解决问题而且在学习其他科目以及其他试验中也大有帮助，真正提高了同学们的动手能力。
第二章设计简介及设计方案论述2.1 设计构想设计时钟基本构想就是按照脉冲计时实现计数和进位功能，并通过译码器译码在数码管上得以显示。
首先分析时钟组成，分析时钟可分为时、分、秒三部分，且分别为二十四、六十、六十进制；其次分析各部分组成，为简单起见因为分与秒都是六十进制所以可以把它们看作是简单的重复罗列，设计思想一致，时单独实现二十四进制；最后将各部分设计连接，各部分设计按各自的接口设计规则分别连接，完成总体连接设计最后进行调试测试。
（如图2-1所示）图 2-2完成原理线路设计后，在面包板上首先按各模块分别连接线路并分别测试功能，最后实现给部分级联实现时钟功能。
2.2 元器件分析实验用到74LS160计数器6个，CD4511译码芯片6个，74LS00与非门芯片一个，74LS08与门芯片一个，以及共阴极数码管6个,导线若干等。
2.2.1 74LS16074LS160[1]功能简介CLK 是脉冲输入端；RCO 是进位信号输出端；ENP 和ENT 是计数器工作状态端；CLR 是异步清零端；LOAD 是置数端；VCC 接正电源；GND 接地；A 、D 是数据输入端；QA 、QD 是计数器状态输出端。
电源电压5V 输入电压5V 。
其状态表下所示74LS16074LS16074LS16074LS16074LS16074LS160输入脉冲图 2-1CD4511译码显示CD4511译码显示CD4511 译码显示CD4511 译码显示CD4511 译码显示CD4511译码显示2.2.2 CD4511BCD 七段显示器译码器。
CD4511是一组用来作为BCD 对共阴极LED 七段显示器译码的包装。
其引脚图， 如图2-3所示，其各引脚功能如下：LT ：做灯泡测试用，当LT=0，则不论其它输入状态为何，其输出0A 、0B 、OC 、OD 、OE 、OF 、OG 全部为1， 使七段显示器全亮，即显示8，以便观测七段显示器是否正常。
当LT=1，则正常解码。
BI ：空白输入控制，当BI=0 (LT 为1时)，则不论DCBA 之输入为何，其输出0A 、输 入输 出 注CLR LD ENTEN P CLK A B C D Q A n+1Q B n+1Q C n+1Q D n+1C O 0 1 1 1 1x 0 1 1 1x x 1 0 xx x 1 x 0x ↑ ↑ x xx a x x x x b x x x x c x x x x d x x x0 0 0 0 a b c d 计 数 保 持 保 持0 0清零 置数表 2-1图2-30B、OC、OD、OE、OF、OG皆为0，即七段显示器完全不亮，此脚可供使用者控制仅对有效数据译码，避免在无意义的数据输入时显示出来造成字型的杂乱。
EL：数据栓锁致能控制；在CD4511 中，不但具译码功能，更具有数据栓锁的记忆功能。
当EL=0 时(LT=1 且BI=1)，DCBA 数据会被送入IC 的缓存器中保存，以供译码器码；当EL=1 时，则IC中的暂存器会关闭，仅保存原来在EL=0时的DCBA数据供译码器译码。
换句话说当EL=1时，不论DCBA 的输入数据为何，皆不影响其输出，其输出0A、0B、OC、OD、OE、OF、OG仍保留原来在EL由0转为1以前的资料。
CD4511与共阴极七段数码管相连接逻辑图如图2-4所示，其中DCBA分别为由高位到低位的二进制输入信号。
图2-42.2.3 74LS00 74LS08 共阴极数码管74LS00为四组二输入与非门芯片；其中A、B为输入端，Y为输出端，VCC接电源，Y （如图2-5）。
GND接地。
满足AB74LS08为四组二输入与门芯片；其中A、B为输入端，Y为输出端，VCC接电源，GND接地。
满足Y=AB（如图2-6）。
七段共阴极数码管须将共阴极引脚都接地，然后abcdef分别与输入二进制信号由低位到高位连接（如图2-7）。
2.3 最终设计思路设计中为使设计简洁易于操作处理，所有74LS160芯片都以清零法处理。
其中60进制设计如图（2-8）（模拟电路中采用四输入数码管代替七段数码管）。
当需要进位时通过与门实现，当需要清零时通过与非门实现。
考虑到74LS00与74LS08相对比较简单，所以为了简化电路图这里就用逻辑门符号代替芯片符号了。