第8章-输入输出设备2

通道与输入输出处理机方式 •通道：特殊功能的处理器，实现对外设的统一管理和外 设同主存之间的数据传送 •工作原理：通过执行由通道指令编写的输入输出控制程 序， 产生相应的控制信号传递给由它管理的外设， 完成复杂的输入输出 •实现：硬件结构更为复杂，需要特殊功能的控制器 •特点：输入输出处理机（IOP）是通道进一步发展。基本独 立于主机工作，接管CPU各种I/O操作及I/O控制功能
8.3 主机与外设交换信息的方式 计算机的基本功能之一是能够与外部设备交换信息 主机与外设交换数据有5种方式
• 程序查询方式
• 程序中断方式
• 直接存储器访问（DMA）方式
• 通道方式 • 输入输出处理机（IOP）方式
程序查询方式 • 工作原理：CPU查询外设是否
开始
读取状态
准备好。准备好交换数据，否则
CPU首先将要访问的外设端口地址 送上地址线 通过控制总线发出I/O读/写信号 通过译码选中要交换信息的端口， 启动外设进行读/写操作（输入/输出操 作）
DB AB CB
CPU
CPU与外设之 间必须通过一个 接口，以协调 CPU与外设交换 信息的工作 接口是CPU与 外设之间交换数 据的桥梁 接口是一组硬 件电路
断点（PC）及标志寄存器，以 中断隐指令保存的程序断点和 在此阶段需解决的主要问题是： CPU发送中断请求信号 在此阶段需解决的主要问题是： 栈 务、中断返回，见下图 便中断返回 中断屏蔽：对那些CPU目前不准备响应的中断源，CPU如何禁止它们产 中断优先级的判别：如果同一时刻有多个中断源向CPU申请中断，CPU - CPU在每条指令执行后，检测引 标志读出并送入PC和标志寄存 然后进行I/O操作，实现数据 进入中断响应周期，通过向 首先响应那个中断？ 生中断请求？ 中断嵌套：如果CPU在执行某个中断服务程序的过程中，又发生新的 脚上是否有中断请求，若有则转入 器，从而回到CPU原来的程序 传送 量方式或软件查询方式得到中 中断响应阶段 中断请求信号的传递：当系统中有多个中断源时，各中断源如何向CPU 中断源的识别：CPU如何知道当前响应的是哪个中断源？即：转入哪个 中断请求，那么CPU如何处理？ 最后，恢复现场，并执行中 断服务程序的入口地址，并将 中断源的中断服务程序入口？ 中断服务程序 提出中断请求？ 断点处继续执行 对于内中断 断返回指令 其置入PC 可以根据中断类型号直接转入相应 CPU对中断请求信号的监测：CPU如何监测到有中断请求？
6、实现信号的转换 外设的工作信号往往与计算机的总线信号不兼容，所以需要进 行信号的转换
7、中断管理功能
• 当外设迫切需要CPU的服务时，特别是系统出现故障时，需 要CPU暂停目前的工作，立即处理这些事件，这个过程称为 “中断” • 这就要求在接口中设置中断控制器，实现CPU与外设的中断
传送
• 这样既加快了计算机系统对外界的响应速度，又使CPU与外
中断源 由于某种原因引起CPU中断的事件或设备 中断源一般可以分为硬中断和软中断两类
硬中断：指由外设和其他CPU外部事件引起的中断，也称
外中断
-
常见的外中断：输入输出请求、实时时钟、计时器、电源
故障、设备故障、校验线路等
-
外中断一般通过CPU的中断请求引脚引入
ຫໍສະໝຸດ Baidu
软中断：指CPU内部的指令或程序执行中的突发事件所引起 的中断，又称内中断 - 常见的内中断：主要包括指令中断（例如中断指令INT n） 和程序异常（如除数为零，运算溢出、指令的单步运行等） - 中断类型号 • 在很多中断系统中，对所有的中断源编码，为其分配一个唯 一的代号，称为中断类型号 • 例如，80X86有256种中断类型，因此中断类型号为0~255
输入输出系统主要包括硬件和软件两部分
•硬件由外部设备（简称外设）及其与主机的接口构成
•软件用于协调、控制主机与接口之间进行数据交换
输 入 输 出 系 统 的 位 置 及 其 组 成
微处理器
系统总线
存 储 器
I/O接口 外围设备 输入输出系 统
微 型 计 算 机
外设与接口一同构成输入输出系统的硬件部分
接口
„„
接口
主存
外设
外设
CPU访问外设， 实质上是访问外 设接口寄存器 （端口）
与访问存储器相比， CPU访问外设的过程 是完全等同的，不同 的是CPU发出的读/写 控制信号不同
I/O指令格式 • I/O设备统一编址时，指令系统中不设置专用的I/O指令，用 访存指令来访问I/O端口 • I/O设备独立编址时， I/O指令经指令译码器译码后，由控制 器发出I/O的读/写信号到外设 • I/O指令格式
设并行工作，大大提高了CPU的工作效率
由于接口的结构和功能有很大的区别，因此各接口电路中可能选择 使用中断控制、定时器、计数器等 数据口 接口 端口地址译码电路 数据总线 对地址总线上的外设 数据缓冲器 命令寄存器 写控制信号 端口地址进行译码， 用以决定是否选中设 WR 备本身 状态寄存器 内部控制 RD
- 优点：I/O端口不占用存储器空间；I/O端口数目不多，占用
地址线少，译码电路简单；I/O指令长度短，速度快 - 缺点： 专用I/O指令增加指令系统复杂性，且指令较少，程 序设计灵活性差；处理器要提供MEMR/MEMW和IOR/IOW 两组控制信号，增加了控制逻辑的复杂性
外设与CPU的连接
外设接口通过 总线与CPU连接。
当前程序
虽然外部设备的工作速度比较 数据无关的工作，外设在准备好数据后，主动向 低，但是CPU在外设准备数据 CPU发送一个中断请求，当CPU执行完当前指 时，仍可运行其他程序，不仅 令后，停止当前程序的执行，自动转向中断服务 CPU可与外设并行工作，而且 程序，在中断服务程序中，完成一个数据的传 节省了设备状态查询的时间， 送，之后中断返回至原来的断点处，继续执行 提高了CPU的效率
计算机组成原理与系统结构
第8章 输入输出系统
输入输出系统简称为I/O系统，包括计算机外围
设备及其与主机的接口、I/O控制软件 输入输出系统的主要功能是完成计算机与外界的
联系，是CPU与外设之间的桥梁
输入输出系统与整机的速度、处理能力、兼容性 等各种性能有着非常密切的关系
8.1 概述 输入输出系统的构成
•特点：在外设准备数据时，CPU与外设并行工 作，CPU效率有所提高，并且CPU可以同时被
当前指令
多个外设占用
•实现：接口中需要中断控制逻辑支持 •适用：适用于中低速设备
中断传送过程
中 断 服 务 程 序
直接存储器访问方式
内存 CPU 接口 外设
DMAC
DMA工作过程
•工作原理：将I/O过程中，与内存交换数据的操作交由DMA控制器来控 第二阶段：传送数据 第三阶段：传送结束 第一阶段：初始化 DMA方式的工作过程分为3个阶段 制，简化了CPU对输入输出的控制，进一步提高了CPU的效率 外设准备好数据，向DMA控制器（DMAC）发出DMA请求 DMA传送完成后，DMAC通知CPU收回总线控制权 CPU根据I/O传送的要求，初始化DMA控制器，设置传送方向、 信号 •特点：数据的传送不经过CPU（由DMAC控制），而I/O设备管理由CPU 主存的起始地址和传送数据的字节数 若出错，则需重传 控制，简化了CPU对I/O的控制 DMAC向CPU申请占用总线 •实现：需要DMA控制器及相关逻辑支持 CPU响应总线请求，释放总线控制权 •适用：大量、高速数据传送 DMAC控制在主存与外设之间直接传送数据，无需CPU控制
微 型 计 算 机 系 统
外设的地位和作用 • 人机对话的桥梁
• 完成数据的形式及格式变换
• 计算机系统软件与各种各种信息驻留地
• 计算机应用的重要工具
外设的编址方式 • 统一编址（存储器映射方式） - 存储单元和I/O端口统一进行编址，共用一个线性地址空间 - 指令系统中不设置专用I/O指令，用访问存储器的指令来访 问I/O端口，通过地址来区分寻址对象（I/O 还是
循环查询 •特点：CPU被外设独占，工作效 率低下 •实现：由程序实现，不需要增加
数据是否 准备好？ 是 交换并处理 一个数据 否
额外硬件电路
•适用：CPU不忙且数据交换速度
操作是否 完成？ 是 结束
否
不高，如单片机控制场合
单设备查询方式 多设备轮询方式请参看p.329
程序中断方式
•工作原理：外设准备数据时， CPU执行与传送
I/O接口的功能 4、设备选择 外设接口应具有识别自我的能力，只有当CPU给出的端口地址 处于自己的地址范围内（即被选中），接口才与CPU交换信 息，否则不允许有任何操作
5、实现数据格式的转换
CPU与接口的数据传送是并行数据传送，而有的外设是串行数 据传送，因此接口应具有数据并行→串行或串行→并行的功 能
Memory）
- 优点：指令功能丰富；外设数目或I/O寄存器数目几乎不受 限制；读/写控制逻辑简单 - 缺点： I/O端口占用了有限的存储器空间
外设的编址方式 • 独立编址（I/O映射方式） - 存储单元和I/O端口统一分开编址，各自有独立的地址空间 - 指令系统中设置了专用I/O指令来用访问I/O端口，通过指令 来区分寻址对象（I/O 还是Memory）
操作码 命令码 端口地址
-如：Intel80×86系列CPU指令 操作码用来区分是I/O指令还是其他指令 IN AX，port - 命令码区分I/O操作种类（输入还是输出）
-输入指令；将端口port的数据读到CPU中的寄存器AX 地址码指明要访问的外设端口地址以及CPU寄存器号
8.2 输入输出接口 I/O接口的功能 1、实现数据缓冲
实现输入缓冲、输出锁存，协调CPU与外设在速度上的差异
2、执行CPU的命令
CPU对外设的各种命令以控制代码的形式发送到接口电路
3、向CPU返回外设的状态 为了控制CPU与外设之间的数据传送，接口电路还要向CPU提 供诸如数据寄存器“空”、“满”、“准备就绪”、“忙” 、“闲”等状态信号，并在CPU查询时反馈这些状态信息
的中断服务程序
主程序 中断请求 中断响应 中断服务 中断返回
主程序
• 中断请求与判优 计算机的多个中断源随机向CPU发出中断请求，计算机为 •由多个中断请求触发器构成一个中断请求寄存器IRR 中断请求信号的监测 中断请求信号的产生与监测 每个中断源设置一个触发器，称为中断请求触发器INTR •IRR每一位对应一种中断源 •CPU在每条指令执行完毕后，通过检测CPU的中断请求引脚 • 当某个中断源有中断请求时，其相应的INTRi=1 •中断寄存器的内容称为中断字，中断字中为“1”的位表示 是否有效来达到监测目的 • 中断请求信号锁存在中断请求触发器中，等到CPU响应这 对应的中断源存在中断请求 •大多数CPU具有若干个中断请求引脚，用以监测是否有中断 个中断请求后才清除 发生。譬如，80X86CPU有INTR和NMI两条中断引脚
• 中断类型号用于寻找中断服务程序的入口地址（中断向
量），以实现程序转移
对于外中断 中断过程 中断返回指令的功能是：将 中断服务程序中，首先保护 CPU首先通过硬件保存程序
- 外设通过CPU的中断请求引脚向 现场，将有关寄存器的内容压 中断的整个过程包括4个阶段：中断请求、中断响应、中断服
•适用：大量、高速数据传送
8.4 中断系统
当前程序
中断系统是计算机中实现中断功能的软件、硬件的总称 - 在CPU中配置中断机构
中 断 - 在外设接口中配置中断控制器 当前指令 服 务 - 在软件上设计相应的中断初始化程序和中断服务程序 程 序 中断的基本概念
中断的定义 在CPU执行程序的过程中，由于某种事件发生，CPU暂 时中止正在执行的程序而转向处理所发生的事件，处理结束 后又回到发生中止的地方，接着中止前的状态继续执行原来 的程序，这一过程称为中断。
供选电路 I/O接口的组成 I/O接口由3部分组成：基本电路、端口地址译码电路和供选电路
读控制信号
存储器、I/O 选择信号
CPU
M/IO INTR 地址总线
逻辑
端口地址 译码
中断逻辑
中断请求信号
数据 基本电路：寄存器和控制逻辑
控制 状态 寄存器（端口）：命令寄存器（控制寄存器及其译码器）、数据寄存器 控制口 状态口 （缓冲器）和状态寄存器，分别保存CPU命令、数据信息和外设的状态 I/O 设备 控制逻辑：执行CPU命令、返回外设状态、传送数据，为接口中控制外 设的核心