数字逻辑(第7章)
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、GAL的电路结构形式
基本结构形式：可编程与阵列+固定或阵列+可编程输出电路
OLMC
编程单元：采用电可擦除的CMOS制作（E2CMOS），可改写 通过编程设置不同的输出状态。
37
GAL16V8电路结构
时钟信 号输入 输入缓冲器 逻辑宏单元 输出反馈/输入缓冲器
输出缓冲器
固定或阵列
可编程与阵列
数据线： I O0 ~ I O7 地址线： A0 ~ A7 , A8 , A9 读/写信号： R W
19
每一片提供 256 个字，需要 256 个地址( A0~7 : 0 ~ 0 1 ~ 1) 用A9 , A8两位代码区分四片
即将A9 A8 译成Y0 ~ Y3, 分别接四片的 CS
28
第二节 可编程逻辑器件
概述 现场可编程逻辑阵列（FPLA)
可编程阵列逻辑（PAL)
通用阵列逻辑（GAL)
29
概 述
一、PLD的基本特点 1. 数字集成电路从功能上有分为通用型、专用型两大类 通用集成电路：结构简单，功耗大，可靠性差。 专用集成电路ASIC：可靠性高，设计制造周期长，成本高。
用以决定访问 哪个字单元
地 址 码 输 入
片选 读/写控制 输入/输出
随机存储器RAM
地 址 译 码 器
由大量寄存器 构成的矩阵
… …
… …
存储矩阵
读/写控制电路
读出及写入 数据的通道
用以决定芯 片是否工作
用以决定对 被选中的单元 是读还是写
12
地址译码器方法 :单译码结构－n位地址构成 2n 条地址线
第七章
大规模集成电路
定义
概述
分类
技术指标
大 规 模 集 成 电 路
半导体存储器 ROM
RAM
存储器容量扩展 特点 概述 分类 图形符号
可编程逻辑器件
FPLA
PAL GAL
知识结构图
1
第一节 半导体存储器
概述 只读存储器（ROM) 随机存储器（RAM) 存储器容量的扩展
用存储器实现组合逻辑函数
能被写入一次。
半导体存储器的主要技术指标
存储容量
存储器包含基本存储单元的总数。一个基本存储单元能存储
１位(Bit)的信息，即一个0或一个1。
存储器的读写操作是以字为单位的，每一个字可包含多个位。
例如： 容量＝1K 8 (位) 8192 (位)
总容量 字长：每次可以读(写)二值码的个数
27
D.保持不变
9.一个容量为512×1的静态RAM具有 AA
。
B.地址线1根，数据线9根 D.地址线9根，数据线512根 D.无读/无写
10.只读存储器ROM在运行时具有 A 功能。
11.只读存储器ROM中的内容，当电源断掉后又接通，存储器中的
12.PROM的与陈列（地址译码器）是 B 。 A.全译码可编程阵列 C.非全译码可编程阵列 B. 全译码不可编程阵列 D.非全译码不可编程阵列
33
PAL（Programmable Array Logic）
一、PAL的基本结构 基本结构形式：可编程与阵列+固定或阵列+输出电路 编程单元：未编程前，所有的交叉点均有熔丝
34
P393:图8.3.2
35
二、PAL的输出电路结构和反馈形式（自学）
PAL举例
36
GAL（Generic Array Logic）
A9 A8
CS2 CS3 CS4 CS1
0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 四片的地址分配就是： 1 1 1 1 1 0
00A7 ~ A0 , 0 ~ 255
01A7 ~ A0 ,
10A7 ~ A0 , 512 ~ 767
11A7 ~ A0 768 ~ 1023
25
二、选择
1.一个容量为1K×8的存储器有 BD 个存储单元。
A.8 B.8K C.8000 D.8192 2.要构成容量为4K×8的RAM，需要 D 片容量为256×4的RAM。
A.2
B.4
C.8
C.14
D.32
C 根地址线。 D.16 E.16K
3.寻址容量为16K×8的RAM需要 A.4 B.8
的表达式。 结论：ROM有几个数据输出端，即可获得几个逻辑函数的 输出。 方法：列出函数的真值表，直接画出存储矩阵的阵列图。
？
回顾与思考：译码器实现组合逻辑函数的方法及步骤？
23
举例
用ROM产生： Y1 Y 2 Y3 Y4 ABC ABC ABCD BCD ABCD ABCD ABC D ABCD ABCD
4.若RAM的地址码有8位，行、列地址译码器的输入端都为4个，
则它们的输出线（即字线加位线）共有 C 条。 A.8 为 C 。 A.8×3 B.8K×8 C.256×8 D. 256×256 D.只写 6.随机存取存储器具有 A 功能。 A.读/写 B.无读/写 C.只读
26
B.16
C.32
D.256
熔丝由易熔合金制成 出厂时，每个结点上都 有 编程时将不用的熔断 ！ ！ 是一次性编程，不能改 写
10
三、 可擦除可编程ROM（EPROM）（自学） 1、紫外线擦除的可编程ROM（UVEPROM）
G c : 控制栅 G f : 浮置栅
SIMOS管（叠栅注入MOS管）利用浮栅是否累积有负电荷来存储二值 数据。
当地址码有效时，只对应一条字选择线有效，选择连到该字选择线上的所有存储 元，在读/写命令控制下，同时从位线（数据线）上读出数据或写入数据。
13
地址译码器方法 :双译码结构－由行译码器和列译码器共同译码，输出为存储矩阵 的行列选择线共同确定欲选择 的地址单元。
被选中的存储元一定是当X选择线和Y选择线有效时交叉点的那个存储元， 然后对该存储元进行读出和写入操作。
数字 系统
2. PLD的特点：按通用器件来生产，逻辑功能是由用户通过 对器件编程来设定的。
30
二、LSI中用的逻辑图符号
31
现场可编程逻辑阵列FPLA
FPLA的基本特点:与阵列、或阵列都是可编程的
A2
A1
A0
A2
A1
A0
FPLA结构框图
F2
F1
F0
F2 F1
F0
FPLA与 PROM的比较
32
FPLA举例
D0 W0
W(2n-1)
Dm
地 址
A1 A0 D3
数
D2
据
D1 D0
0 0 1 1
0 1 0 1
0 1 0 1
1 0 1 1
0 1 0 1
1 1 0 0
8
存储矩阵的每个交叉点是一个“存储单元”，存
储单元中有器件存入“1”，无器件存入“0”
存储器的容量：“字数 x 位数”
9
7.2.2 可编程ROM（PROM） 总体结构与掩模ROM一样，但存储单元不同
ຫໍສະໝຸດ Baidu
38
二 、输出逻辑宏单元OLMC
三态数据选择器
输出数据选择器
乘积项数据选择器
反馈数据选择器
39
三、 OLMC 工作模式（自学）
存储内容是出厂时
动态MOS DRAM
已写好的，用户无 法改变它里面的内 容。
储数据“ 0”和“ 1”。 存储元件是一个电容， 利用它所充的
存储内容可由用
电荷来存储数据“ 0”和“ 1”。由于电 户写入，但一经 容上的电荷会慢慢的漏 掉，所以要在 写入后就无法改 时钟的控制下重复充电 才能保存原数 变，也就是它只 据，这一充电过程成为 “刷新”。
18
7.4.2 字扩展方式
适用于每片RAM,ROM位数够用而字数不够时 例：用四片256 x 8位→1024 x 8位 RAM 1024 x 8 RAM A ......A , A , A R W
0 7 8 9
I O0 .......... .......... .. I O7
数据线： I O0 ~ I O7 地址线： A0 ~ A7 读/写信号： R W 片选信号： CS
22
用存储器实现组合逻辑函数
依据：ROM是由与阵列和或阵列组成的组合逻辑电路。 １．将与阵列地址端 A0 ～ An 当作逻辑函数的输入变量，则 可在地址译码器输出端（即字线）上产生全部最小项； ２．或阵列的输出（位线）是将与之相连字线上的信息相
或以后作为输出的，因此在数据输出端可获得有关最小项相或
256 ~ 511
20
输入／输出（I/O）线并联
要增加的地址线A8～A9与译码器的输入 相连，译码器的输出分别接至4片RAM的 片选控制端
21
例1:有256×4位芯片，问地址线多少位，数据线多少位？ 例2:使用256×4位芯片组成1024×4位存储器，问需要多少芯片? 例3:使用256×4位芯片组成256×16位存储器，问需要多少芯片? 例4:使用256×4位芯片组成2048×32位存储器，问需要多少芯片?
若R W 0, 则A1截止， A2与A3导通， I O Q，写操作
Y j 1时，所在列被选中， 第i行 T7 , T8导通，这时 单元与缓冲器相连 第j列
17
7.4 存储器容量的扩展
7.4.1 位扩展方式 适用于每片RAM,ROM字数够用而位数不够时 接法：将各片的地址线、读写线、片选线并联即可 例：用八片1024 x 1位→ 1024 x 8位的RAM
5.某存储器具有8根地址线和8根双向数据线，则该存储器的容量
7.欲将容量为128×1的RAM扩展为1024×8，则需要控制各片选端 的辅助译码器的输出端数为 D 。 A.1 B.2 C.3 D.8
8.随机存取存储器RAM中的内容，当电源断掉后又接通，存储器
中的内容 C 。 A.全部改变 B.全部为1 C.不确定 A.地址线9根，数据线1根 C.地址线512根，数据线9根 A.读/无写 B.无读/写 C.读/写 内容 D 。 A.全部改变 B.全部为0 C.不可预料 D.保持不变
读出又能写入数据。
（按可否编程分）
不可编程
固定ROM
可编程
可编 程只 读存 储器 PROM
可擦除 可编程 只读存 储器 EPROM
存储内容不仅可以写入 ，而且 可以被擦除后改写，不 过这种 擦除和改写只能在特定 的条件 下进行，正常工作情况 下只能 读出数据。
4
静态MOS SRAM
存储元件是一个 触发器，利用它 的两种稳态来存
写入：浮栅不带电荷，在D-S间加高压(20-25V)后，漏极PN结雪崩击穿，
在Gc加高压脉冲，吸引高速电子穿越SiO2到达Gf，形成注入负电荷。
擦除： 用紫外线或 X射线照射，产生电子－空穴对，提供泄放通
道。不能实现字擦除（只擦一个或一些字）功能。
保存时间：在不受光线干扰的情况下，可保存10年。
11
Y1 m( 2,3,6,7) Y2 m(6,7,10,14) Y3 m( 4,14) Y4 m( 2,15)
24
第七章习题 一、判断 1.RAM由若干位存储单元组成，每个存储单元可存放一位二进制信 息。（√ ） 2.动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢 失。（√ ） 3.用2片容量为16K×8的RAM构成容量为32K×8的RAM是位扩展。 （× ） 4.所有的半导体存储器在运行时都具有读和写的功能。（× ） 5.ROM和RAM中存入的信息在电源断掉后都不会丢失。（× ） 6.存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端 来实现。（ √ ） 7.PROM的或阵列（存储矩阵）是可编程阵列。（ √ ） 8.ROM的每个与项（地址译码器的输出）都一定是最小项。（ √ ）
2
存储器的存储媒介有多种，应用范围也非常广泛。
软磁盘
磁带
硬盘
内存条
光盘
优盘
数码相机用SM卡
3
半导体存储器
（按正常工作时信息存 取分）
可读可写
能够选择任一存储 单元存入或取出数
只读不写
随机存取存储器 RAM 据的存储器。既能
只读存储器 ROM
正常工作时，存储器的 数据 只能读出，不能随时被 修改。
1K 210 1024 字数：
存取速度
反映存储器的工作速度，通常用读(或写)周期来描述。
5
一、掩模只读存储器（又称固定ROM）
只读存储器ROM
特点：出厂时已经固定，用户不能不能更改，适合大量生产 ;结 构简单，便宜，非易失性。 1. ROM的构成 字线
容量=字线×位线
位线
6
二、举例
7
A0~An-1
14
一、静态随机存储器（SRAM）
1、结构与工作原理
15
16
二、SRAM的存储单元
六管N沟道增强型MOS管
T1 ~ T4为基本 RS触发器， 作存储单元 X i 1时， T5 , T6导通， Q、Q与B j、Bj 相通
当CS 0时， 若 R 1, 则A1导通， A2与A3截止， W Q I ，读操作 O
基本结构形式：可编程与阵列+固定或阵列+可编程输出电路
OLMC
编程单元：采用电可擦除的CMOS制作（E2CMOS），可改写 通过编程设置不同的输出状态。
37
GAL16V8电路结构
时钟信 号输入 输入缓冲器 逻辑宏单元 输出反馈/输入缓冲器
输出缓冲器
固定或阵列
可编程与阵列
数据线： I O0 ~ I O7 地址线： A0 ~ A7 , A8 , A9 读/写信号： R W
19
每一片提供 256 个字，需要 256 个地址( A0~7 : 0 ~ 0 1 ~ 1) 用A9 , A8两位代码区分四片
即将A9 A8 译成Y0 ~ Y3, 分别接四片的 CS
28
第二节 可编程逻辑器件
概述 现场可编程逻辑阵列（FPLA)
可编程阵列逻辑（PAL)
通用阵列逻辑（GAL)
29
概 述
一、PLD的基本特点 1. 数字集成电路从功能上有分为通用型、专用型两大类 通用集成电路：结构简单，功耗大，可靠性差。 专用集成电路ASIC：可靠性高，设计制造周期长，成本高。
用以决定访问 哪个字单元
地 址 码 输 入
片选 读/写控制 输入/输出
随机存储器RAM
地 址 译 码 器
由大量寄存器 构成的矩阵
… …
… …
存储矩阵
读/写控制电路
读出及写入 数据的通道
用以决定芯 片是否工作
用以决定对 被选中的单元 是读还是写
12
地址译码器方法 :单译码结构－n位地址构成 2n 条地址线
第七章
大规模集成电路
定义
概述
分类
技术指标
大 规 模 集 成 电 路
半导体存储器 ROM
RAM
存储器容量扩展 特点 概述 分类 图形符号
可编程逻辑器件
FPLA
PAL GAL
知识结构图
1
第一节 半导体存储器
概述 只读存储器（ROM) 随机存储器（RAM) 存储器容量的扩展
用存储器实现组合逻辑函数
能被写入一次。
半导体存储器的主要技术指标
存储容量
存储器包含基本存储单元的总数。一个基本存储单元能存储
１位(Bit)的信息，即一个0或一个1。
存储器的读写操作是以字为单位的，每一个字可包含多个位。
例如： 容量＝1K 8 (位) 8192 (位)
总容量 字长：每次可以读(写)二值码的个数
27
D.保持不变
9.一个容量为512×1的静态RAM具有 AA
。
B.地址线1根，数据线9根 D.地址线9根，数据线512根 D.无读/无写
10.只读存储器ROM在运行时具有 A 功能。
11.只读存储器ROM中的内容，当电源断掉后又接通，存储器中的
12.PROM的与陈列（地址译码器）是 B 。 A.全译码可编程阵列 C.非全译码可编程阵列 B. 全译码不可编程阵列 D.非全译码不可编程阵列
33
PAL（Programmable Array Logic）
一、PAL的基本结构 基本结构形式：可编程与阵列+固定或阵列+输出电路 编程单元：未编程前，所有的交叉点均有熔丝
34
P393:图8.3.2
35
二、PAL的输出电路结构和反馈形式（自学）
PAL举例
36
GAL（Generic Array Logic）
A9 A8
CS2 CS3 CS4 CS1
0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 四片的地址分配就是： 1 1 1 1 1 0
00A7 ~ A0 , 0 ~ 255
01A7 ~ A0 ,
10A7 ~ A0 , 512 ~ 767
11A7 ~ A0 768 ~ 1023
25
二、选择
1.一个容量为1K×8的存储器有 BD 个存储单元。
A.8 B.8K C.8000 D.8192 2.要构成容量为4K×8的RAM，需要 D 片容量为256×4的RAM。
A.2
B.4
C.8
C.14
D.32
C 根地址线。 D.16 E.16K
3.寻址容量为16K×8的RAM需要 A.4 B.8
的表达式。 结论：ROM有几个数据输出端，即可获得几个逻辑函数的 输出。 方法：列出函数的真值表，直接画出存储矩阵的阵列图。
？
回顾与思考：译码器实现组合逻辑函数的方法及步骤？
23
举例
用ROM产生： Y1 Y 2 Y3 Y4 ABC ABC ABCD BCD ABCD ABCD ABC D ABCD ABCD
4.若RAM的地址码有8位，行、列地址译码器的输入端都为4个，
则它们的输出线（即字线加位线）共有 C 条。 A.8 为 C 。 A.8×3 B.8K×8 C.256×8 D. 256×256 D.只写 6.随机存取存储器具有 A 功能。 A.读/写 B.无读/写 C.只读
26
B.16
C.32
D.256
熔丝由易熔合金制成 出厂时，每个结点上都 有 编程时将不用的熔断 ！ ！ 是一次性编程，不能改 写
10
三、 可擦除可编程ROM（EPROM）（自学） 1、紫外线擦除的可编程ROM（UVEPROM）
G c : 控制栅 G f : 浮置栅
SIMOS管（叠栅注入MOS管）利用浮栅是否累积有负电荷来存储二值 数据。
当地址码有效时，只对应一条字选择线有效，选择连到该字选择线上的所有存储 元，在读/写命令控制下，同时从位线（数据线）上读出数据或写入数据。
13
地址译码器方法 :双译码结构－由行译码器和列译码器共同译码，输出为存储矩阵 的行列选择线共同确定欲选择 的地址单元。
被选中的存储元一定是当X选择线和Y选择线有效时交叉点的那个存储元， 然后对该存储元进行读出和写入操作。
数字 系统
2. PLD的特点：按通用器件来生产，逻辑功能是由用户通过 对器件编程来设定的。
30
二、LSI中用的逻辑图符号
31
现场可编程逻辑阵列FPLA
FPLA的基本特点:与阵列、或阵列都是可编程的
A2
A1
A0
A2
A1
A0
FPLA结构框图
F2
F1
F0
F2 F1
F0
FPLA与 PROM的比较
32
FPLA举例
D0 W0
W(2n-1)
Dm
地 址
A1 A0 D3
数
D2
据
D1 D0
0 0 1 1
0 1 0 1
0 1 0 1
1 0 1 1
0 1 0 1
1 1 0 0
8
存储矩阵的每个交叉点是一个“存储单元”，存
储单元中有器件存入“1”，无器件存入“0”
存储器的容量：“字数 x 位数”
9
7.2.2 可编程ROM（PROM） 总体结构与掩模ROM一样，但存储单元不同
ຫໍສະໝຸດ Baidu
38
二 、输出逻辑宏单元OLMC
三态数据选择器
输出数据选择器
乘积项数据选择器
反馈数据选择器
39
三、 OLMC 工作模式（自学）
存储内容是出厂时
动态MOS DRAM
已写好的，用户无 法改变它里面的内 容。
储数据“ 0”和“ 1”。 存储元件是一个电容， 利用它所充的
存储内容可由用
电荷来存储数据“ 0”和“ 1”。由于电 户写入，但一经 容上的电荷会慢慢的漏 掉，所以要在 写入后就无法改 时钟的控制下重复充电 才能保存原数 变，也就是它只 据，这一充电过程成为 “刷新”。
18
7.4.2 字扩展方式
适用于每片RAM,ROM位数够用而字数不够时 例：用四片256 x 8位→1024 x 8位 RAM 1024 x 8 RAM A ......A , A , A R W
0 7 8 9
I O0 .......... .......... .. I O7
数据线： I O0 ~ I O7 地址线： A0 ~ A7 读/写信号： R W 片选信号： CS
22
用存储器实现组合逻辑函数
依据：ROM是由与阵列和或阵列组成的组合逻辑电路。 １．将与阵列地址端 A0 ～ An 当作逻辑函数的输入变量，则 可在地址译码器输出端（即字线）上产生全部最小项； ２．或阵列的输出（位线）是将与之相连字线上的信息相
或以后作为输出的，因此在数据输出端可获得有关最小项相或
256 ~ 511
20
输入／输出（I/O）线并联
要增加的地址线A8～A9与译码器的输入 相连，译码器的输出分别接至4片RAM的 片选控制端
21
例1:有256×4位芯片，问地址线多少位，数据线多少位？ 例2:使用256×4位芯片组成1024×4位存储器，问需要多少芯片? 例3:使用256×4位芯片组成256×16位存储器，问需要多少芯片? 例4:使用256×4位芯片组成2048×32位存储器，问需要多少芯片?
若R W 0, 则A1截止， A2与A3导通， I O Q，写操作
Y j 1时，所在列被选中， 第i行 T7 , T8导通，这时 单元与缓冲器相连 第j列
17
7.4 存储器容量的扩展
7.4.1 位扩展方式 适用于每片RAM,ROM字数够用而位数不够时 接法：将各片的地址线、读写线、片选线并联即可 例：用八片1024 x 1位→ 1024 x 8位的RAM
5.某存储器具有8根地址线和8根双向数据线，则该存储器的容量
7.欲将容量为128×1的RAM扩展为1024×8，则需要控制各片选端 的辅助译码器的输出端数为 D 。 A.1 B.2 C.3 D.8
8.随机存取存储器RAM中的内容，当电源断掉后又接通，存储器
中的内容 C 。 A.全部改变 B.全部为1 C.不确定 A.地址线9根，数据线1根 C.地址线512根，数据线9根 A.读/无写 B.无读/写 C.读/写 内容 D 。 A.全部改变 B.全部为0 C.不可预料 D.保持不变
读出又能写入数据。
（按可否编程分）
不可编程
固定ROM
可编程
可编 程只 读存 储器 PROM
可擦除 可编程 只读存 储器 EPROM
存储内容不仅可以写入 ，而且 可以被擦除后改写，不 过这种 擦除和改写只能在特定 的条件 下进行，正常工作情况 下只能 读出数据。
4
静态MOS SRAM
存储元件是一个 触发器，利用它 的两种稳态来存
写入：浮栅不带电荷，在D-S间加高压(20-25V)后，漏极PN结雪崩击穿，
在Gc加高压脉冲，吸引高速电子穿越SiO2到达Gf，形成注入负电荷。
擦除： 用紫外线或 X射线照射，产生电子－空穴对，提供泄放通
道。不能实现字擦除（只擦一个或一些字）功能。
保存时间：在不受光线干扰的情况下，可保存10年。
11
Y1 m( 2,3,6,7) Y2 m(6,7,10,14) Y3 m( 4,14) Y4 m( 2,15)
24
第七章习题 一、判断 1.RAM由若干位存储单元组成，每个存储单元可存放一位二进制信 息。（√ ） 2.动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢 失。（√ ） 3.用2片容量为16K×8的RAM构成容量为32K×8的RAM是位扩展。 （× ） 4.所有的半导体存储器在运行时都具有读和写的功能。（× ） 5.ROM和RAM中存入的信息在电源断掉后都不会丢失。（× ） 6.存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端 来实现。（ √ ） 7.PROM的或阵列（存储矩阵）是可编程阵列。（ √ ） 8.ROM的每个与项（地址译码器的输出）都一定是最小项。（ √ ）
2
存储器的存储媒介有多种，应用范围也非常广泛。
软磁盘
磁带
硬盘
内存条
光盘
优盘
数码相机用SM卡
3
半导体存储器
（按正常工作时信息存 取分）
可读可写
能够选择任一存储 单元存入或取出数
只读不写
随机存取存储器 RAM 据的存储器。既能
只读存储器 ROM
正常工作时，存储器的 数据 只能读出，不能随时被 修改。
1K 210 1024 字数：
存取速度
反映存储器的工作速度，通常用读(或写)周期来描述。
5
一、掩模只读存储器（又称固定ROM）
只读存储器ROM
特点：出厂时已经固定，用户不能不能更改，适合大量生产 ;结 构简单，便宜，非易失性。 1. ROM的构成 字线
容量=字线×位线
位线
6
二、举例
7
A0~An-1
14
一、静态随机存储器（SRAM）
1、结构与工作原理
15
16
二、SRAM的存储单元
六管N沟道增强型MOS管
T1 ~ T4为基本 RS触发器， 作存储单元 X i 1时， T5 , T6导通， Q、Q与B j、Bj 相通
当CS 0时， 若 R 1, 则A1导通， A2与A3截止， W Q I ，读操作 O