数电 (1)

合集下载

数字电子技术 (1)

数字电子技术 (1)

数字电子技术您的姓名: [填空题] *_________________________________1.ROM和RAM中存入的信息在电源断电后都不会丢失。

() [单选题] *对错(正确答案)2.用2片容量为16K×8的ROM构成容量为32K×8的ROM是位扩展。

() [单选题] *对错(正确答案)3.半导体存储器的存储阵列由若干位存储单元组成,每个存储单元可存放一位二进制信息。

() [单选题] *对(正确答案)错4.所有的半导体存储器在运行时都具有读和写的功能。

() [单选题] *对错(正确答案)5.一个4输入端或非门,使其输出为1的输入变量组合有()种。

[单选题] *1(正确答案)48156.分析下图所示组合逻辑电路,其输出逻辑表达式正确的是()。

[单选题] * Y=ABY=A+BY=A'B'+ABY=A'B+AB'(正确答案)7.图示全加器符号,当A = 0,B = 1,CI = 1时,S和CO分别为( )。

[单选题] *CO=0, S=0CO=0, S=1CO=1, S=1CO=1, S=0(正确答案)8.引起组合逻辑电路中竟争与冒险的原因是()。

[单选题] *干扰信号逻辑关系错误电源不稳定电路工作延时(正确答案)9.下列门电路中,()的输出端可以并联使用。

[单选题] *TTL与非门CMOS与非门TTLOC门(正确答案)CMOS反相器10.组合逻辑电路的分析过程中,通常最终得到(),并由此总结得到具体的逻辑功能表述。

[单选题] *卡诺图逻辑表达式真值表(正确答案)逻辑电路图11.如下图所示,输出F为1,A、B、C的取值应为()。

[单选题] *101 011(正确答案)11011112.已知如下逻辑函数的真值表,其输出的标准与或式为()。

[单选题] *A.B.(正确答案)C.D.13. 4位二进制译码器有()个输出信号端。

[单选题] *4 816(正确答案)3214.要扩展得到5-32线译码器,需要()片3-8线译码器。

数电实验报告1

数电实验报告1

实验一门电路逻辑功能及测试一、实验目的1、熟悉门电路逻辑功能。

2、熟悉数字电路学习机及示波器使用方法。

二、实验仪器及材料1、双踪示波器2、器件74LS00 二输入端四与非门2片74LS20 四输入端双与非门1片74LS86 二输入端四异或门1片74LS04 六反相器1片三、预习要求1、复习门电路工作原理相应逻辑表达示。

2、熟悉所有集成电路的引线位置及各引线用途。

3、了解双踪示波器使用方法。

四、实验内容实验前按学习机使用说明先检查学习机是否正常,然后选择实验用的集成电路,按自己设计的实验接线图接好连线,特别注意Vcc及地线不能接错。

线接好后经实验指导教师检查无误方可通电。

试验中改动接线须先断开电源,接好线后在通电实验。

1、测试门电路逻辑功能。

(1)选用双输入与非门74LS20一只,插入面包板,按图连接电路,输入端接S1~S4(电平开关输入插口),输出端接电平显示发光二极管(D1~D8任意一个)。

(2)将电平开关按表1.1置位,分别测出电压及逻辑状态。

(表1.1)2、异或门逻辑功能测试(1)选二输入四异或门电路74LS86,按图接线,输入端1﹑2﹑4﹑5接电平开关,输出端A﹑B﹑Y接电平显示发光二极管。

(2)将电平开关按表1.2置位,将结果填入表中。

表 1.23、逻辑电路的逻辑关系(1)选用四二输入与非门74LS00一只,插入面包板,实验电路自拟。

将输入输出逻辑关系分别填入表1.3﹑表1.4。

(2)写出上面两个电路的逻辑表达式。

表1.3 Y=A ⊕B表1.4 Y=A ⊕B Z=AB 4、逻辑门传输延迟时间的测量用六反相器(非门)按图1.5接线,输80KHz 连续脉冲,用双踪示波器测输入,输出相位差,计算每个门的平均传输延迟时间的tpd 值 : tpd=0.2μs/6=1/30μs 5、利用与非门控制输出。

选用四二输入与非门74LS00一只,插入面包板,输入接任一电平开关,用示波器观察S 对输出脉冲的控制作用:一端接高有效的脉冲信号,另一端接控制信号。

数字电子技术试卷及答案(1)

数字电子技术试卷及答案(1)

一、单项选择题(每小题1分,共15分)在下列每小题的四个备选答案中选出一个正确的答案,并将其字母标号填入题干的括号内。

1.一位十六进制数可以用多少位二进制数来表示?( C )A . 1B . 2C . 4D . 16 2.以下电路中常用于总线应用的是( A )A.T S L 门B.O C 门C. 漏极开路门D.C M O S 与非门 3.以下表达式中符合逻辑运算法则的是( D )A.C ·C =C 2B.1+1=10C.0<1D.A +1=1 4.T 触发器的功能是( D )A . 翻转、置“0” B. 保持、置“1” C. 置“1”、置“0” D. 翻转、保持 5. 存储8位二进制信息要多少个触发器(D )A.2B.3C.4D.8 6.多谐振荡器可产生的波形是( B )A.正弦波B.矩形脉冲C.三角波D.锯齿波 7.一个16选一的数据选择器,其地址输入(选择控制输入)端的个 数是( C )A.1B.2C.4D.16 8.引起组合逻辑电路中竟争与冒险的原因是( C )A.逻辑关系错;B.干扰信号;C.电路延时;D.电源不稳定。

9.同步计数器和异步计数器比较,同步计数器的最显著优点是( A ) A.工作速度高 B.触发器利用率高C.电路简单D.不受时钟C P 控制10.N 个触发器可以构成能寄存多少位二进制数码的寄存器?( B ) A.N -1 B.N C.N +1 D.2N11.若用J K 触发器来实现特性方程AB Q A Q n 1n +=+,则J K 端的方程应为( B )A.J =A B ,K =B AB.J =A B ,K =B AC.J =B A +,K =A BD.J =B A ,K =A B12.一个无符号10位数字输入的DA C ,其输出电平的级数是( C )A.4B.10C.1024D.10013.要构成容量为4K ×8的RAM ,需要多少片容量为256×4的RAM ?( D )A.2B.4C.8D.3214.随机存取存储器R A M 中的内容,当电源断掉后又接通,则存储器中的内容将如何变换?( C )A.全部改变B.全部为1C.不确定D.保持不变 15.用555定时器构成单稳态触发器,其输出的脉宽为( B )A.0.7RC ;B.1.1RC ;C.1.4RC ;D.1.8RC ;二、多项选择题(每小题1分,共5分)在下列每小题的四个备选答案中有二至四个正确答案,请将正确答案全部选出并将其字母标号填入题干的括号内;少选错选都不得分。

数电经典习题 (1)

数电经典习题 (1)
1
0
1
1
1
1
1
1
(3)逻辑图:
2.解:(1)
(2) ,逻辑图如下图所示:
(3)
将A,B,C接至151的地址输入端,可知151各个数据输入端Di的表达式为:
连线图如下图所示:
3.解:(1)
(2)全加器,Y1为和输出,Y2为进位输出。
(3)连线图:
4.a、状态转换图,输入:时钟CP;输出:进位C(2分)
15.三态门的输出状态有0,1,__________,三态门如图所示,A=B=EI=0,则L=________。
16.在总线传输过程中,经常使用__________以方便信号在总线上的分时传输。
17.如图1-176所示,已知V=Vo=5v,则C=__________。
18.当一个逻辑门的两个输入端的信号同时向相反方向变化,而变化的时间有差异的现象,称为__________,由信号竞争而可能产生的输出干扰脉冲现象称为__________。
46.n位DA转换器有个_________个模拟量输出值,10位D/A转换器中,其分辨率是,若其输出阶梯电压V=0.02V,则它的最大输出电压为V。
47.某8位AD转换器输入信号最大值为5v,则它能分辨的最小输入信号电压为_________,则当输入2.56V时,结果(二进码)为。
48.AD转换的过程包括、、和。
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
由表可知,电路是一个检奇电路,当输入的信号有奇数个1时输出为1,否则输出为0

数电期末试卷及答案(1)

数电期末试卷及答案(1)

数电期末试卷及答案(1)数电期末试卷及答案第一部分:选择题1. 下列哪段代码可以实现2个二进制数的加法?A. y <= x1 + x2;B. y <= x1 xor x2;C. y <= x1 or x2;D. y <= x1 and x2;答案:A2. 如图,若P=0,Q=1,则S2S1S0的值为(MSI)S0 S1 S20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A. 010B. 001C. 110D. 100答案:A3. 下列哪个逻辑门的输出始终是0?A. 与门B. 或门C. 非门D. 异或门答案:C4. 如图,若编号相同的控制输入端和定时输入端连接,输出端Q1与标志组Z1连接,D1为1,则经计时电路处理后,输出端Q3的值为 [image: 图片]A. 1B. 0C. 不确定D. 未能实现功能答案:B5. 数字电路门电路中,进行加法运算的电路是A. 选择器B. 与门C. 或门D. 全加器答案:D第二部分:填空题6. 数据位错误率BER是信道传输误码率的一种度量方式,其公式为____________。

答案:BER=已传输的数据包中错误数据包的数量÷已传输的数据包的总数量7. 在卡诺图化简时,最小项指的是只有1个取值为1的项,最大项指的是只有1个取值为0的项。

请将下面的卡诺图进行化简,给出化简后的表达式:[image: 图片]答案:B'D+ACD8. SR型触发器的名称是基于其2个输入端S和R的名称组合而来的,其中S和R代表什么?答案:S代表Set(置位),R代表Reset(清零)9. 四位二进制数1011的十进制数值为___________。

答案:1110. 计数器的输出数值加1的功能被称为“向上计数”,输出数值减1的功能被称为“向下计数”,向上计数的计数器称为___________,向下计数的计数器称为___________。

数电第五版_部分课后答案(清晰pdf康光华主编).txt

数电第五版_部分课后答案(清晰pdf康光华主编).txt

解:由图知该电路属于漏极开路门的线与输出
L E L4 E L1 L2 L3 E AB BC D
3.1.9 图题 3.1.9 表示三态门作总线传输的示意图,图中 n 个三态门的输出接到数据传 输总线,D1、D2、…、Dn 为数据输入端,CS1、CS2、…、CSn 为片选信号输入端。试问: (1)CS 信号如何进行控制,以便数据 D1、D2、…、Dn 通过该总线进行正常传输;(2)CS 信 号能否有两个或两个以上同时有效?如果 CS 出现两个或两个以上有效,可能发生什么情 况?(3)如果所有 CS 信号均无效,总线处在什么状态?
2 / 31
(3) A ABC ACD (C D) E A CD E
A ABC ACD (C D) E A(1 BC ) ACD (C D) E A(1 CD) ACD CDE A CD CDE A CD(1 E ) CDE A CD E
解: L ACD BCD ABCD ACD( B B) ( A A) BCD ABCD
ABCD ABCD ABCD ABCD ABCD m13 m9 m10 m 2 m15
(2) L A( B C )
L A( B C ) A ( B C ) A( BC BC ) BC ABC ABC BC ( A A) ABC A( B C ) ABC ABC ABC ABC ABC AB (C C ) AC ( B B ) ABC ABC ABC ABC ABC ABC ABC ABC ABC ABC ABC ABC m 7 m 5 m1 m 4 m 6

数电重点名词解释

数电重点名词解释

2、D 触发器和D 锁存器的区别。

D 触发器是指由时钟边沿触发的存储器单元,锁存器指一个由信号而不是时钟控制的电平敏感的设备。

锁存器通过锁存信号控制,不锁存数据时,输出端的信号随输入信号变化,就像信号通过缓冲器一样,一旦锁存信号起锁存作用,则数据被锁住,输入信号不起作用。

(3) 请画出用D 触发器实现2 倍分频的逻辑电路?答:把D 触发器的输出端加非门接到D 端即可,如下图所示:(4) 什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?答:线与逻辑是两个或多个输出信号相连可以实现与的功能。

在硬件上,要用OC /OD门来实现(漏极或者集电极开路),为了防止因灌电流过大而烧坏OC 门,应在OC 门输出端接一上拉电阻(线或则是下拉电阻)。

(6) 你知道那些常用逻辑电平?TTL 与COMS 电平可以直接互连吗?答:常用的电平标准,低速的有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等,高速的有LVDS、GTL、PGTL、CML、HSTL、SSTL 等。

TTL和CMOS不可以直接互连,由于TTL是在0.3-3.6V之间,而CMOS则是有在12V 的有在5V的。

CMOS输出接到TTL是可以直接互连。

TTL接到CMOS需要在输出端口加一上拉电阻1、同步电路和异步电路的区别是什么?同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。

异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,这有这些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步。

电路设计可分类为同步电路设计和异步电路设计。

同步电路利用时钟脉冲使其子系统同步运作,而异步电路不使用时钟脉冲做同步,其子系统是使用特殊的“开始”和“完成”信号使之同步。

异步电路具有下列优点:无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。

数电-第一章 数字逻辑概论

数电-第一章 数字逻辑概论
例如: 例如:(2A.7F)H= 2×161+10×160+7×16-1+15×16-2 × × × × =(42.4960937)D 各位数的权是16的幂 各位数的权是 的幂
几种进制数之间的对应关系
十进制数 D 二进制数 B 0 0000 1 0001 2 0010 3 0011 4 0100 5 0101 6 0110 7 0111 8 1000 9 1001 10 1010 11 1011 12 1100 13 1101 14 1110 15 1111 八进制数 O 0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17 十六进制数 H 0 1 2 3 4 5 6 7 8 9 A B C D E F
三,八进制
数码为: ~ ;基数是8.用字母O表示 表示. 数码为:0~7;基数是 .用字母 表示. 运算规律:逢八进一, 运算规律:逢八进一,即:7+1=10. + = . 八进制数的权展开式: 八进制数的权展开式:D=∑ki×8i 例如: (207.04)O= 例如: )
2×82 +0×81+7×80+0×8-1+4 ×8-2 × × × × =(135.0625)D
= 011 (
六,十—十六进制之间的转换
将十六进制数转换成十进制数时, 将十六进制数转换成十进制数时,按权展开再 相加即可. 相加即可.
将十进制数转换成十六进制数时,可先转换成 将十进制数转换成十六进制数时, 二进制数, 二进制数,再将得到的二进制数转换成等值的十 六进制数. 六进制数.
1.2 二进制数的算术运算
二,二进制
数码为:0,1; 数码为: , ; 基数是 .用字母 表示. 基数是2.用字母B表示 表示. 运算规律:逢二进一,即:1+1=10. 运算规律:逢二进一, + = . 二进制数的权展开式: 二进制数的权展开式:D=∑ki×2i

数电试题库试卷1

数电试题库试卷1

1.将二进制数化为等值的十进制和十六进制:(1100101)2=( 101)10 =(65)162.写出下列二进制数的原码和补码:(-1011)2=( 11011)原=(10101)补3.输出低电平有效的 3 线–8 线译码器的输入为110 时,其 8 个输出端Y7 ~ Y0的电平依次为10111111。

4.写出 J、K 触发器的特性方程:Q *JQ KQ;5.TTL 集电极开路门必须外接 __上拉电阻 ______才能正常工作。

1.余 3 码 10001000 对应的 8421 码为( A)。

A.01010101 B.10000101 C.10111011 D.111010112. 使逻辑函数F(A' B')( B C')( A' C) 为0的逻辑变量组合为( D)A. ABC=000B. ABC=010C. ABC=011D. ABC=1103.标准或 - 与式是由( C)构成的逻辑表达式。

A.与项相或 B.最小项相或 C.最大项相与 D.或项相与 4. 由或非门构成的基本R、S触发器,则其输入端R、S 应满足的约束条件为(B)。

A. R+S=0B. RS=0C. R+S=1D.RS=15.一个 8 选一数据选择器的地址输入端有(C)个。

A.1B.2C.3D.86.RAM的地址线为 16 条,字长为 32,则此 RAM的容量为(D)。

A .16×32 位 B. 16K×32位 C. 32K×32位 D.64K ×32 位7.要使 JK 触发器在时钟作用下的次态与现态相反,JK 端取值应为( D )。

A.JK=00 B. JK=01 C. JK=10 D. JK=118.用8个触发器可以记忆(D)种不同状态.A.8B.16C. 128D.2569.多谐振荡器可以产生下列哪种波形 ( B )A. 正弦波B.矩形脉冲C. 三角波D. 锯齿波10.输出在每个时钟周期翻转一次的触发器是(A)。

(完整版)数电1-10章自测题及答案(2)

(完整版)数电1-10章自测题及答案(2)

第一章绪论一、填空题1、根据集成度的不同,数字集成电路分位以下四类:小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路。

2、二进制数是以2为基数的计数体制,十六体制数是以16为基数的计数体制。

3、二进制数只有0和1两个数码,其计数的基数是2,加法运算的进位规则为逢二进一。

4、十进制数转换为二进制数的方法是:整数部分用除2取余法,小数部分用乘2取整法,十进制数23.75对应的二进制数为10111.11。

5、二进制数转换为十进制数的方法是各位加权系数之和,二进制数10110011对应的十进制数为179。

6、用8421BCD码表示十进制时,则每位十进制数可用四位二进制代码表示,其位权值从高位到低位依次为8、4、2、1。

7、十进制数25的二进制数是11001,其对应的8421BCD码是00100101。

8、负数补码和反码的关系式是:补码=反码+1。

9、二进制数+1100101的原码为01100101,反码为01100101,补码为01100101。

-1100101的原码为11100101,反码为10011010,补码为10011011。

10、负数-35的二进制数是-100011,反码是1011100,补码是1011101。

二、判断题1、二进制数有0~9是个数码,进位关系为逢十进一。

()2、格雷码为无权码,8421BCD码为有权码。

(√)3、一个n位的二进制数,最高位的权值是2^n+1。

(√)4、十进制数证书转换为二进制数的方法是采用“除2取余法”。

(√)5、二进制数转换为十进制数的方法是各位加权系之和。

(√)6、对于二进制数负数,补码和反码相同。

()7、有时也将模拟电路称为逻辑电路。

()8、对于二进制数正数,原码、反码和补码都相同。

(√)9、十进制数45的8421BCD码是101101。

()10、余3BCD码是用3位二进制数表示一位十进制数。

()三、选择题1、在二进制技术系统中,每个变量的取值为(A)A、0和1B、0~7C、0~10D、0~F2、二进制权值为(B )A、10的幂B、2的幂C、8的幂D、16的幂3、连续变化的量称为(B )A、数字量B、模拟量C、二进制量D、16进制量4、十进制数386的8421BCD码为(B)A、0011 0111 0110B、0011 1000 0110C、1000 1000 0110D、0100 1000 01105、在下列数中,不是余3BCD码的是(C )A、1011B、0111C、0010D、10016、十进制数的权值为(D )A、2的幂B、8的幂C、16的幂D、10的幂7、负二进制数的补码等于(D )A、原码B、反码C、原码加1D、反码加18、算术运算的基础是 ( A )A 、加法运算B 、减法运算C 、乘法运算D 、除法运算9、二进制数-1011的补码是 ( D )A 、00100B 、00101C 、10100D 、1010110、二进制数最高有效位(MSB )的含义是 ( A )A 、最大权值B 、最小权值C 、主要有效位D 、中间权值第二章 逻辑代数基础一、填空题1、逻辑代数中三种最基本的逻辑运算是与运算、或运算、非运算。

数电例题[1]

数电例题[1]

第四章例题解析【例1】电路如图4.15所示,试画出Q 1和Q 2的波形。

设两个触发器的初始状态均为“0”。

解答:对JK 触发器:J=Q 2,K=1,有nn n Q Q Q 1211=+ 对D 触发器: nn Q D Q Q D 1121,===+有有上述两方程画出Q 1和Q 2的波形图,如图4.16所示。

【例2】图4.17所示触发器电路中,A 和B 的波形已知,试对应画出Q 0~Q 3的波形。

设各触发器初态为0。

解答:①对图4.17(a )0010Q D Q n ==+,且在A 的上升沿翻转。

因0,110==Q Q R D 故时输出端被置为0。

n nn Q Q D Q 10111==+,且在B 的上升沿翻转。

②对图4.17(b )n n n n Q Q K Q J Q 222212=+=+,且在A 的下降沿翻转。

因为0332==Q Q R D ,所以时输出端被置为0。

n n n n n Q Q Q K Q J Q 3233313=+=+,且在B 的下降沿翻转。

Q 0、Q 1、Q 2、Q 3的波形如图4.18所示。

【例3】试画出主从结构RS 触发器转换成D 、T 、T ’及JK 型触发器的电路。

解答:RS 型触发器的特性方程为1=•+=+S R Q R S Q n n(1)RS →DD 触发器的特性方程为:n n n DQ D Q D D Q +=+==+)1(1 与RS 触发器的特性方程比较可得: S=D D R =根据方程式S=D ,D R =画出逻辑电路图,如图4.19所示。

(2)RS →TT 触发器的特性方程为:n n n Q T Q T Q+=+1与RS 触发器的特性方程比较可得:T R Q T S n==,但是当1,1==nQ T 时,出现R=1、S=1,不满足R ·S=0的约束条件。

故将T 触发器的特性方程变换为nn n n n n Q Q T Q T Q T Q T Q +=+=+1 与RS 触发器的特性方程联解可得:n n TQ R Q T S ==,根据方程式画出逻辑电路图,如图4.20所示。

数字电子技术基础1

数字电子技术基础1

所以
(1101101011.101)2=(36B.A)16
八进制数、十六进制数转换为二进制数的方法可以采
用与前面相反的步骤,即只要按原来顺序将每一位八进制
数(或十六进制数)用相应的三位(或四位)二进制数代替即可。
例如,分别求出(375.46)8、(678.A5)16的等值二进制数: 八进制 3 7 5 . 4 6 十六进制 6 7 8 . A 5 二进制 011 111 101 . 100 110 二进制 0110 0111 1000.1010 0101
数字电子技术基础1
1.2 数 制
1.1.1 进位计数制 按进位的原则进行计数,称为进位计数制。每一种进 位计数制都有一组特定的数码,例如十进制数有 10 个数 码, 二进制数只有两个数码,而十六进制数有 16 个数码。 每种进位计数制中允许使用的数码总数称为基数或底数。 在任何一种进位计数制中,任何一个数都由整数和小 数两部分组成, 并且具有两种书写形式:位置记数法和 多项式表示法。
例如:
数字电子技术基础1
1.2.2 进位计数制之间的转换
1.2.2 进位计数制之间的转换 1.二进制数与十进制数之间的转换 1)二进制数转换成十进制数——按权展开法 二进制数转换成十进制数时,只要二进制数按式(1-3)
展开,然后将各项数值按十进制数相加,便可得到等值的 十进制数。例如:
同理,若将任意进制数转换为十进制数,只需将数 (N)R写成按权展开的多项式表示式,并按十进制规则进行 运算, 便可求得相应的十进制数(N)10。
数字电子技术基础1
2020/11/21
数字电子技术基础1
1.1 数字逻辑电路概述
自然界的各种物理量可分为模拟量和数字量两大类。 模拟量在时间上是连续取值,幅值上也是连续变化的,表 示模拟量的信号称为模拟信号,处理模拟信号的电子电路 称为模拟电路。数字量是一系列离散的时刻取值,数值的 大小和每次的增减都是量化单位的整数倍,即它们是一系 列时间离散、数值也离散的信号。表示数字量的信号称为 数字信号。处理数字信号的电子电路称为数字电路。

七彩圣诞树数电实验报告(一)

七彩圣诞树数电实验报告(一)

七彩圣诞树数电实验报告(一)
实验报告:七彩圣诞树数电实验
1. 实验目的
•掌握七彩圣诞树数电实验的原理和方法
•增强对数电电路的理解和实践能力
2. 实验器材
•Arduino开发板
•七彩LED灯
•杜邦线
•面包板
3. 实验步骤
1.将Arduino开发板与面包板相连接
2.使用杜邦线将七彩LED灯与Arduino开发板连接
3.编写Arduino代码实现七彩圣诞树效果
4.将编写好的代码烧录到Arduino开发板
5.执行代码,观察七彩圣诞树效果
4. 实验结果
通过实验,成功实现了七彩圣诞树效果。

观察到LED灯呈现出七
种不同的颜色,并以一定的频率闪烁,给人一种温暖而欢乐的感觉。

5. 实验分析
七彩圣诞树实验是基于Arduino编程和数字电路的应用实验。


过控制LED灯不同引脚的电平状态以及闪烁频率,能够产生不同颜色
的光效,给人节日氛围。

6. 实验总结
通过完成本次实验,我对七彩圣诞树数电实验有了更深入的理解。

同时,我也进一步熟悉了Arduino开发板的使用方法,并提升了自己
的电路搭建及编程能力。

这对我未来的创作和实验都有很大的帮助。

7. 参考资料
无。

数字电子技术试卷及答案(免费版)(1)课案

数字电子技术试卷及答案(免费版)(1)课案

数字电子技术试卷及答案(免费版)(1)课案《数字电子技术》试卷姓名:_________班级:__________考号:___________成绩:____________本试卷共6页,满分100分;考试时间:90分钟;考试方式:闭卷题号一二三四(1)四(2)四(3)四(4)总分得分一、填空题(每空1分,共20分)1.有一数码10010011,作为自然二进制数时,它相当于十进制数(),作为8421BCD码时,它相当于十进制数()。

2.三态门电路的输出有高电平、低电平和()3种状态。

3.TTL与非门多余的输入端应接()。

4.TTL集成JK触发器正常工作时,其Rd和Sd端应接()电平。

5.已知函数FB?A?CD??AB?CD???,该函数的反函数F=()。

6.如果对键盘上108个符号进行二进制编码,则至少要()位二进制数码。

7.典型的TTL与非门电路使用的电路为电源电压为()V,其输出高电平为()V,输出低电平为()V,CMOS电路的电源电压为()V。

8.74LS138是3线—8线译码器,译码为输出低电平有效,若输入为A2A1A0=110时,输出Y7Y6Y5Y4Y3Y2Y1Y0应为()。

9.将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。

该ROM有()根地址线,有()根数据读出线。

10.两片中规模集成电路10进制计数器串联后,最大计数容量为()位。

11.下图所示电路中,Y1=();Y2=();Y3=()。

AY1BY2第1页(共28页)13.驱动共阳极七段数码管的译码器的输出电平为()有效。

二、单项选择题(本大题共15小题,每小题2分,共30分)(在每小题列出的四个备选项中只有一个是最符合题目要求的,请将其代码填写在题后的括号内。

错选、多选或未选均无分。

)1.函数F(A,B,C)=AB+BC+AC的最小项表达式为()。

A.F(A,B,C)=∑m(0,2,4)B.(A,B,C)=∑m(3,5,6,7)C.F(A,B,C)=∑m(0,2,3,4)D.F(A,B,C)=∑m(2,4,6,7)2.8线—3线优先编码器的输入为I0—I7,当优先级别最高的I7有效时,其输出Y2?Y1?Y0的值是()。

数电 第一章 逻辑代数基础

数电 第一章 逻辑代数基础

文字、数值信息
十进制数的二进制编码 常用十进制数码
十进制数 8421码
0 1 2 3 4 5 6 7 8 9
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
2421码 0000 0001 0010 0011 0100 1011 1100 1101 1110 1111 有权码
N
B

d 2
i
i
i
0
1
1 1
0 0
1 0
0 1
【例如】 (101.101)2=1×22十0×21十1×20十1×2-1十0×2-2十1×2-3
3.八进制(O)
以8为基数的计数体制,有0、1、2、3、4、5、6、 7共8个数码,逢八进一。
位置计数法 以权展开式
例:741 O
306O
i i
N
O
5211码 0000 0001 0011 0101 0111 1000 1001 1100 1101 1111
余3码 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100
格雷码 0000 0001 0011 0010 0110 1110 1010 1000 1100 0100
课程考核
平时成绩占30% :考勤、作业、实验; 期末成绩占70% :期末考试卷面分。
课外作业 为了让大家学完本课程有较大的收获,有以下两 个作业: (1)查询资料,有关自己所学专业和电子技术方面 的新技术、新方法,学习科技小论文的撰写方法,查 询有关资料。 (2)利用计算机,学习电子技术仿真软件的应用— —Multisim
课程设计
利用自己所学的电子技术基本理论知识,综 合设计电子实际应用电路,培养综合设计能力.

《数电》教材习题答案 第1章习题答案

《数电》教材习题答案 第1章习题答案

思考题与习题1-1 将下列二进制数转化为十进制数。

(1)(100101100)2=(300)10 (2)(101011)2=(43)10(3)(1111111)2=(127)10 (4)(1011110)2=(94)101-2 将下列十进制数转化为二进制数。

(1)(28)10=(11100)2 (2) (100)10=(1100100)2(3)(210)10=(11010010)2 (4)(321)10=(101000001)2 1-3 将八进制数34、567、4633转化为二进制数。

(34)8=(11100)2 (567)8=(101110111)2(4633)8=(100110011011)21-4 将二进制数转化为八进制数。

(1011010)2=(132)8 (11010011)2=(323)8 1-5 将二进制数转化为十六进制数。

(100100110101)2=(935)16 (1010110011)2=(2B3)16 1-6 将十六进制数转化为二进制数。

(7AF4)16=( 111101*********)2 (F9DE )16=(1111100111011110)2 1-7 将十进制数691用8421BCD 码表示。

(691)10=(0110 1001 0001)8421BCD1-8 写出如图T1-8所示逻辑函数的逻辑表达式。

图T1-8BC)C B (A C B )C B (A G CB A )C B (A H +⊕⋅=⋅+⊕⋅=⊕⊕=⊕⊕= 1-9 用真值表证明下列等式成立:(1)A B + A B = (A +B )(A+B)可见,左式=右式,得证。

(2)A ⊕B =A ⊕B可见,左=右,得证。

(3)A ⊕0 = A可见,左式=右式,得证。

(4)A ⊕1 = A可见,左式=右式,得证。

1-10 利用公式和运算规则证明下列等式:(1)ABC + A BC + A B C = BC + AC证明:左=(ABC + A BC ) +( A B C +ABC )= BC + AC =右(2)C AB = AB + C证明:左=C AB C AB +=+=右(3)(A +B)(A + C)(B + C + D) = (A + B)(A + C)证明:将以上等式两边作对偶变换,可得到以下公式:AB +A C +BCD =AB +A C由常用公式四可知该式是成立的,则由对偶定理可知,对偶等式成立,则原等式也成立。

四川大学《数字电子技术(1)》17春在线作业1

四川大学《数字电子技术(1)》17春在线作业1

四川大学《数字电子技术(1)》17春在线作业1一、单选题(共20道试题,共70分。

)V1.如图:A.AB.BC.CD.D2.将三角波变换为矩形波,需选用()。

A.多谐振荡器B.施密特触发器C.双稳态触发器D.单稳态触发器3.如图:A.AB.BC.CD.D4.下列电路中,能用于信号幅度鉴别、波形变换和整形的电路是()。

A.双稳态电路B.施态特电路C.多谐振荡器D.单稳态触发器5.如图:A.AB.BC.CD.D6.下列等式成立的是()。

A.A⊕1=AB.A⊙0=AC.A+AB=AD.A+AB=B7.在系列逻辑运算中,错误的是:A.若A=B,则AB=AB.若1+A=B,则1+A+AB=BC.A+B=B+C,则A=CD.A+AB=A8.属于时序逻辑电路的是()。

A.寄存器B.ROMC.加法器D.编码器9.如图:A.AB.BC.CD.D10.引起组合逻辑电路竞争与冒险的原因是()。

A.逻辑关系错B.干扰信号C.电路延时D.电源不稳定11.将矩波变换为正、负尖脉冲,需选用()。

A.RC微分电路B.RC积分电路C.施密特电路D.以上都不对12.为实现“线与”的逻辑功能,应选用:A.与门B.与非门C.传输门D.集电极开路门13.将容量为256某4的RAM扩展成1K某8的RAM,需()片256某4的RAM。

A.16B.2C.4D.814.用555定时器构成单稳态触发器,其输出脉宽为()。

A.0.7RCB.1.1RCC.1.4RCD.1.8RC15.D/A转换器的转换精度通常以()。

A.分辨率形式给出B.线性度形式给出C.最大静态转换误差的形式给出D.二进制数字给出16.在下列数据中,数值最小的是()。

A.59HB.130OC.1010111BD.100101118421BCD17.如图:A.AB.BC.CD.D18.如图:A.AB.BC.CD.D19.存储器的两个重要指标是()。

A.速度与时延B.功耗与集成度C.容量与价格D.存储容量和存取时间20.将1K某4ROM扩展为8K某8ROM需要1K某4ROM()。

数电试题[1]

数电试题[1]

数字电子综合练习练习(一)一、填空:(14分)1. 数制转换 (DC)H = ( )D= ( )B = ( )O。

2. 有一数码10010011,作为自然二进制数时,它相当于十进制数,作为8421BCD码时,它相当于十进制数。

3. 已知某函数,该函数的反函数 =( ),该函数的对偶函数F '= ( )。

4. 某函数有n个变量,则共有个最小项。

5. 将一个最大幅值为5.1V的模拟信号转换为数字信号,要求模拟信号每变化20mV能使数字信号最低位LSB发生变化,则应选用位转换器。

6. 一个1024×8位的ROM,其存储容量为。

7. 为构成4096×4片RAM,需要片1024×1的RAM。

8. 在TTL门电路的一个输入端与地之间接一个10KW电阻,则相当于在该输入端输入电平;在CMOS门电路的输入端与地之间接一个10KW电阻,相当于在该输入端输入电平。

二、用代数法将下列函数化简为最简与或表达式。

(10分)1.;2..三、用卡诺图法化简函数,写出它们的最简与或表达式。

(10分)1.;2..四、将题图电路各输出逻辑表达式填入表1栏中;各门电路的名称填入表2栏中;若ABCD = 1001,将各输出值填入表3栏中。

(14分)五、设计一组合逻辑电路,X为控制端,A、B、C为输入,F为输出。

当X =0时,该电路完成意见一致功能(只有当A、B、C都相同时,F=1,否则为0);当X=1时,该电路完成意见不一致功能。

供选择的器件有:四选一数据选择器、异或门、两输入端与非门。

(12分)六、用一片3线--8线译码器和两个四输入与非门构成一位全加器。

(10分)七、试画出题图电路在时钟脉冲CP、输入信号A作用下,Q1、Q2和X的输出波形,并说明电路的逻辑功能。

设触发器的初始状态均为0。

(10分)八、中规模四位二进制计数器T214,其功能表和符号如下图所示,其中A,B,C,D是同步预置数端(A为低位,D为高位),是预置数控制端,是异步清零端,P、T是计数允许控制端,进位端OC未标出。

数电 第1章 数字逻辑电路基础

数电 第1章 数字逻辑电路基础

关系。
A
或逻辑真值表
AB
F=A+ B
E
B
F
或逻辑电路
00
0
01
1
10
1
11
1
A
≥1
B
或门逻辑符号
F=A+B
或门的逻辑功能概括为: 1) 有“1”出“1”; 2) 全“0” 出“0”.
3. 非逻辑运算 定义:假定事件F成立与否同条件A的具备与否有关,
若A具备,则F不成立;若A不具备,则F成立.F和A之间的这 种因果关系称为“非”逻辑关系.
才成立;如果有一个或一个以上条件不具备,则这件事就 不成立。这样的因果关系称为“与”逻辑关系。
AB
E
F
与逻辑电路
与逻辑电路状态表
开关A状态 开关 B状态 灯F状态












若将开关断开和灯的熄灭状态用逻辑量“0”表示;将开关 合上和灯亮的状态用逻辑量“1”表示,则上述状态表可表 示为:
73.5
0111 0011 . 0101
故 (73.5)10 =(01110011.0101)8421BCD码
2. 格雷码(Gray码)
格雷码为无权码,特点为:相邻两个代码之间仅有一位 不同,其余各位均相同.
格雷码和四位二进制码之间的关系:
设四位二进制码为B3B2B1B0,格雷码为R3R2R1R0,
George Boole在1847年提出的,逻辑代数也称布尔代数.
1.3.1 基本逻辑运算
在逻辑代数中,变量常用字母A,B,C,……Y,Z, a,b, c,……x.y.z等表示,变量的取值只能是“0”或“1”.
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

12 12 12
12 48 68 12 72
48 48 48 48 48 48
48 48 48 48
02) 02) 02) 02) 48 02) 72 02) 02)72
68
48 48
02)72 02)72 02)72 02)72 68 02)72 02)68 72
(第2趟) (36 (第3趟) (36 (36 (36 (36 (36 (第4趟) (36 (12 (36 (36 (第5趟) (36 (12 (12 (第6趟) (12 (02
(b) 稳定性;不稳定 (c) 时间复杂度(最好、最坏和平均)、任何情况O(n2) (d) 适用场合:没有特别出彩的地方 (e) 一趟排序结束后就能确定某个元素最终位置的算法?能 (f) 给出排序过程/结果,判断是何种排序。
简单排序算法
简单选择排序 直接插入排序
冒泡排序
直接插入排序算法
第2趟排序:在待排序列D[1], D[2], …, D[n-1]上找到关键字最小的数据元 素,将其与D[1]交换位置; … 第i趟排序:在待排序列D[i-1], D[i], …, D[n-1]上找到关键字最小的数据元
素,将其与D[i-1]交换位置;
… 第n-1趟排序,在待排序列D[n-2], D[n-1]上找到关键字最小的数据元素, 将其与D[n-2]交换位置。
72 ) 48
第3趟:
第4趟: 第5趟: 第6趟:
( 48
( 36 ( 12 ( 02
48
48 36 12 12
68
48 48 36 36
72) 36
12
12 72 ) 68 68
02
02 02 72 ) 72)
排序结果: (02
直接插入排序算法 最好情况
0 第1趟: 第2趟: ( 02 ( 02 1 2 36 36) 3 48 48 48 48 48 48 48 4 48 48 48 48) 48 48 48 5 68 68 68 6 72 72 72 初始序列: ( 02) 12 12
内排序
目录
内排序的基本概念 简单排序算法
快速排序算法
两路合并排序
内排序的基本概念
设有n个数据元素的序列(R0,R1,…,Rn-1),Ki 是Ri 的关键字。
所谓排序,就是找(0,1, …,n-1)的一种排列p(0), p(1), …, p(n-1),使得序
列按
Kp(0) Kp(1)…Kp(n-1) (非递减)
排列本身是逆序的
在最坏情况下比较次数:
在平均情况下比较次数:
因此最坏和平均情况时间复杂度为 O(n2),它是稳定的排序方法。 最好情况?
排列本身是有序的,只比较不交换
直接插入排序算法 最坏情况
0 第1趟: 第2趟: ( 68 ( 48 1 2 48 72) 3 48 48 48 68 48 48 48 4 36 36 36 72) 68 48 48 5 12 12 12 6 02 02 02 初始序列: ( 72) 68 68
或 Kp(0)Kp(1)…Kp(n-1) (非递增) 的次序排列为: (Rp(0),Rp(1),…,Rp(n-1))
元素下标 的排列
内排序的基本概念
序列中两个元素Ri和 Rj (i<j),且 Ki=Kj,排序后,Ri 仍然排在 Rj 之 前,则称所用的排序算法是稳定的。反之,称该排序算法是不稳定的。 序列初始输入顺序: (Johnson, 90), (Jay, 88), (Alice, 90) 以成绩为关键字排序: (Jay, 88), (Alice, 90), (Johnson, 90) 如果待排序元素总数相对于内存而言较小,整个排序过程可以在内 存中进行,则称之为内部排序;反之,如果待排序元素总数较多,不能 全部放入内存,排序过程中需访问外存,则称之为外部排序。
void SelectSort(List* list) { int minIndex, startIndex = 0; while(startIndex < list->n-1) { minIndex = FindMin(*list, startIndex); Swap(list->D, startIndex, minIndex); startIndex++; } }
内排序的基本概念
比较各种排序算法
(a) 算法的手工排序过程,即写出各趟排序结果;趟数不要多或少
(b) 稳定性; (c) 时间复杂度(最好、最坏和平均)、比较次数和移动元素次数; (d) 适用场合; (e) 一趟排序结束后就能确定某个元素最终位置的算法有哪些? (最后一趟排序前仍不能确定某个元素最终位置的算法有哪些?) (f) 给出排序过程/结果,判断是何种排序。
48 02)68 48 02)68 48 02)68 48 48 02)68 48 48 02)68 48 02 48)68 48 02)48 68 36 48 02)48 68 12 48 02)48 68 12 02 48)48 68 12 02)48 48 68 36 02)48 48 68 02 36)48 48 68 02)36 48 48 68 12)36 48 48 68 48 48 48 12 12 12 12 12 12 12
(b) 稳定性;稳定 (c) 时间复杂度(最好、最坏和平均)、最坏和平均情况O(n2),最好O(n) (d) 适用场合:待排序序列基本有序递增 (e) 一趟排序结束后就能确定某个元素最终位置的算法?不能 (f) 给出排序过程/结果,判断是何种排序。
简单排序算法
简单选择排序
直接插入排序
冒泡排序
(36
(12 (12 (02
48
36 36 12 12
68
48 48 36 36
72) 12
48
48 72) 68 68
02
02 02 72) 72)
排序结果: (02
【程序10-3】直接插入排序算法 void InsertSort(List *list) { 顺序存储的线性表上进 int i, j; // i标识待插入元素下标 for(i=1; i<list->n; i++) 行插入操作 { 注意:从后向前比较 Entry insertItem = list->D[i]; for(j=i-1; j>=0; j--) { //不断将有序序列中元素向后移动, //为待插入元素空出一个位置 if(insertItem.key < list->D[j].key) list->D[j+1] = list->D[j]; else break; } list->D[j+1] = insertItem; //待插入元素有序存放至有序序列中 } }
12)(68 36 36
36) (72 48
48)(68
48) (72
第6趟:
(021212ຫໍສະໝຸດ 363648
48
48
48
68) (72)
68
排序结果: (02
【程序10-2】简单选择排序算法 int FindMin(List list, int startIndex) //在startIndex至表尾范围内找到最小关键字下标 { int i, minIndex = startIndex; for(i=startIndex+1; i < list.n; i++) { if(list.D[i].key < list.D[minIndex].key) minIndex = i; } return minIndex; } void Swap(Entry* D, int i, int j) //交换顺序表中两个元素位置 { if(i == j) return; Entry temp = *(D + i); *(D + i) = *(D + j); *(D + j) = temp; }
直接插入排序算法
0 第1趟: 第2趟: (36 (36 1 48) 48 2 68 68 68) 3 72 72 72 68 48 48 48 4 12 12 12 72) 68 48 48 5 48 48 48 6 02 02 02 初始序列: (48 ) 36
第3趟:
第4趟: 第5趟: 第6趟:
简单选择排序算法 10.2.1 简单选择排序
0
初始序列: (48
1
36
2
68
3
72
4
12
5
48
6
02)
第1趟:
第2趟: 第3趟: 第4趟: 第5趟:
(02)(36
(02 (02 (02 (02 12 12 12
68
72
72
12
36 68
48
48 48 72
48)
48) 48) 48) 68) 72)
当子序列只剩下(D[0]),算法停止
第一趟: (48 (36 (36 (36 (36 (36 (36 (第2趟) (36 (36 (36 (36 (36 (36
36 68 72 48 68 72 48 68 72 48 68 72
48 48 48 48 48 48 48 48 68 68 68 68 68 12 12 12 12 12 12 12 12
目录
内排序的基本概念 简单排序算法
快速排序算法
两路合并排序
简单排序算法
简单选择排序 直接插入排序
冒泡排序
它们的时间复杂度在最坏情况下均为O(n2)
简单选择排序算法
第1趟排序:在待排序列D[0], D[1], …, D[n-1]上找到关键字最小的数据元
相关文档
最新文档