基于某FPGA地数字时钟设计毕业设计论文设计

摘要

本设计为一个多功能的数字时钟，具有时、分、秒计数显示功能，以24小时循环计数；具有校对功能。本设计采用EDA技术，以硬件描述语言Verilog HDL为系统逻辑描述语言设计文件，在QUARTUSII工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。

系统由时钟模块、控制模块、计时模块、数据译码模块、显示以及组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统能够完成时、分、秒的分别显示，按键进行校准，整点报时，闹钟功能。

关键词：数字时钟，硬件描述语言，Verilog HDL，FPGA

Abstract

The design for a multi-functional digital clock, with hours, minutes and seconds count display to a 24-hour cycle count; have proof functions function. The use of EDA design technology, hardware-description language VHDL description logic means for the system design documents, in QUAETUSII tools environment, a top-down design, by the various modules together build a FPGA-based digital clock. The main system make up of the clock module, control module, time module, data decoding module, display and broadcast module. After compiling the design and simulation procedures, the programmable logic device to download verification, the system can complete the hours, minutes and seconds respectively, using keys to cleared , to calibrating time. And on time alarm and clock for digital clock.

Keywords：digital clock,hardware description language,Verilog HDL,FPGA

目录

摘要 (1)

Abstract (2)

第一章绪论 (1)

1.1.选题意义与研究现状 (1)

1.2.国外研究及趋势 (1)

1.3.论文结构 (2)

第二章编程软件及语言介绍 (3)

2.1Quarters II编程环境介绍 (3)

2.1.1菜单栏 (3)

2.1.2工具栏 (8)

2.1.3功能仿真流程 (9)

2.2Verilog HDL语言介 (10)

2.2.1什么是verilog HDL语言 (10)

2.2.2主要功能 (11)

第三章数字化时钟系统硬件设计 (13)

3.1系统核心板电路分析 (13)

3.2系统主板电路分析 (15)

3.2.1时钟模块电路 (15)

3.2.2显示电路 (15)

3.2.3键盘控制电路 (17)

3.2.4蜂鸣电路设计 (17)

第四章数字化时钟系统软件设计 (18)

4.1整体方案介绍 (18)

4.1.1整体设计描述 (18)

4.1.2整体信号定义 (19)

4.1.3模块框图 (20)

4.2分频模块实现 (20)

4.2.1分频模块描述 (20)

4.2.2分频模块设计 (20)

4.2.3分频模块仿真 (21)

4.3计时模块实现 (21)

4.3.1计时模块描述与实现

21

4.3.2计时模块仿真

23

4.4按键处理模块实现 (23)

4.4.1按键处理模块描述 (23)

4.4.2按键去抖处理模块设计 (24)

4.4.3按键模块去抖仿真 (24)

4.5闹钟模块实现 (25)

4.5.1闹钟模块设计 (25)

4.5.2闹钟设定模块仿真 (25)

4.6蜂鸣器模块实现 (25)

4.6.1蜂鸣器模块描述 (25)

4.6.2蜂鸣器模块实现 (26)

4.6.3蜂鸣器模块仿真 (27)

4.7显示模块实现 (27)

4.7.1显示模块描述 (27)

4.7.2显示模块实现 (27)

4.7.3显示模块仿真 (29)

第五章系统调试及运行结果分析 (30)

5.1硬件调试 (30)

5.2软件调试 (31)

5.3调试过程及结果 (31)

5.4调试注意事项 (33)

第六章总结和展望 (34)

5.5总结 (34)

5.6展望 (34)

参考文献 (35)

致 (36)

附录 (37)

第一章绪论

1.1.选题意义与研究现状

在这个时间就是金钱的年代里，数字电子钟已成为人们生活中的必需品。目前应用的数字钟不仅可以实现对年、月、日、时、分、秒的数字显示，还能实现对电子钟所在地点的温度显示和智能闹钟功能，广泛应用于车站、医院、机场、码头、厕所等公共场所的时间显示。

随着现场可编程门阵列( field program-mable gate array ，FPGA) 的出现，电子系统向集成化、大规模和高速度等方向发展的趋势更加明显，作为可编程的集成度较高的ASIC，可在芯片级实现任意数字逻辑电路，从而可以简化硬件电路，提高系统工作速度，缩短产品研发周期。故利用 FPGA这一新的技术手段来研究电子钟有重要的现实意义。设计采用FPGA现场可编程技术，运用自顶向下的设计思想设计电子钟。避免了硬件电路的焊接与调试，而且由于FPGA的 I /O端口丰富，部逻辑可随意更改，使得数字电子钟的实现较为方便。

本课题使用Cyclone EP1C6Q240的FPGA器件，完成实现一个可以计时的数字时钟。该系统具有显示时、分、秒，智能闹钟，按键实现校准时钟，整点报时等功能。满足人们得到精确时间以及时间提醒的需求，方便人们生活。

1.2.国外研究及趋势

随着人们生活水平的提高和生活节奏的加快，对时间的要求越来越高，精准数字计时的消费需求也是越来越多。

二十一世纪的今天，最具代表性的计时产品就是电子时钟，它是近代世界钟表业界的第三次革命。第一次是摆和摆轮游丝的发明，相对稳定的机械振荡频率源使钟表的走时差从分级缩小到秒级，代表性的产品就是带有摆或摆轮游丝的机械钟或表。第二次革命是石英晶体振荡器的应用，发明了走时精度更高的石英电子钟表，使钟表的走时月差从分级缩小到秒级。第三次革命就是单片机数码计时技术的应用，使计时产品的走时日差从分级缩小到1/600万秒，从原有传统指针计时的方式发展为人们日常更为熟悉的夜光数字显示方式，直观明了，并增加了全自动日期、星期的显示功能，它更符合消费者的生活需求！因此，电子时钟的出现带来了钟表计时业界跨跃性的进步。