第5章 TMS320C54x的引脚功能、流水线结构和外部总线结构

图5-3 6条指令的流水线的操作
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
’C54x存储器操作情况： ① 执行读单操作数指令
例如：LD
预取指P 加载 PAB
*AR1，A
译码D
；单周期指令，读单操作数
取指F
寻址A
读数R
执行/写数
通过PB 通过IR 读取指令 指令译码
读地址 通过DB 加载DAB 读出数据
26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
TMS320C5402引脚：
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
② 执行读双操作数指令 例如：MAC *AR2+，*AR3，A
；单周期指令， 读双操作数 读数R 执行/写数
预取指P 加载 PAB
取指F
译码D
寻址A
通过PB 通过IR 读取指令 指令译码
读地址 通过 加载DAB DB和CB 和CAB 读出数据
LD *AR2 +，A LD *AR2+，A ；AR2指向相同的 DARAM 块 例如：当执行下列程序发生时序冲突时， CPU i2 i2 ；假定i2指令不访问 i3 DARAM 能对取指自动延迟一个周期。
内部振荡器到外部晶振的输出引脚。
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
5．主机接口(HPI)信号(TMS320C542/545/548等具有)
HD0～HD7：HPI双向并行数据总线。 HCNTL0、HCNTL1：HPI控制信号。 HBIL：HPI字节确认输入。
HCS ：HPI 片选信号。
图5-1 TMS320C541的引脚图
V SS CLKR 0 CLKR 1 FSR 0 FSR 1 DR 0 DR 1 CLKX 0 CLKX 1 V SS CV DD FSX0 FSX1 DV DD V SS DX0 DX1 IACK NMI INT0 INT1 INT2 INT3 CV DD V SS
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
CPU访问DARAM会发生流水冲突的情况：
① 同时从同一存储块中取指令和读操作数；
ቤተ መጻሕፍቲ ባይዱ
② 同时对同一存储块进行写操作和读第二操作数。
当发生流水冲突时，CPU可通过写操作延迟一个 周期，或通过插入一个空操作来解决流水线冲突。
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
DS 、 PS 、IS ：数据、程序和 I/O 空间选择信号。 MSTRB 、 IOSTRB ：外部存储器、I/O 空间选通信号。
READY、R/ W ：数据准备好及读写信号。 HOLD 、 HOLDA ：保持输入信号、保持响应信号。
MSC ：微状态完成信号。
IAQ
：指令获取信号。
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
内部存储器
单寻址存储器
读写存储器SARAM 只读存储器ROM
存储器的流水线操作： ① 双寻址存储器的流水线操作
② 单寻址存储器的流水线操作
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
2. 双寻址存储器的流水线操作
DARAM分成若干个独立的存储器块，CPU可以 在单个周期内对其访问2次。 ① 在单个周期内允许同时访问不同的DARAM块； ② CPU同时处理两条指令访问不同的存储块； ③ 处于流水线不同阶段的两条指令，可以同时 访问同一个存储块。
TMS320C54x DSP 基本上都采用超薄的塑料或陶 瓷四方扁平封装(TQFP)，也有其他封装形式。图5-1所 示 是 TMS320C541 的 引 脚 图 。 本 节 重 点 描 述 TMS320C541芯片的引脚功能。
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DV DD V SS V SS CV DD D15 A14 D13 D12 D11 D10 D9 D8 D7 D6 DV DD
2．初始化、中断和复位信号
INT0 ～INT3 ：外部可屏蔽中断请求信号。
IACK ：中断响应信号。 NMI ：非屏蔽中断请求信号。
RS ：复位信号。
MP/ MC ：微处理器/微型计算机方式选择引脚。 CNT：I/O 电平选择引脚。
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
3．多处理信号
TCK：测试时钟。 TMS：测试方式选择端。 TRST ：测试复位信号。 TDI、TDO：测试数据输入/输出端。 EMU0、EMU1/ OFF ：仿真器中断 0 引脚、仿真器中断 1 引脚/关断 所有的输出端。
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
5.2 流 水 线 结 构
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
CLKOUT1 预取指P 取指F 译码D 寻址A 读R 执行X N N －1 N －2 N －3 N －4 N －5 N ＋1 N N －1 N －2 N －3 N －4 N ＋2 N ＋1 N N －1 N －2 N －3 N ＋3 N ＋2 N ＋1 N N －1 N －2 N ＋4 N ＋3 N ＋2 N ＋1 N N －1 N ＋5 N ＋4 N ＋3 N ＋2 N ＋1 N
V 1 SS A10 2 A11 3 A12 4 A13 5 A14 6 A15 7 CV 8 DD V 9 SS V 10 SS SV 11 DD READY 12 PS 13 DS 14 IS 15 R/W 16 MSTRB 17 IOSTRB 18 MSC 19 XF 20 HOLDA 21 IAQ 22 HOLD 23 BIO 24 MP/MC 25
DARAM的半周期寻址图
③ 读双操作数操作
预取指P 取指F 译码D 寻址A 读数R 读DB 读CB 执行E
④ 写单操作数操作
预取指P 取指F 译码D 寻址A 读数R 执行E
T5的前半周期，利用DB线读第一操作数； 写EB T5的后半周期，利用CB线读第二操作数。 在T6的后半周期，利用EB线写操作数。
DARAM的半周期寻址图
① 取指令操作
预取指P 取指F 读PB
在T2的前半周期，利用 PB线进行读指令操作。
译码D 寻址A 读数R 执行E
② 读单操作数操作
预取指P 取指F
在T5的前半周期，利用 DB线进行读存储器操作。
译码D 寻址A 读数R 读DB 执行E
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
BIO ：控制分支转移的输入信号。
XF：外部标志输出端(软件可控信号)，可用于指示 DSP 状态和同其 他 CPU 握手。
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
4．振荡器及定时信号
CLKOUT、TOUT：主时钟输出信号、定时器输出
信号。 CLKMD1～CLKMD3：3个外部/内部时钟工作方式 输入信号，可以预置DSP的时钟比。 X2/CLKIN、X1：晶振到内部振荡器的输入引脚、
读(Read)：从数据总线(DB)和控制总线(CB)上读操
作数。 执行(Execute)：从数据总线(EB)上写数据。 6条单字、单周期指令的流水线操作如图5-3所示。
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
指令周期 100 LD ADD STL SUB MPY STL 完整的流水线 P1 101 F1 P2 102 D1 F2 P3 103 A1 D2 F3 P4 104 R1 A2 D3 F4 P5 105 X1 R2 A3 D4 F5 P6 X2 R3 A4 D5 F6 X3 R4 A5 D6 X4 R5 A6 X5 R6 X6 106 107 108 109 110
FSR0、FSR1：用于接收输入的帧同步脉冲。
FSX0、FSX1：用于发送的帧同步脉冲。 7．电源信号 CVDD 、 DVDD 、 VSS ： CPU 内核电源电压、 I/O 引脚的 电源电压和器件地。
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
8．IEEE 1149.1测试引脚
1．流水线概述 指令流水线包括执行指令时发生的一系列总线操 作。TMS320C54x的流水线有6 个独立的阶段：程序预 取指、取指、指令译码、寻址、读和执行指令。由于 这6个阶段是独立的，因此这些操作有可能重叠。在任
意给定的周期里，可能有 1～ 6条不同的指令是激活的，
每一条指令都处于不同的阶段。图5-2说明了对于单字、 单周期指令，在没有等待状态情况下6级流水线的操作。
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
表5-1 访问DARAM块
操作类型 利用PAB/PB取指
访问时间 前半周期
利用DAB/DB读取第一个数据 利用CAB/CB读取第二个数据
利用EAB/EB写数据
前半周期 后半周期
后半周期
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
图5-2 6级流水线的操作
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
图5-2 6级流水线的操作 这6级流水线的功能如下： 预取指 (Prefetch) ：将所要取指的地址放在程序地 址总线(PAB)上。 取指(Fetch)：从程序总线(PB)上取指令字，并装入
指令寄存器(IR)。
HDS 1 、 HDS2 、 HAS ：HPI 数据选通信号、地址选通信号。
HR/ W 、HRDY：HPI 读/写信号、HPI 准备好信号。 HINT ：HPI 中断输出信号。 HPIENA：HPI 模块选择信号。
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
6．串口信号 CLKR0、CLKR1：接收时钟。 CLKX0、CLKX1：发送时钟。 DR0、DR1：串行口数据接收端。 DX0、DX1：串行口数据发送端。
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
* 存储器的流水线操作
双寻址存储器DARAM
电源引脚
时钟引脚 控制引脚
串行口引脚
主机接口引脚 通用I/O引脚
地址和数据引脚
测试引脚
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
1．地址、数据总线及其控制信号 A15～A0： 16 位地址总线， 用于对片外数据、 程序存储器及 I/O 寻址。 D15～D0：16 位数据总线。在 CPU 内核、片外数据、程序存储器或 I/O 器件之间传送数据。
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
第5章 TMS320C54x的引脚功能、流水线 结构和外部总线结构
5.1 TMS320C54x的引脚和信号说明 5.2 流水线结构 5.3 外部总线结构
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
5.1 TMS320C54x的引脚和信号说明
译码(Decode)：对IR中的内容译码，产生执行指令 所需要的一系列控制信号。
第5 章
TMS320C54x的引脚功能、流水线结构和外部总线结构
寻址(Access)：数据地址产生单元(DAGEN)在数据 地址总线 (DAB) 上输出读操作数的地址。如果还需要 第二个操作数，则在另一个数据地址总线(CAB)上也装 入适当的地址，同时更新间接寻址方式中的辅助寄存 器和堆栈指针(SP)。
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76
75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51
D5 D4 D3 D2 D1 D0 RS X2/CLKIN X1 CLKOUT V SS CV DD V SS TMS TCK TRST TDI TDO EMU1/OFF EMU0 TOUT CNT CLKMD3 CLKMD2 CLKMD1