微电子工艺2011试卷__张建国_答案
微电子工艺技术-复习要点答案(完整版)
微电⼦⼯艺技术-复习要点答案(完整版)第四章晶圆制造1.CZ法提单晶的⼯艺流程。
说明CZ法和FZ法。
⽐较单晶硅锭CZ、MCZ和FZ三种⽣长⽅法的优缺点。
答:1、溶硅2、引晶3、收颈4、放肩5、等径⽣长6、收晶。
CZ法:使⽤射频或电阻加热线圈,置于慢速转动的⽯英坩埚内的⾼纯度电⼦级硅在1415度融化(需要注意的是熔硅的时间不宜过长)。
将⼀个慢速转动的夹具的单晶硅籽晶棒逐渐降低到熔融的硅中,籽晶表⾯得就浸在熔融的硅中并开始融化,籽晶的温度略低于硅的熔点。
当系统稳定后,将籽晶缓慢拉出,同时熔融的硅也被拉出。
使其沿着籽晶晶体的⽅向凝固。
籽晶晶体的旋转和熔化可以改善整个硅锭掺杂物的均匀性。
FZ法:即悬浮区融法。
将⼀条长度50-100cm 的多晶硅棒垂直放在⾼温炉反应室。
加热将多晶硅棒的低端熔化,然后把籽晶溶⼊已经熔化的区域。
熔体将通过熔融硅的表⾯张⼒悬浮在籽晶和多晶硅棒之间,然后加热线圈缓慢升⾼温度将熔融硅的上⽅部分多晶硅棒开始熔化。
此时靠近籽晶晶体⼀端的熔融的硅开始凝固,形成与籽晶相同的晶体结构。
当加热线圈扫描整个多晶硅棒后,便将整个多晶硅棒转变成单晶硅棒。
CZ法优点:①所⽣长的单晶的直径较⼤,成本相对较低;②通过热场调整及晶转,坩埚等⼯艺参数的优化,可以较好的控制电阻率径向均匀性。
缺点:⽯英坩埚内壁被熔融的硅侵蚀及⽯墨保温加热元件的影响,易引⼊氧、碳杂质,不易⽣长⾼电阻率单晶。
FZ法优点:①可重复⽣长,提纯单晶,单晶纯度较CZ法⾼。
②⽆需坩埚、⽯墨托,污染少③⾼纯度、⾼电阻率、低氧、低碳④悬浮区熔法主要⽤于制造分离式功率元器件所需要的晶圆。
缺点:直径不如CZ法,熔体与晶体界⾯复杂,很难得到⽆位错晶体,需要⾼纯度多晶硅棒作为原料,成本⾼。
MCZ:改进直拉法优点:较少温度波动,减轻溶硅与坩埚作⽤,降低了缺陷密度,氧含量,提⾼了电阻分布的均匀性2.晶圆的制造步骤【填空】答:1、整形处理:去掉两端,检查电阻确定单晶硅达到合适的掺杂均匀度。
微电子工艺习题答案(整理供参考)
第一章1.集成电路:通过一系列特定的加工工艺,将晶体管、二极管等有源器件和电阻、电容等无源器件,按照一定的电路互连,“集成”在一块半导体单晶片(如Si、GaAs)上,封装在一个外壳内,执行特定电路或系统功能。
集成电路发展的五个时代及晶体管数目:小规模集成电路(小于100个)、中规模集成电路(100~999)、大规模集成电路(1000~99999)、超大规模集成电路(超过10万)、甚大规模集成电路(1000万左右)。
2、硅片制备(Wafer preparation)、硅片制造(Wafer fabrication)硅片测试/拣选(Wafer test/sort)、装配与封装(Assembly and packaging)、终测(Final test)。
3、半导体发展方向:提高性能、提高可靠性、降低价格。
摩尔定律:硅集成电路按照4年为一代,每代的芯片集成度要翻两番、工艺线宽约缩小30%,IC工作速度提高1.5倍等发展规律发展。
4、特征尺寸也叫关键尺寸,集成电路中半导体器件能够加工的最小尺寸。
5、more moore定律:芯片特征尺寸的不断缩小。
从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小,more than moore定律:指的是用各种方法给最终用户提供附加价值,不一定要缩小特征尺寸,如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。
6、High-K:高介电系数;low-K:低介电系数;Fabless:无晶圆厂;Fablite:轻晶片厂;IDM:Integrated Device Manufactory集成器件制造商;Foundry:专业代工厂;Chipless:无晶片1、原因:更大直径硅片,更多的芯片,单个芯片成本减少;更大直径硅片,硅片边缘芯片减小,成品率提高;提高设备的重复利用率。
硅片尺寸变化:2寸(50mm)-4寸(100mm)-5寸(125mm)-6寸(150mm)-8寸(200mm)-12寸(300mm)-18寸(450mm).2、物理尺寸、平整度、微粗糙度、氧含量、晶体缺陷、颗粒、体电阻率。
微电子工艺2011试卷__张建国_答案
微电⼦⼯艺2011试卷__张建国_答案………密………封………线………以………内………答………题………⽆………效……电⼦科技⼤学2010 - 2011学年第⼆学期期末考试B 卷课程名称:微电⼦⼯艺考试形式:开卷考试⽇期:20 年⽉⽇考试时长:120 分钟课程成绩构成:平时10 %,期中%,实验%,期末90 %本试卷试题由三部分构成,共 4 页。
⼀、简答题(共72分,共12题,每题6 分)1、名词解释:集成电路、芯⽚的关键尺⼨以及摩尔定律集成电路:多个电⼦元件,如电阻、电容、⼆极管和三极管等集成在基⽚上形成的具有确定芯⽚功能的电路。
关键尺⼨:硅⽚上的最⼩特征尺⼨摩尔定律:每隔12个⽉到18个⽉,芯⽚上集成的晶体管数⽬增加⼀倍,性能增加⼀倍2、MOS器件中使⽤什么晶⾯⽅向的硅⽚,双极型器件呢?请分别给出原因。
MOS:<100> Si/SiO2界⾯态密度低;双极:<111> ⽣长快,成本低3、倒掺杂⼯艺中,为形成p阱和n阱⼀般分别注⼊什么离⼦?为什么⼀般形成P阱所需的离⼦注⼊能量远⼩于形成n阱所需的离⼦注⼊能量?PMOS管⼀般做在p阱还是n阱中?P阱:注B;N阱:注P。
B离⼦远⽐P离⼦要轻,所以同样注⼊深度,注P所需能量低PMOS管做在n阱中4、解释质量输运限制CVD⼯艺和反应速度限制CVD⼯艺的区别,哪种⼯艺依赖于温度,为什么LPCVD淀积的薄膜⽐APCVD淀积的薄膜更均匀?质量输运限制CVD:反应速率不能超过传输到硅⽚表⾯的反应⽓体的传输速率。
反应速度限制CVD:淀积速度受到硅⽚表⾯反应速度的限制,依赖于温度。
LPCVD⼯作于低压下,反应⽓体分⼦具有更⼤的平均⾃由程,反应器内的⽓流条件不重要,只要控制好温度就可以⼤⾯积均匀成膜。
………密………封………线………以………内………答………题………⽆………效……5、解释为什么⽬前CMOS⼯艺中常采⽤多晶硅栅⼯艺,⽽不采⽤铝栅⼯艺?多晶硅栅⼯艺优点:1、通过掺杂得到特定电阻2、和⼆氧化硅更优良的界⾯特性3、后续⾼温⼯艺兼容性4、更⾼的可靠性5、在陡峭的结构上的淀积均匀性6、能实现⾃对准⼯艺6、现在制约芯⽚运算速度的主要因素在于RC延迟,如何减少RC延迟?办法:1、采⽤电导率更⾼的互连⾦属,如Cu取代Al2、采⽤低K质介质取代SiO2作为层间介质7、列出引⼊铜⾦属化的五⼤优点,并说明铜⾦属化⾯临的三⼤问题,如何解决这些问题?优点:1、电阻率减少,RC延迟减少2、减少功耗3、更⾼的集成密度4、良好的抗电迁移特性5、更少的⼯艺步骤问题:1、铜的⾼扩散系数,有可能进⼊有源区产⽣漏电2、不能采⽤⼲法刻蚀3、低温下很快氧化办法:采⽤⼤马⼠⾰⼯艺、增加铜阻挡层⾦属8、解释什么是硅栅⾃对准⼯艺,怎么实现以及有何优势。
微电子工艺2011试卷__答案邓小川
………密………封………线………以………内………答………题………无………效……电子科技大学2010-2011学年第2 学期期末考试 A 卷课程名称:微电子工艺考试形式:开卷考试日期:20 年月日考试时长:120分钟课程成绩构成:平时10 %,期中0 %,实验0 %,期末90 %本试卷试题由三部分构成,共 4 页。
一、简答题(共72分,共12题,每题6 分)1、名词解释:摩尔定律、特征尺寸、CMP、SOI、RTA、CVD。
答:Moore law:芯片上所集成的晶体管的数目,每隔18个月翻一番。
(1分)特征尺寸:集成电路中半导体器件能够加工的最小尺寸。
(1分)CMP:化学机械平坦化。
(1分)SOI:绝缘体上硅。
(1分)RTA:快速热退火。
(1分)CVD:化学气相淀积。
(1分)2、刻蚀的目的是什么?何谓无图形刻蚀,举出无图形刻蚀的工艺实例?答:刻蚀的目的:在涂胶的硅片上正确地复制掩膜图形。
(1分)无图形刻蚀是指:不需要光刻版的刻蚀工艺,如:反刻和剥离工艺。
(1分)工艺实例:栅极两侧的sidewall氧化层的形成(2分);金属硅化物形成后的Ti金属的去处。
(2分)3、MOS器件和双极型器件制造过程中常使用什么晶面方向的硅片,为什么?答:MOS器件:<100> ;(1分)Si/SiO2界面态密度低;(2分)双极器件:<111>;(1分)原子密度大,生长速度快,成本低。
(2分)………密………封………线………以………内………答………题………无………效……4、在集成电路制造工艺中,为什么采用轻掺杂漏(LDD)注入工艺?LDD注入工艺是如何减少结和沟道区间的电场,从而防止热载流子的产生?答:在集成电路制造工艺中,轻掺杂漏(LDD)注入工艺的目的是:减小源漏间电荷穿通的可能性,从而降低沟道漏电流。
(1分)如果没有LDD形成,在晶体管正常工作时会在结和沟道区之间形成高电场,电子在从源区向漏区移动的过程中,将受此电场加速成高能电子,它碰撞产生电子空穴对,热电子从电场获得能量,造成电性能上的问题,如被栅氧化层陷阱俘获,影响器件阈值电压控制。
光电子器件的制造设备与工艺考核试卷
2. 描述光电二极管的工作原理,并说明其在光电子器件中的应用。
( )
3. 请阐述光子集成电路与传统硅微电子电路的主要区别,并介绍光子集成电路的优势。
( )
4. 讨论太阳能电池的效率受哪些因素影响,并说明提高太阳能电池效率的常见方法。
( )
标准答案
一、单项选择题
1. C
2. B
3. C
4. C
5. B
6. C
7. B
8. A
9. D
10. C
11. C
12. B
13. B
14. D
15. C
16. A
17. A
18. D
19. A
20. B
二、多选题
1. ABD
2. ABC
3. BC
4. AC
5. ABCD
6. CD
7. AD
8. AC
9. ABC
10. A
11. ABCD
12. AB
13. ABD
A. 化学气相沉积
B. 磁控溅射
C. 光刻
D. 离子注入
17. 以下哪些设备可以用于光电子器件的测试?( )
A. 光谱分析仪
B. 传输测试仪
C. 时域反射仪
D. 电参数测试仪
18. 在光电子器件中,以下哪些器件可以实现光信号的放大?( )
A. 光电二极管
B. 光电三极管
C. 光放大器
D. 光开关
19. 以下哪些因素会影响光电子器件的热稳定性?( )
7. 在光电子器件中,用于放大光信号的器件是?( )
A. 光电二极管
B. 光电三极管
C. 阵列波导光栅
D. 光开关
微电子技术与纳米电子学考核试卷
C.透射电子显微镜
D.光学显微镜
8.纳米电子器件的设计考虑因素包括()
A.尺寸
B.形状
C.材料
D.环境
9.下列哪些现象在纳米电子器件中可能出现()
A.量子隧穿
B.量子点效应
C.量子干涉
D.量子霍尔效应
10.纳米电子器件的优势包括()
A.小尺寸
B.高速度
C.低功耗
D.强稳定性
11.下列哪些技术可用于纳米电子器件的制造()
微电子技术与纳米电子学考核试卷
考生姓名:__________答题日期:__________得分:__________判卷人:__________
一、单项选择题(本题共20小题,每小题1分,共20分,在每小题给出的四个选项中,只有一项是符合题目要求的)
1.微电子技术的核心是()
A.集成电路
B.电子元器件
B.电子束光刻技术
C.离子束刻蚀技术
D.化学气相沉积
5.下列哪些是纳米电子器件的潜在应用领域()
A.量子计算
B.生物传感
C.纳米机器人
D.新能源技术
6.纳米电子器件的可靠性问题主要来源于()
A.材料缺陷
B.环境应力
C.操作失误
D.设计缺陷
7.下列哪些技术可用于纳米电子器件的检测()
A.扫描电子显微镜
四、判断题(本题共10小题,每题1分,共10分,正确的请在答题括号中画√,错误的画×)
A.提高集成度
B.降低功耗
C.提高速度
D.提高可靠性
11.下列哪种技术是制备纳米电子器件的主要方法?()
A.晶体生长
B.化学气相沉积
C.光刻技术
D.电子束光刻技术
微电子技术基础知识单选题100道及答案解析
微电子技术基础知识单选题100道及答案解析1. 微电子技术的核心是()A. 集成电路B. 晶体管C. 电子管D. 激光技术答案:A解析:集成电路是微电子技术的核心。
2. 以下哪种材料常用于微电子器件的制造()A. 钢铁B. 塑料C. 硅D. 木材答案:C解析:硅是微电子器件制造中常用的半导体材料。
3. 微电子技术中,芯片制造工艺的精度通常用()来衡量。
A. 纳米B. 微米C. 毫米D. 厘米答案:A解析:芯片制造工艺精度通常用纳米来衡量。
4. 集成电路中,基本的逻辑门包括()A. 与门、或门、非门B. 加法门、减法门C. 乘法门、除法门D. 以上都不对答案:A解析:与门、或门、非门是集成电路中的基本逻辑门。
5. 微电子技术的发展使得计算机的体积越来越()A. 大B. 小C. 不变D. 随机答案:B解析:微电子技术进步使计算机体积逐渐变小。
6. 以下哪个不是微电子技术的应用领域()A. 航空航天B. 农业种植C. 通信D. 医疗答案:B解析:农业种植通常较少直接应用微电子技术。
7. 在微电子制造中,光刻技术的作用是()A. 刻蚀电路B. 沉积材料C. 图案转移D. 检测缺陷答案:C解析:光刻技术主要用于图案转移。
8. 微电子封装技术的主要目的是()A. 保护芯片B. 提高性能C. 便于连接D. 以上都是答案:D解析:微电子封装技术能保护芯片、提高性能并便于连接。
9. 摩尔定律指出,集成电路上可容纳的晶体管数目约每隔()翻一番。
A. 18 个月B. 2 年C. 5 年D. 10 年答案:A解析:摩尔定律表明约每隔18 个月集成电路上晶体管数目翻番。
10. 微电子技术中的掺杂工艺是为了改变半导体的()A. 电阻B. 电容C. 电导D. 电感答案:C解析:掺杂改变半导体的电导特性。
11. 以下哪种设备常用于微电子制造中的检测()A. 显微镜B. 示波器C. 扫描仪D. 电子显微镜答案:D解析:电子显微镜常用于微电子制造中的检测。
微电子工艺作业参考答案(第1(第10次))-
微电子工艺作业参考答案(第1(第10次))-微电子工艺操作参考答案第一次操作(全体参与)1,微电子在人类社会中的作用简述a:自20世纪40年代晶体管诞生以来,微电子技术发展极为迅速,现已进入大规模集成电路和系统集成时代,成为整个信息时代的标志和基础。
毫不夸张地说,如果没有微电子技术,今天就不会有信息社会。
纵观人类社会发展的文明史,生产方式的所有重大变化都是由新的科学发明引起的。
科学技术作为第一生产力,推动着社会的发展。
1774年,英国格拉斯哥大学的修理工瓦特发明了蒸汽机,这引发了第一次工业革命,产生了现代纺织和机械制造业,把人类带入了一个机器被用来扩展和发展人类体力劳动的时代。
1866年,德国科学家西门子发明了发电机,引发了以电气化工业为代表的第二次技术革命。
目前,我们正在经历一场新的技术革命。
虽然第三次技术革命包括新材料、新能源、生物工程、海洋工程、航天工程和电子信息技术等。
,以微电子学为核心的电子信息技术仍然是影响最大、渗透力最强和最具代表性的新技术革命。
信息是客观事物状态和运动特征的共同表现,是仅次于物质和能量的第三大资源,是人类物质文明和精神文明赖以发展的三大支柱之一。
当前,世界正处于一场跨越时空的新信息技术革命之中。
它将对社会经济、政治和文化产生比人类历史上任何其他技术革命更大的影响。
它将改变我们人类生产、生活、工作和治理国家的方式。
实现社会信息化的关键是各种计算机和通信设备,但其基础是半导体和微电子技术。
1946年,世界上第一台电子计算机ENIAC诞生于宾夕法尼亚大学摩尔学院,运行速度仅为每秒5000次,存储容量仅为1000位,平均稳定运行时间仅为7分钟。
当时,专家认为世界上只有四个ENIAC单元就足够了。
然而,仅仅半个多世纪后,现在世界上有数亿台计算机。
微电子学是这一巨大变化的技术基础。
现在,电子信息产业已经成为世界上最大的产业毫无疑问,21世纪将是信息化的世纪。
微电子产业在国民经济中的战略地位首先体现在现代食物链的关系上。
微电子工艺习题参考解答
CRYSTAL GROWTH AND EXPITAXY1.画出一50cm 长的单晶硅锭距离籽晶10cm 、20cm 、30cm 、40cm 、45cm 时砷的掺杂分布。
(单晶硅锭从融体中拉出时,初始的掺杂浓度为1017cm -3) 2.硅的晶格常数为?.假设为一硬球模型: (a)计算硅原子的半径。
(b)确定硅原子的浓度为多少(单位为cm -3)(c)利用阿伏伽德罗(Avogadro)常数求出硅的密度。
3.假设有一l0kg 的纯硅融体,当硼掺杂的单晶硅锭生长到一半时,希望得到 Ω·cm 的电阻率,则需要加总量是多少的硼去掺杂4.一直径200mm 、厚1mm 的硅晶片,含有的硼均匀分布在替代位置上,求: (a)硼的浓度为多少(b)硼原子间的平均距离。
5.用于柴可拉斯基法的籽晶,通常先拉成一小直径的狭窄颈以作为无位错生长的开始。
如果硅的临界屈服强度为2×106g/cm2,试计算此籽晶可以支撑的200mm 直径单晶硅锭的最大长度。
6.在利用柴可拉斯基法所生长的晶体中掺入硼原子,为何在尾端的硼原子浓度会比籽晶端的浓度高7.为何晶片中心的杂质浓度会比晶片周围的大8.对柴可拉斯基技术,在k 0=时,画出C s /C 0值的曲线。
9.利用悬浮区熔工艺来提纯一含有镓且浓度为5×1016cm -3的单晶硅锭。
一次悬浮区熔通过,熔融带长度为2cm ,则在离多远处镓的浓度会低于5×1015cm -3 10.从式L kx s e k C C /0)1(1/---=,假设k e =,求在x/L=1和2时,C s /C 0的值。
11.如果用如右图所示的硅材料制造p +-n 突变结二极管,试求用传统的方法掺杂和用中子辐照硅的击穿电压改变的百分比。
12.由图,若C m =20%,在T b 时,还剩下多少比例的液体13.用图解释为何砷化镓液体总会变成含镓比较多14.空隙n s 的平衡浓度为Nexp[-E s /(kT)],N 为半导体原子的浓度,而E s 为形成能量。
2009级微电子工艺学试卷(A卷)参考答案
华中科技大学2011—2012学年第二学期 电子科学与技术专业《微电子工艺学》试卷A(开卷)一、判断下列说法的正误,正确的在后面括号中划“√”,错误的在后面括号中划“×”(本大题共10小题,每小题1分,共10分)1、单晶生长实际上是液固两相的转化,实现条件是在两相界面附近存在浓度梯度。
( × )2、如果光刻胶的CMTF 小于实际光刻图形的MTF ,则光刻图形上的最小尺寸线条可能被分辨。
反之,不能被分辨。
(√ )3、热氧化过程中,硅内靠近Si-SiO 2 界面的杂质将在界面两边的硅和二氧化硅中形成再分布。
对于k <1、二氧化硅中的慢扩散杂质,再分布之后靠近界面处二氧化硅中的杂质浓度比硅中高,硅表面附近浓度下降。
( √ )4、研究表明,杂质在半导体晶体中的扩散虽然比较复杂,但可以归纳为几种典型的形式,如填隙式和替位式扩散,其中替位式扩散的速度较快。
( × )5、离子注入掺杂时,降低离子能量是形成浅结的重要方法。
但在低能情况下,沟道效应很明显,可能使结深增加一倍,且离子束稳定性降低。
( √ )6、氮化硅(Si 3N 4)薄膜介电常数约 6~9,不能作为层间绝缘层,否则将造成较大寄生电容,降低电路速度。
但它对杂质扩散有极强掩蔽能力,可以作为器件最终钝化层和机械保护层以及硅选择性氧化的掩模。
( √ )7、自掺杂效应是气相外延过程中的无意识掺杂效应,采取适当措施可以完全避免,例如降低由衬底蒸发的杂质量以及避免使蒸发出的杂质重新进入外延层。
( × )8、溅射仅是离子对物体表面轰击时可能发生的四种物理过程之一,其中每种物理过程发生的几率取决于入射离子的剂量。
( × )9、等离子体刻蚀与溅射刻蚀并无明显界限,化学反应和物理作用都可能发生,具体刻蚀模式取决于系统压力、温度、气流、功率及相关可控参数。
( √ )10、MOS 器件之间是自隔离的(self-isolated),可大大提高集成度。
微电子工艺习题参考解答
微电子工艺习题参考解答
CRYSTAL GROWTH AND EXPITAXY 1.画出一50cm 长的单晶硅锭距离籽晶10cm 、20cm 、30cm 、40cm 、45cm 时砷的掺杂分布。(单晶硅锭从融体中拉出 时,初始的掺杂浓度为1017cm -3) 2.硅的晶格常数为5.43?.假设为一硬球模型: (a)计算硅原子的半径。 (b)确定硅原子的浓度为多少(单位为cm -3)? (c)利用阿伏伽德罗(Avogadro)常数求出硅的密度。 3.假设有一l0kg 的纯硅融体,当硼掺杂的单晶硅锭生长到一半时,希望得到0.01 Ω·cm 的电阻率,则需要加总量是多少的硼 去掺杂? 4.一直径200mm 、厚1mm 的硅晶片,含有5.41mg 的硼均匀分布在替代位置上,求: (a)硼的浓度为多少? (b)硼原子间的平均距离。 5.用于柴可拉斯基法的籽晶,通常先拉成一小直径(5.5mm)的狭窄颈以作为无位错生长的开始。如果硅的临界屈服强度为 2×106g/cm2,试计算此籽晶可以支撑的200mm 直径单晶硅锭的最大长度。 6.在利用柴可拉斯基法所生长的晶体中掺入硼原子,为何在尾端的硼原子浓度会比籽晶端的浓度高? 7.为何晶片中心的杂质浓度会比晶片周围的大? 8.对柴可拉斯基技术,在k 0=0.05时,画出C s /C 0值的曲线。 9.利用悬浮区熔工艺来提纯一含有镓且浓度为5×1016cm -3 的单晶硅锭。一次悬浮区熔通过,熔融带长度为2cm ,则在离多远处镓的浓度会低于5×1015cm -3? 10.从式L kx s e k C C /0)1(1/---=,假设k e =0.3,求在x/L=1和2时,C s /C 0的值。
微电子工艺原理和技术复习题
《微电子工艺原理和技术》复习题一、填空题1.半导体集成电路主要的衬底材料有单元晶体材料⎽Si⎽、⎽Ge⎽和化合物晶体材料⎽GaAs⎽、⎽InP⎽;硅COMS集成电路衬底单晶的晶向常选(100);TTL集成电路衬底材料的晶向常选(111);常用的硅集成电路介电薄膜是⎽SiO2⎽、⎽Si3N4;常用的IC互连线金属材料是⎽Al⎽⎽、⎽Cu⎽。
2.画出P型(100)、(111)和N型(100)、(111)单晶抛光硅片的外形判别示意图。
3.硅微电子器件常用硅片的三个晶向是:(100)⎽、(111)、(110)画出它们的晶向图。
4.⎽⎽热扩散⎽⎽和⎽离子注入⎽是半导体器件的最常用掺杂方法。
⎽P⎽、⎽⎽As⎽⎽⎽是Si常用的施主杂质;⎽⎽⎽B⎽⎽⎽⎽是Si常用的受主杂质;⎽Zn⎽⎽⎽是GaAs常用的P型掺杂剂;⎽⎽⎽Si⎽⎽⎽⎽是GaAs常用的N型掺杂剂。
5.摩尔定律的主要内容是:⎽晶体管特征尺寸每三年减小到约70%,30年内有效,也可表示为,集成电路的特征尺寸每三年缩小30%;集成度每三年翻二翻;集成电路工艺每三年升级一代;逻辑电路的速度每三年提高30%。
6. 集成电路用单晶硅的主要制备方法是⎽提拉法⎽和⎽区熔法⎽⎽⎽。
7.半导体材料的缺陷主要有点缺陷、位错、层错、孪晶。
8. 半导体晶体的晶胞具有⎽⎽立方⎽⎽⎽⎽⎽对称性, Si、Ge 、GaAs 晶体为⎽金刚石⎽⎽结构。
用⎽⎽密勒指数⎽⎽⎽h,k,l 表示晶胞晶面的方向。
9.电子和空穴是半导体的主要载流子,N型半导体中⎽电子⎽浓度高于⎽空穴⎽⎽⎽浓度,而P型半导体中⎽空穴⎽⎽浓度高于⎽电子浓度,⎽本证⎽半导体中的两种载流子浓度相等。
10. 半导体单晶材料中的电子能级由于价电子的共有化分裂成能带,价带是⎽0 K 条件下被 电子填充的能量最高的能带,导带是0 K 条件下未被电子填充的能量最低的能带 ,导 带底与价带顶之间称禁带。
施主能级靠近⎽导带底⎽⎽,受主能级靠近⎽价带顶⎽。
电子工艺考试及答案
电子工艺考试及答案一、单项选择题(每题1分,共20分)1. 电子工艺中,以下哪个元件不属于基本电子元件?A. 电阻B. 电容C. 电感D. 变压器答案:D2. 在电子电路中,以下哪个元件用于改变电流方向?A. 二极管B. 三极管C. 电容D. 电感答案:A3. 电子工艺中,焊接时常用的助焊剂是?A. 松香B. 酒精C. 汽油D. 盐水答案:A4. 电子工艺中,以下哪个元件用于放大信号?A. 电阻B. 电容C. 三极管D. 电感答案:C5. 电子工艺中,电路板的清洗通常使用哪种溶液?A. 酒精B. 汽油C. 盐水D. 醋答案:A6. 电子工艺中,以下哪个元件用于储存电能?A. 电阻B. 电容C. 二极管D. 电感答案:B7. 电子工艺中,以下哪个元件用于滤波?A. 电阻B. 电容C. 三极管D. 电感答案:B8. 电子工艺中,以下哪个元件用于隔离直流?A. 电阻B. 电容C. 二极管D. 电感答案:C9. 电子工艺中,以下哪个元件用于抑制噪声?A. 电阻B. 电容C. 电感D. 二极管答案:C10. 电子工艺中,以下哪个元件用于整流?A. 电阻C. 三极管D. 二极管答案:D11. 电子工艺中,以下哪个元件用于稳压?A. 电阻B. 电容C. 二极管D. 稳压二极管答案:D12. 电子工艺中,以下哪个元件用于信号耦合?A. 电阻B. 电容C. 电感D. 变压器13. 电子工艺中,以下哪个元件用于信号调制?A. 电阻B. 电容C. 电感D. 晶体管答案:D14. 电子工艺中,以下哪个元件用于信号解调?A. 电阻B. 电容C. 电感D. 晶体管答案:D15. 电子工艺中,以下哪个元件用于信号放大?B. 电容C. 电感D. 晶体管答案:D16. 电子工艺中,以下哪个元件用于信号滤波?A. 电阻B. 电容C. 电感D. 晶体管答案:B17. 电子工艺中,以下哪个元件用于信号整形?A. 电阻B. 电容C. 电感答案:D18. 电子工艺中,以下哪个元件用于信号隔离?A. 电阻B. 电容C. 电感D. 变压器答案:D19. 电子工艺中,以下哪个元件用于信号同步?A. 电阻B. 电容C. 电感D. 晶体管答案:B20. 电子工艺中,以下哪个元件用于信号分频?A. 电阻B. 电容C. 电感D. 晶体管答案:B二、多项选择题(每题2分,共20分)21. 电子工艺中,以下哪些元件属于被动元件?A. 电阻B. 电容C. 电感D. 二极管答案:ABC22. 电子工艺中,以下哪些元件属于有源元件?A. 电阻B. 电容C. 三极管D. 集成电路答案:CD23. 电子工艺中,以下哪些元件用于电源电路?A. 电阻B. 电容C. 二极管D. 变压器答案:BCD24. 电子工艺中,以下哪些元件用于信号处理?A. 电阻B. 电容C. 三极管D. 电感答案:ABCD25. 电子工艺中,以下哪些元件用于信号传输?A. 电阻B. 电容C. 电感D. 变压器答案:BCD26. 电子工艺中,以下哪些元件用于信号转换?A. 电阻B. 电容C. 二极管D. 晶体管答案:CD27. 电子工艺中,以下哪些元件用于信号放大?A. 电阻B. 电容C. 三极管D. 集成电路答案:CD28. 电子工艺中,以下哪些元件用于信号滤波?A. 电阻B. 电容C. 电感D. 二极管答案:BC29. 电子工艺中,以下哪些元件用于信号隔离?A. 电阻B. 电容C. 电感D. 变压器答案:D30. 电子工艺中,以下哪些元件用于信号调制?A. 电阻B. 电容C. 三极管D. 集成电路答案:CD三、判断题(每题1分,共20分)31. 电子工艺中,焊接时应该使用高温烙铁。
微电子工艺作业参考答案(第1-第10次)
微电⼦⼯艺作业参考答案(第1-第10次)微电⼦⼯艺作业参考答案第⼀次作业(全体交)1、简单叙述微电⼦学对⼈类社会的作⽤答:⾃上世纪40年代晶体管诞⽣以来,微电⼦学科技术发展异常迅猛,⽬前已进⼊到巨⼤规模集成电路和系统集成时代,已经成为整个信息时代的标志和基础。
可以毫不夸张地说,没有微电⼦就没有今天的信息社会。
纵观⼈类社会发展的⽂明史,⼀切⽣产⽅式的重⼤变⾰都是由新的科学发明⽽引起的。
科学技术作为第⼀⽣产⼒,推动者社会向前发展。
1774年,英国格拉斯哥⼤学的修理⼯⽡特发明了蒸汽机,触发了第⼀次⼯业⾰命,产⽣了近代纺织业和机械制造业,使⼈类进⼊了利⽤机器延伸和发展⼈类体⼒劳动的时代。
1866年,德国科学家西门⼦发明了发发电机,引发了以电⽓化⼯业为代表的第⼆次技术⾰命。
当前,我们正在经历着⼀场新的技术⾰命,虽然第三次技术⾰命包含了新材料、新能源、⽣物⼯程、海洋⼯程、航天⼯程和电⼦信息技术等等,但影响最⼤、渗透性最强、最具有新技术⾰命代表性的仍是以微电⼦技术为核⼼的电⼦信息技术。
信息是客观事物状态和运动特征的⼀种普遍表现形式,是继材料和能源之后的第三⼤资源,是⼈类物质⽂明与精神⽂明赖以发展的三⼤⽀柱之⼀。
⽬前,全球正处在⼀场跨越时空的新的信息技术⾰命中,它将⽐⼈类历史上的任何⼀次技术⾰命对社会经济、政治、⽂化等带来的冲击都更为巨⼤,它将改变我们⼈类的⽣产⽅式、⽣活⽅式、⼯作⽅式,以及治理国家的⽅式。
实现社会信息化的关键是各种计算机和通讯设备,但其基础都是半导体和微电⼦技术。
1946年,美国宾⼣法尼亚⼤学莫尔学院诞⽣了世界第⼀台电⼦计算机ENIAC,运⾏速度只有每秒5000次,存储容量只有千位,平均稳定运⾏时间只有7分钟。
当时的专家认为,全世界只要有4台ENIAC就⾜够了。
然⽽,仅仅过了半多世纪,现在全世界的计算机数量已多达数亿台。
造成这个巨⼤变⾰的技术基础就是微电⼦。
现在,电⼦信息产业已经成为全球第⼀⼤产业。
最新微电子工艺学试卷(A卷)及参考答案
华中科技大学2010—2011学年第二学期 电子科学与技术专业《微电子工艺学》试卷(A 卷)一、判断下列说法的正误,正确的在后面括号中划“√”,错误的在后面括号中划“×”(本大题共12小题,每小题2分,共24分)1、用来制造MOS 器件最常用的是(100)面的硅片,这是因为(100)面的表面状态更有利于控制MOS 器件开态和关态所要求的阈值电压。
(√)2、在热氧化过程的初始阶段,二氧化硅的生长速率由氧化剂通过二氧化硅层的扩散速率决定,处于线性氧化阶段。
( × )3、在一个化学气相淀积工艺中,如果淀积速率是反应速率控制的,则为了显著增大淀积速率,应该增大反应气体流量。
( × )4、LPCVD 紧随PECVD 的发展而发展。
由660℃降为450℃,采用增强的等离子体,增加淀积能量,即低压和低温。
(×)5、蒸发最大的缺点是不能产生均匀的台阶覆盖,但是可以比较容易的调整淀积合金的组分。
(×)6、化学机械抛光(CMP)带来的一个显著的质量问题是表面微擦痕。
小而难以发现的微擦痕导致淀积的金属中存在隐藏区,可能引起同一层金属之间的断路。
(√)7、曝光波长的缩短可以使光刻分辨率线性提高,但同时会使焦深线性减小。
如果增大投影物镜的数值孔径,那么在提高光刻分辨率的同时,投影物镜的焦深也会急剧减小,因此在分辨率和焦深之间必须折衷。
( √ )8、外延生长过程中杂质的对流扩散效应,特别是高浓度一侧向异侧端的扩散,不仅使界面附近浓度分布偏离了理想情况下的突变分布而形成缓变,且只有在离界面稍远处才保持理想状态下的均匀分布,使外延层有效厚度变窄。
( × )9、在各向同性刻蚀时,薄膜的厚度应该大致大于或等于所要求分辨率的三分之一。
如果图形所要求的分辨率远小于薄膜厚度,则必须采用各向异性刻蚀。
( × )10、热扩散中的横向扩散通常是纵向结深的75%~85%。
先进的MOS 电路不希望发生横向扩散,因为它会导致沟道长度的减小,影响器件的集成度和性能。
(整理)微电子工艺答案,整理好的了
(整理)微电子工艺答案,整理好的了1.1.保护器件避免划伤和沾污2.限制带电载流子场区隔离(表面钝化)3.栅氧或存储单元结构中的介质材料4.掺杂中的注入掩蔽5.金属导电层间的电介质6.减少表面悬挂键2.化学反应:Si+2H2O->SiO2+2H2水汽氧化与干氧氧化相比速度更快,因为水蒸气比氧气在二氧化硅中扩散更快、溶解度更高3.、1.干氧:Si+O2 SiO2氧化速度慢,氧化层干燥、致密,均匀性、重复性好,与光刻胶的粘附性好2、水汽氧化:Si+H2O SiO2(固)+H2(气)氧化速度快,氧化层疏松,均匀性差,与光刻胶的粘附性差3、湿氧:氧气携带水汽,故既有Si与氧气反应,又有与水汽反应氧化速度、氧化质量介于以上两种方法之间4.掺杂物、晶体晶向、压力、温度、水蒸气5.界面陷阱电荷、可移动氧化物电荷6.工艺腔、硅片传输系统、气体分配系统、尾气系统、温控系统4.工艺腔是对硅片加热的场所,由垂直的石英罩钟、多区加热电阻丝和加热管套组成硅片传输系统在工艺腔中装卸硅片,自动机械在片架台、炉台、装片台、冷却台之间移动气体分配系统通过将正确的气体通到炉管中来维持炉中气氛控制系统控制炉子所有操作,如工艺时间和温度控制、工艺步骤的顺序、气体种类、气流速率、升降温速率、装卸硅片...1.(1)薄膜:指某一维尺寸远小于另外两维上的尺寸的固体物质。
. (2).好的台阶覆盖能力 ..高的深宽比填隙能力(>3:1)厚度均匀(避免针孔、缺陷) ..高纯度和高密度 ..受控的化学剂量..结构完整和低应力(导致衬底变形,..好的粘附性避免分层、开裂致漏电)2.(1)晶核形成分离的小膜层形成于衬底表面,是薄膜进一步生长的基础。
(2)凝聚成束形成(Si)岛,且岛不断长大(3)连续成膜岛束汇合并形成固态的连续的薄膜淀积的薄膜可以是单晶(如外延层)、多晶(多晶硅栅)和无定形(隔离介质,金属膜)的3.答:..多层金属化:用来连接硅片上高密度器件的金属层和绝缘层 ..关键层:线条宽度被刻蚀为器件特征尺寸的金属层。
微电子工艺原理习题
微电子工艺原理习题一、填空题1.传统集成电路制造工艺的发展以的出现作为大致的分界线,现代集成电路制造工艺进入超大规模集成电路后又以工艺的作为划分标志。
2.能提供多余空穴的杂质称为,P型半导体中的多子是。
3.多晶硅转变成单晶硅的实质是。
4.单晶硅拉制过程中引晶阶段的温度选择非常重要,温度过高时会造成,温度过低时会形成。
5.SiO2网络中氧的存在有两种形式,其中原子浓度越高,网络的强度越强;原子浓度越高,网络的强度越弱。
6.目前常用的两种掺杂技术是和。
7.完整的光刻工艺应包括和两部分,随着集成电路生产在微细加工中的进一步细分,后者又可独立成为一个工序。
8.伴随刻蚀工艺实现的图形转换发生在和之间。
9.按照功能和用途进行分类,集成电路可以分为和两类。
10.能提供多余电子的杂质称为,N型半导体中的少子是。
11.固溶体分为替位式固溶体和间隙式固溶体,两类大部分施主和受主杂质都与硅形成固溶体。
12.单晶硅的性能测试涉及到的测试、的测试和缺陷检验等多个方面。
13.SiO2中掺入杂质的种类对SiO2网络强度的影响表现在:掺入Ⅲ族元素如硼时,网络强度;掺入Ⅴ族元素如磷时,网络强度。
14.常用的芯片封装方法有、和陶瓷封装。
15.光刻胶又叫,常用的光刻胶分为和两类。
1.下列有关集成电路发展趋势的描述中,不正确的是。
(A)特征尺寸越来越小(B)晶圆尺寸越来越小(C)电源电压越来越低(D)时钟频率越来越高2.下面几种薄膜中,不属于半导体膜的是。
(A)SiO2膜(B)单晶硅膜(C)多晶硅膜(D)GaAs膜3.下列有关芯片封装的描述中不正确是。
(A)金属封装热阻小有良好的散热性能(B)塑料封装机械性能差,导热能力弱(C)金属封装成本低,塑料封装成本高(D)陶瓷封装的气密性好,但脆性较高4.下列选项中属于光刻工艺三要素之一的是。
(A)曝光(B)光刻胶(C)显影(D)刻蚀5.下列有关扩散的几种描述中不正确的是。
(A)扩散是一种掺杂技术。
2010级微电子工艺学试卷(A卷)参考答案
作条件以获得最佳刻蚀效果。
(×)9、微电子工艺中用于互连、欧姆接触、金属—半导体整流接触的金属膜的形成过程称为金属化。
要获得低接触电阻的金—半接触,必须增加金属—半导体接触的势垒高度并降低半导体的掺杂浓度。
(×)10、所有CMOS电路都有寄生双极型晶体管所引起的闩锁问题。
消除闩锁效应的方法:在轻掺杂衬底上生长的重掺杂外延层中制造器件。
因为高电阻衬底可以旁路外延层,降低基区电阻;同时轻掺杂衬底还可以促进外延层基区少数载流子的复合,从而使寄生晶体管失效;另一个可有效避免闩锁问题的工艺技术是浅沟槽隔离。
(×)二、在给出的选项中选择一个正确的序号填在题后括号中。
(每小题2分,共20分)1、在以硅器件为主的无线电射频(rf)和高频应用上,集成电路电感已经越来越受到注意。
利用IC工艺可以制作出各式各样的电感,其中最普遍的为。
为了评价这个电感,品质因子(qualityfactor)Q是一个重点考虑的因素。
Q值越高,来自电阻的损失就越小,因此,电路的特性越佳。
( B)A. 薄膜条形电感B. 薄膜螺旋形电感C. 厚膜螺旋形电感D. 厚膜条形电感2、大部分用于IC的双极型晶体管为型,因为在基区部分的少数载流子(电子)有较高的迁移率,使它比型具有较快的速度表现。
( D)A. p-n-p;n-p-nB. p-n-n;n-p-pC.p-p-n;n-n-pD. n-p-n;p-n-p3、在n-p-n双极型晶体管的基本制作程序的隔离方法中,器件之间用其周围的来隔离,而器件与衬底之间用一个来隔离。
( A)A.氧化层,n+-p结(埋层)B. 氧化层,p+-n结(埋层)C. n+-p结(埋层),氧化层D. p+-n结(埋层),氧化层4、在n-p-n双极型晶体管的基本制作程序中,需要一道光刻工艺规定用于分离基区与发射区接触区域的氧化层区域。
这会造成在隔离区域内有一大块不起作用的器件面积,不但会增加寄生电容,也会增加导致晶体管特性衰退的电阻。
元件小型化与集成化技术考核试卷
3.描述光刻技术在IC制造过程中的作用,并说明光刻技术发展中的两个关键挑战。
()
4.讨论三维集成电路(3D IC)相比于传统二维集成电路的优势,并阐述实现3D IC所面临的技术难点和可能的解决途径。
()
标准答案
一、单项选择题
1. C
2. B
3. C
4. B
5. B
6. A
7. B
8. 种封装形式具有更好的散热性能?()
A. QFP(四侧引脚扁平封装)
B. BGA(球栅阵列封装)
C. SOP(小外形封装)
D. DIP(双列直插式封装)
8.下列哪种技术主要用于减小IC的功耗?()
A.电压调整
B.电流限制
C.低压差线性稳压器
D.制程缩小
9.下列哪种元件在IC设计中不属于有源元件?()
4. 3D IC优势:提高集成度、缩短互连长度、改善热性能,技术难点:散热、信号完整性、制造工艺,解决途径:新型材料、先进封装技术。
A.晶体管
B.电阻
C.电容
D.二极管
10.下列哪个单位表示IC的制程工艺?()
A. kHz(千赫兹)
B. MHz(兆赫兹)
C. nm(纳米)
D. μm(微米)
11.下列哪种材料主要用于制作IC的导电层?()
A.硅
B.铝
C.硅二氧化物
D.砷化镓
12.下列哪种技术可以实现IC的小型化和集成化?()
A.光刻技术
B.提高集成度
C.增加功耗
D.降低成本
2.集成电路(IC)是下列哪种技术的具体应用?()
A.小型化技术
B.集成化技术
C.分立元件技术
D.机械工程技术
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
………密………封………线………以………内………答………题………无………效……电子科技大学2010 - 2011学年第二学期期末考试 B 卷课程名称:微电子工艺考试形式:开卷考试日期:20 年月日考试时长:120 分钟课程成绩构成:平时10 %,期中%,实验%,期末90 %本试卷试题由三部分构成,共 4 页。
一、简答题(共72分,共12题,每题6 分)1、名词解释:集成电路、芯片的关键尺寸以及摩尔定律集成电路:多个电子元件,如电阻、电容、二极管和三极管等集成在基片上形成的具有确定芯片功能的电路。
关键尺寸:硅片上的最小特征尺寸摩尔定律:每隔12个月到18个月,芯片上集成的晶体管数目增加一倍,性能增加一倍2、MOS器件中使用什么晶面方向的硅片,双极型器件呢?请分别给出原因。
MOS:<100> Si/SiO2界面态密度低;双极:<111> 生长快,成本低3、倒掺杂工艺中,为形成p阱和n阱一般分别注入什么离子?为什么一般形成P阱所需的离子注入能量远小于形成n阱所需的离子注入能量?PMOS管一般做在p阱还是n阱中?P阱:注B;N阱:注P。
B离子远比P离子要轻,所以同样注入深度,注P所需能量低PMOS管做在n阱中4、解释质量输运限制CVD工艺和反应速度限制CVD工艺的区别,哪种工艺依赖于温度,为什么LPCVD淀积的薄膜比APCVD淀积的薄膜更均匀?质量输运限制CVD:反应速率不能超过传输到硅片表面的反应气体的传输速率。
反应速度限制CVD:淀积速度受到硅片表面反应速度的限制,依赖于温度。
LPCVD工作于低压下,反应气体分子具有更大的平均自由程,反应器内的气流条件不重要,只要控制好温度就可以大面积均匀成膜。
………密………封………线………以………内………答………题………无………效……5、解释为什么目前CMOS工艺中常采用多晶硅栅工艺,而不采用铝栅工艺?多晶硅栅工艺优点:1、通过掺杂得到特定电阻2、和二氧化硅更优良的界面特性3、后续高温工艺兼容性4、更高的可靠性5、在陡峭的结构上的淀积均匀性6、能实现自对准工艺6、现在制约芯片运算速度的主要因素在于RC延迟,如何减少RC延迟?办法:1、采用电导率更高的互连金属,如Cu取代Al2、采用低K质介质取代SiO2作为层间介质7、列出引入铜金属化的五大优点,并说明铜金属化面临的三大问题,如何解决这些问题?优点:1、电阻率减少,RC延迟减少2、减少功耗3、更高的集成密度4、良好的抗电迁移特性5、更少的工艺步骤问题:1、铜的高扩散系数,有可能进入有源区产生漏电2、不能采用干法刻蚀3、低温下很快氧化办法:采用大马士革工艺、增加铜阻挡层金属8、解释什么是硅栅自对准工艺,怎么实现以及有何优势。
提供稳定的金属半导体接触结构、减小源和漏区接触电阻以及栅极和源极以及漏极的寄生交叠电容的工艺。
实现过程:侧墙形成—过渡金属(如Ti)PVD淀积—低温RTP—氨水和双氧水混合液湿法化学腐蚀—高温RTP。
主要优点在于避免光刻的对准误差。
9、化学放大如何在光刻胶中实现?为什么要对化学放大深紫外光刻胶进行后烘?对化学放大深紫外光刻胶,PHS树脂与显影液之间是否发生了化学反应?实现:采用一种光酸产生剂(PAG),进行酸致催化反应而增加DNQ酚醛树脂的敏感性。
这种酸仅在曝光区中产生。
后烘:化学放大光刻胶含有化学保护成分使其不溶解于显影液。
曝光后曝光区域由PAG产生酸,在后烘步骤加热时,通过催化反应将保护基团移走,曝过光的区域树脂可溶于显影液。
PHS树脂与显影液之间没有发生化学反应。
10、什么是离子注入时的沟道效应?列举出三种控制沟道效应的方法。
沟道效应:单晶硅原子为长程有序排列,当注入离子未与硅原子碰撞减速,而是穿透了晶格间隙时,就发生了沟道效应,使预期的设计范围(如掺杂深度和浓度)大大扩展。
………密………封………线………以………内………答………题………无………效……方法:1、倾斜硅片2、掩蔽氧化层3、预非晶化11、列举出3种抑制CMOS电路中闩锁效应(Latchup)的方法?方法:1、深埋层2、倒掺杂阱3、采用SOI基片4、采用外延层12、简述有哪几种平坦化工艺,为什么CMP对现今深亚微米光刻很关键?要实现铜金属化必须要采用CMP,为什么?反刻、玻璃回流、旋涂膜层以及化学机械平坦化(CMP)表面起伏使光刻时对线宽失去控制,无法在光刻平面内对准;而通过CMP平坦化硅片表面可以减少焦深从而获得较高的图形分辨率。
铜不能利用于干法刻蚀,而要形成铜金属互连,只能采用CMP实现大马士革工艺。
得分二、作图题(共12分)1、简单示意画出制作在P+硅衬底的P-外延层上的PMOS管的剖面结构示意图,并标注出电极以及阱、源区和漏区的掺杂类型。
(3分)2、从LOCOS工艺和STI工艺这两种隔离工艺中任选一种画出形成隔离氧化硅的工艺流程图,包括基本的介质层生长(氧化和淀积)、光刻(请注明正胶、负胶)、以及刻蚀工艺。
(9分)LOCOS隔离工艺………密………封………线………以………内………答………题………无………效……STI隔离工艺………密………封………线………以………内………答………题………无………效……三、计算题(共16分)1、硅片热氧化生长遵从如下公式:t2ox+At ox=B(t + τ),其中t ox为硅片经过t时间后SiO2的生长厚度(μm);B为抛物线速率系数(μm2/h);B/A为线性速率系数(μm/h);τ为生成初始氧化层(同一工艺参数)所用的时间(h)。
我们希望通过对一初始表面氧化层厚度为0的硅片进行一2段氧化过程:干氧(0.5 h)—湿氧(2 h)来生成厚的SiO2薄膜作为隔离场氧层。
干氧温度为1100℃,湿氧水汽氧化温度为920℃。
已知:920℃下水汽氧化相关工艺参数分别为:A=0.50μm,B=0.20μm2/h;1100℃下干氧氧化相关工艺参数分别为:A=0.09μm,B=0.03μm2/h。
试计算:a、0.5 h内干氧生成的SiO2厚度(μm);(2分)b、2 h内湿氧水汽氧化所生成的SiO2厚度(μm);(4分)c、整个氧化过程所消耗的硅层的厚度(μm)。
(2分)提示:在计算a、b时请注意,需要通过之前的初始SiO2层厚度来确定对应氧化步骤的初始SiO2层生长时间τ(非真实生长时间,令t=0即得)。
解:(a) ∵t2ox + At ox=B(t + τ),又∵初始氧化层厚度为0;∴τ1=( t2ox + At ox ) / B = 0 h∵t2ox+At ox=B(t +τ1),又∵t1=0.5 h;∴t2ox+0.09t ox=0.03×(0.5 +0);即t ox=0.0855 μm答:0.5 h内干氧生成的SiO2厚度为0.0855μm。
(b) ∵t2ox + At ox=B(t +τ2),又∵湿氧时初始氧化层厚度为0.0855μm;∴τ2=( t2ox + At ox ) / B = 0.25 h∵t2ox+At ox=B(t2+τ2),又∵t2=2 h;∴t2ox+0.5t ox=0.2×(2 +0.25);即t ox=0.4659μm答:2 h内湿氧水汽氧化所生成的SiO2厚度为0.4659μm。
(c) 总的硅片氧化生成的二氧化硅厚度t ox=0.0855 +0.4659 =0.5514μm∴消耗的硅层厚度为t Si=0.5514×0.45=0.2481μm答:整个氧化过程所消耗的硅层的厚度为0.2481μm。
2、绝缘层上硅(SOI)材料现在在抗辐照超大规模集成电路中得到广泛的应用。
我们希望采用大束流氧离子注入机制备12英寸SOI材料,注入时扫描面积为30 cm×30 cm,Si相对原子质量A rSi为28,单晶Si体密度ρSi为2.30 g/cm3,阿伏伽德罗常数N A=6.02×1023/mol,e=1.6×10-19C。
假定注入前后体积不变,注入离子的浓度在注入深度范围内均匀分布。
试计算:a、注入前单晶Si中Si原子的体密度,即每立方厘米体积有多少Si原子?(2分)(提示:Si原子体密度N Si=(ρSi/A rSi) ×N A)(2分)b、要形成SOI材料,注入O原子的体密度为多少?(提示:要通过O离子注入形成SiO2埋层,O原子体密度应该为Si原子体密度几倍?)(2分)c、形成单片SOI基片时O+离子注入时间控制在1小时,SiO2层厚度为100nm,那么所需要的注入束流是多少毫安(mA)?(提示:剂量=注入原子的面密度,而面密度=体密度×厚度)(4分)解:(a) ∵N Si=(ρSi/A rSi) ×N A;∴N Si=(2.3/28) ×6.02×1023=4.9449×1022/ cm3答:注入前单晶Si中Si原子的体密度为4.9449×1022/ cm3。
………密………封………线………以………内………答………题………无………效……(b) ∵要通过O离子注入形成SiO2埋层,O原子体密度应该为Si原子体密度的2倍∴N O=4.9449×1022×2=9.8898×1022/cm3答:要形成SOI材料,注入O原子的体密度N O为9.8898×1022/cm3。
(c) ∵剂量=注入原子的面密度,而面密度=体密度×厚度∴注入剂量Q= N O×100×10-7=9.8898×1017/cm2∵剂量It QenA =∴17199.889810 1.610130300.03955939.5596060QenAI A mAt-⨯⨯⨯⨯⨯⨯====⨯答:所需要的注入束流是39.559 mA。