数字电子技术FPGA实验指导书资料
FPGA设计实验指导书(2014)
《FPGA设计》实验指导书安全操作注意事项1、接插下载电缆前，请务必关闭实验箱开关，避免损坏下载电缆或实验箱器件。
2、操作过程中应防止静电。
3、保持实验箱和电路板的表面清洁。
4、小心轻放，避免不必要的硬件损伤或者人身受伤。
实验箱简介实验一 Quartus ii软件的操作使用一、实验目的1、熟悉Quartus II软件的使用；2、掌握用原理图输入法和硬件描述语言（Verilog HDL）两种方法来设计逻辑电路；3、通过电路的仿真及验证，进一步了解4选1数据选择器的功能；二、实验内容1、用原理图输入法来设计4选1数据选择器参照按图1-1所示来编辑完成4选1数据选择器的原理图输入，其中a、b、c、d 为数据输入端，sel[1]、sel[0]为控制输入端，q为4选1数据输出端。
存盘仿真后，观察仿真波形，以验证数据选择器的功能。
图1-1 4选1数据选择器原理图2、用Verilog HDL硬件描述语言来设计数据选择器用QuartusII中的文本编辑器，编辑输入4选1数据选择器源程序：(1)Verilog HDL的行为描述建模方式方式一：用case语句程序中的a、b、c、d 依然为数据输入端，s1、s0为控制输入端，y为4选1数据输出端。
存盘后进行仿真，并观察仿真波形，以验证数据选择器的功能。
方式二：用if语句(2)Verilog HDL的数据流描述建模方式例一：例二：本题要求同（1）(3)Verilog HDL的结构描述建模方式举例上图是2选一多路选择器的Verilog结构级描述建模方式。
实验要求同上。
三、实验仪器、设备及材料电脑、EDA软件、实验箱、下载电缆。
四、实验原理4选1数据选择器的原理框图及真值表如图1-2及表1-1所示，sel[1:0]可能出现四种组合情况：00 01 10 11，它分别对应选通四个不同的数据输入a、b、c、d，从q端输出。
结合以前所学数字电路的知识，可由真值表得出利用“与非门”实现的逻辑电路，进而可用QuartusII原理图输入方法，设计出该4选1数据选择器；如应用EDA技术所学的Verilog HDL硬件描述语言来描述该电路功能，即可设计出该4选1数据选择器的源程序。
FPGA实验指导书
目录第1章FPGA系统 (1)1.1 系统简介 (1)1.2 系统功能特点 (1)1.3 开发平台标准配置 (2)1.4 功能模块介绍 (2)1.4.1 电源 (2)1.4.2 系统时钟 (3)1.4.3 LED灯 (3)1.4.4 8位拨码开关 (3)1.4.5 数码管显示 (4)1.4.6 键盘阵列 (5)1.4.7 独立矩形波信号源 (5)1.4.8 蜂鸣器 (6)第2章基础门电路及触发器 (8)2.1 实验一基本门电路 (8)2.1.1 实验目的 (8)2.1.2 实验内容 (8)2.1.3 实验原理及说明 (8)2.1.4 实验步骤 (8)2.1.5 参考程序及引脚分配 (9)2.2 实验二基本触发器 (10)2.2.1 实验目的 (10)2.2.2 实验内容 (10)2.2.3 实验原理及说明 (10)2.2.4 实验步骤 (10)2.2.5 参考程序及引脚分配 (11)2.3 实验三3-8译码器 (13)2.3.1 实验目的 (13)2.3.2 实验内容 (13)2.3.3 实验原理 (13)2.3.4 实验步骤 (13)2.3.5 参考程序及引脚分配 (14)2.4 实验四8—3编码器 (15)2.4.1 实验目的 (15)2.4.2 实验内容 (15)2.4.3 实验原理 (15)2.4.4 实验步骤 (15)2.4.5 参考程序及引脚分配 (16)2.5 实验五BCD八段显示译码器 (17)2.5.1 实验目的 (17)2.5.2 实验内容 (17)2.5.4 实验步骤 (17)2.5.5 参考程序及引脚分配 (17)2.6 实验六四选一数据选择器 (19)2.6.1 实验目的 (19)2.6.2 实验内容 (19)2.6.3 实验原理及说明 (19)2.6.4 实验步骤 (19)2.6.5 实验参考程序及引脚分配： (20)2.7 实验七数值比较器 (21)2.7.1 实验目的 (21)2.7.2 实验内容 (21)2.7.3 实验原理及说明 (21)2.7.4 实验步骤 (21)2.7.5 参考程序及引脚分配 (22)2.8 实验八4位二进制加法器 (23)2.8.1 实验目的 (23)2.8.2 实验内容 (23)2.8.3 实验原理及说明 (23)2.8.4 实验步骤 (24)2.8.5 参考程序及引脚分配 (24)2.9 实验九4位二进制乘法器 (26)2.9.1 实验目的 (26)2.9.2 实验内容 (26)2.9.3 实验原理及说明 (26)2.9.4 实验步骤 (27)2.9.5 参考程序及引脚分配 (27)第3章逻辑电路 (31)3.1 实验十移位寄存器 (31)3.1.1 实验目的 (31)3.1.2 实验内容 (31)3.1.3 实验原理 (31)3.1.4 实验步骤 (31)3.1.5 参考程序及引脚分配 (31)3.2 实验十一串行并行转换 (33)3.2.1 实验目的 (33)3.2.2 实验内容 (33)3.2.3 实验原理及说明 (33)3.2.4 实验步骤 (34)3.2.5 参考程序及引脚分配 (34)3.3 实验十二单时钟同步可逆计数器 (35)3.3.1 实验目的 (35)3.3.2 实验内容 (35)3.3.3 实验原理及说明 (36)3.3.5 参考程序及引脚分配 (36)3.4 实验十三顺序脉冲发生及其检测 (38)3.4.1 实验目的 (38)3.4.2 实验内容 (38)3.4.3 实验原理及说明 (38)3.4.4 实验步骤 (39)3.4.5 参考程序及引脚分配 (39)3.5 实验十四按键数码管循环左移显示 (41)3.5.1 实验目的 (41)3.5.2 实验内容 (41)3.5.3 实验原理 (41)3.5.4 实验步骤 (42)3.5.5 参考程序和引脚分配 (42)3.6 实验十五电子时钟 (45)3.6.1 实验目的 (45)3.6.2 实验内容 (45)3.6.3 实验原理 (46)3.6.4 实验步骤 (46)3.6.5 参考程序及引脚分配 (46)3.7 实验十六按键控制 (52)3.7.1 实验目的 (52)3.7.2 实验内容 (52)3.7.3 实验原理 (52)3.7.4 实验步骤 (53)3.7.5 参考程序及引脚分配 (53)第4章FPGA综合应用 (60)4.1 实验十七数字密码锁 (60)4.1.1 实验目的 (60)4.1.2 实验内容 (60)4.1.3 实验原理 (60)4.1.4 实验步骤 (61)4.1.5 参考程序及引脚分配 (61)4.2 实验十八智力抢答器 (66)4.2.1 实验目的 (66)4.2.2 实验内容 (66)4.2.3 实验原理及说明 (66)4.2.4 实验步骤 (67)4.2.5 参考程序及引脚分配 (68)4.3 实验十九自动售货机 (74)4.3.1 实验目的 (74)4.3.2 实验内容 (74)4.3.3 实验原理 (74)4.3.4 实验步骤 (75)4.3.5 参考程序和引脚分配 (75)4.4 实验二十数字频率计 (80)4.4.1 实验目的 (80)4.4.2 实验内容 (80)4.4.3 实验原理 (80)4.4.4 实验步骤 (81)4.4.5 参考程序及引脚分配 (81)第1章 FPGA系统1.1系统简介FPGA系统教学开发平台采用国际著名可编程逻辑器件公司Altera 的Cyclone系列5万门芯片为核心，整个平台采用模块化设计，各种模块可以自由组合，同时提供丰富的扩展接口，非常适合于FPGA初学者。
FPGA实验指导书(1)
实验一组合逻辑3-8译码器的设计 .................... 错误！未定义书签。
实验二基于FPGA的数字钟的设计 ................... 错误！未定义书签。
实验三基于NIOS的交通灯实验 .......................... 错误！未定义书签。
实验四静态图像显示 ............................................. 错误！未定义书签。
实验一组合逻辑3-8译码器的设计一、实验目的：1、通过3－8译码器的设计，让学生掌握组合逻辑电路的设计方法。
2、掌握组合逻辑电路的静态测试方法。
3、初步了解可编程器件设计的全过程。
二、实验步骤：1、打开QuartusII软件。
2、选择路径。
选择File/New Project Wizard，指定工作目录,指定工程和顶层设计实体称；注意：工作目录名不能有中文。
3、添加设计文件。
将设计文件加入工程中。
单击“Next”，如果有已经建立好的VHDL 或者原理图等文件可以在File name中选择路径然后添加，或者选择Add All添加所有可以添加的设计文件（.VHDL ,.Verilog原理图等）。
如果没有直接点击“Next”，等建立好工程后再添加也可，这里我们暂不添加。
4、选择FPGA器件。
Family选择Cyclone II，Available device选EP2C35F484C8,Packge选择Any，Pin Count 选择484，Speed grade选择Any；点击“Next”。
5、选择外部综合器、仿真器和时序分析器。
Quartus II支持外部工具，可通过选中来指定工具的路径。
这里我们不做选择，默认使用Quartus II自带的工具。
6、结束设置。
单击“Next”，弹出“工程设置统计”窗口，上面列出了工程的相关设置情况。
最后单击“Finish”，结束工程设置。
7、建立原理图文件。
电子系统设计实验指导书(FPGA基础篇Vivado版)
实验指导书（FPGA 基础篇 Vivado 版）
东南大学 电子科学 ........................................................................................................................................................... 1
安全使用规范
东南大学 电子科学与工程学院
无论何时，外部电源供电与 USB 两种供电方式只能用其中一种，避免因为电压有所差别而烧坏电路板。 采用电压高于5.5V的任何电源连接器可能造成永久性的损害。 插拔接插件前请关闭电路板总开关，否则易损坏器件。 电路板应在绝缘平台上使用，否则可能引起电路板损坏。 不同编码机制不要混接。 安装设备需防止静电。 液晶显示器件或模块结雾时，不要通电工作，防止电极化学反应，产生断线。 遇到正负极连接时需谨慎，避免接反引起开发板的损坏。 保持电路板的表面清洁。 小心轻放，避免不必要的硬件损伤。
实验目的 ....................................................................................................................................................... 17 实验内容 ....................................................................................................................................................... 17 实验要求 ....................................................................................................................................................... 17 实验步骤 ....................................................................................................................................................... 17 实验结果 ....................................................................................................................................................... 22
《FPGA设计与应用》实验指导书全(Verilog版)
《FPGA设计与应用》实验指导书熊利祥编武汉理工大学华夏学院2011年9月前言一、实验课目的数字电路与系统设计实验课是电子工程类专业教学中重要的实践环节，包括了ISE开发环境基本操作及FPGA的基本原理、基带传输系统的设计、Uart串口控制器电路的设计、PS/2接口的设计、VGA显示接口设计。
要求学生通过实验学会正确使用EDA技术，掌握FPGA器件的开发，熟练使用ISE开发环境，掌握Verilog语言的编程，掌握数字电路和系统的设计。
通过实验，使学生加深对课堂专业教学内容的理解，培养学生理论联系实际的能力，实事求是，严谨的科学作风，使学生通过实验结果，利用所学的理论去分析研究EDA技术。
培养学生使用Basys 2开发板的能力以及运用实验方法解决实际问题的能力。
二、实验要求：1.课前预习①认真阅读实验指导书，了解实验内容；②认真阅读有关实验的理论知识；③读懂程序代码。
2.实验过程①按时到达实验室；②认真听取老师对实验内容及实验要求的讲解；③认真进行实验的每一步，观察程序代码与仿真结果是否相符；④将实验过程中程序代码和仿真结果提交给老师审查；⑤做完实验后，整理实验设备，关闭实验开发板电源、电脑电源后方可离开。
3.实验报告①按要求认真填写实验报告书；②认真分析实验结果；③按时将实验报告交给老师批阅。
三、实验学生守则1．保持室内整洁，不准随地吐痰、不准乱丢杂物、不准大声喧哗、不准吸烟、不准吃东西；2.爱护公务，不得在实验桌及墙壁上书写刻画，不得擅自删除电脑里面的文件；3.安全用电，严禁触及任何带电体的裸露部分，严禁带电接线和拆线；4.任何规章或不按老师要求操作造成仪器设备损坏须论价赔偿。
目录实验一Uart通用串口接口的设计 (4)实验二PS/2接口的设计 (28)实验三VGA显示接口设计 (30)附录一 basys 2开发板资料 (36)实验一 Uart串口控制接口电路的设计一、实验目的1.掌握分频模块的设计方法。
FPGA实验指导书
FPGA实验指导书刘敬猛编北京航空航天大学电工电子中心2009年10月前言现场可编程门门阵列（FPGA，Field Programmable Gate Array）的出现是超大规模集成电路（VLSI）技术和计算机辅助设计（CAD）技术发展的结果。
FPGA器件集成度高、体积小，具有通过用户编程实现专门应用的功能。
它也许电路设计者利用基于计算机的开发平台，经过设计输入、仿真、测试和校验，直到达到预期的结果。
使用FPGA器件可以将原来的电路板级产品集成为芯片级产品，从而降低了功耗，提高了可靠性，同时还可以很方便地对设计进行在线修改。
FPGA器件成为研制开发的理想器件，特别适合于产品的样机开发和小批量生产，因此有时人们也把FPGA称为可编程的ASIC。
本书的作者在工程实践和科学研究中深切感受到FPGA技术是数字电路设计的利器，从中受益颇深。
Cyclone FPGA是目前ASIC应用的低成本替代方案。
作为系统设计人员，您面临很多挑战，包括越来越大的成本压力和越来越复杂的设计，新出现的标准，以及越来越短的设计周期等。
ASIC 开发涉及到大量的工程资源，设计仿真和验证，需要进行多次重制。
利用其系统级集成功能，Cyclone FPGA系列避免了ASIC昂贵的NRE负担，降低了订购量和产品推迟带来的风险。
采用Cyclone FPGA系列，您的大批量应用现在可以采用价格相当的可编程解决方案(与ASIC相比)。
新的市场发展趋势，例如世界标准、平台融合、交互性以及技术改进等，不断推动了对高性价比方案的需求。
Cyclone系列FPGA的价格和功能满足了市场对创新的需求，通过产品迅速面市来确定领先优势。
消费类、通信、计算机外设、工业和汽车等低成本大批量应用市场都可以使用Cyclone FPGA。
Cyclone器件的性能足以和业界最快的FPGA进行竞争。
Cyclone FPGA综合考虑了逻辑、存储器、锁相环(PLL)和高级I/O接口，是价格敏感应用的最佳选择。
FPGA实验指导书2
实验四：状态机一、 实验目的1.对有限状态机(FSM)做初步了解。
二、 实验内容1.Gray编码和One-hot编码两种状态机；2.触发器部分和组合逻辑部分结合与分开两种状态机。
三、 实验要求1.对程序中状态和输出稍作修改，在Quartus II 环境下进行时序仿真；2.学会利用状态机编写一个流水灯程序；3.下载至实验板，观察结果。
四、 实验步骤有限状态机是由寄存器组和组合逻辑构成的硬件时序电路，其状态（即由寄存器组的1和0的组合状态所构成的有限个状态）只可能在同一时钟跳变沿的情况下才能从一个状态转向另一个状态，究竟转向哪一状态还是留在原状态不但取决于各个输入值，还取决于当前所在状态。
（这里指的是米里Mealy型有限状态机，而莫尔Moore型有限状态机究竟转向哪一状态只取决于当前状态。
）图4.1、用三种不同编码所实现的状态图【例1】 采用Gray编码的状态机源程序：module fsm (Clock, Reset, A, F, G);input Clock, Reset, A;output F,G;reg F,G;reg [1:0] state ;parameter Idle = 2'b00, Start = 2'b01, Stop = 2'b11,Clear = 2'b10;always @(posedge Clock)beginif (!Reset)beginstate <= Idle; F<=0; G<=0;endelse begincase (state)Idle: beginif (A) beginstate <= Start;G<=0;endelse state <= Idle;endStart: beginif (!A) state <= Stop;else state <= Start;endStop: beginif (A) beginstate <= Clear;F <= 1;endelse state <= Stop;endClear: beginif (!A) beginstate <=Idle;F<=0; G<=1;endelse state <= Clear;endendcaseendendendmodule【例2】采用One-hot编码的状态机源程序：module fsm (Clock, Reset, A, F, G);input Clock, Reset, A; output F,G;reg F,G;reg [3:0] state ;parameter Idle = 4'b1000,Start = 4'b0100,Stop = 4'b0010,Clear = 4'b0001;always @(posedge Clock)beginif (!Reset)beginstate <= Idle; F<=0; G<=0;endelsebegincase (state)Idle: beginif (A) beginstate <= Start;G<=0;endelse state <= Idle;endStart: beginif (!A) state <= Stop;else state <= Start;endStop: beginif (A) beginstate <= Clear;F <= 1;endelse state <= Stop;endClear: beginif (!A) beginstate <=Idle;F<=0; G<=1;endelse state <= Clear;enddefault: state <=Idle;endcaseendendendmodule例1中采用Gray编码，例2中采用的是One-hot编码。
数字电子技术实验指导书(讲义)
实验箱简介一、实验箱的组成及特点1．实验箱的供电实验箱的后方设有带保险丝管（0.5A）的220V单相交流三芯电源插座（配有三芯插头电源线一根）。
箱内设有一只降压变压器，供直流稳压电源。
2．两块大型（433 mm×323mm）单面散敷铜印刷线路板，正面丝印有清晰的各部件、元器件的图形、线条和字符；反面则是装接其相应的实际元器件。
该板上包含着以下各部分内容：（1）左下角装有带灯电源总开关一只。
（2）高性能双列直插式圆脚集成电路插座41只（其中40P 3只，28P 2只，24P，2只，20P 4只，16P 17只，14P 9只，8P 4只）。
（3）900多只高可靠的自锁紧式、防转、叠插式插座。
它们与集成电路插座、镀银针管座以及其它固定器件，线路等已在印制板面连接好。
正面板上有黑线条连接的地方，表示内部（反面）已接好。
采用高性弹性插件，这类插件，其插头与插座之间的导电接触面很大，接触电阻极其微小（接触电阻＜Ω,使用寿命＞10000次以上），而且插头之间可以叠插，从而可形成一个立体布线空间，使用起来极为方便。
（4）90多根镀银长（15mm）紫铜针管插座，供实验接插小型电位器、电阻、电容等分立元件之用（它们与相应的锁紧插座已在印刷面连通）。
（5）2只无译码LED数码管，其中“共阴”，“共阳”各一只。
￥八个显示段的管脚均已与相应的锁紧插座相连。
（6）6位十六进制七段译码器与LED数码显示器每一位译码器均采用可编程器件GAL设计而成，具有十六进制全译码功能。
显示器采用LED共阴极红色数码管（与译码器在反面已连接好），可显示四位BCD码十六进制的全译码代号：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。
（7）4位BCD码十进制码拔码开关组每一位的显示窗指示出0～9中的一个十进制数字，在A、B、C、D四个输出插口处输出相对应的BCD 码。
每按一次“+”或“-”键，将顺序地进行加1计数或减1计数。
FPGA应用开发实验指导书-学生版本new
FPGA应用与开发实验指导书目录实验一：Quartus软件操作 (4)1.Quartus II 的文本编辑输入法 (4)2.Quartus II 的图形编辑输入法 (16)实验二：简单的组合逻辑电路设计 (20)1.四舍五入判别电路............................................................ 错误！未定义书签。
2.控灯电路............................................................................ 错误！未定义书签。
3.优先权排队电路................................................................ 错误！未定义书签。
实验三：显示译码电路.............................................................. 错误！未定义书签。
1.数字循环显示.................................................................... 错误！未定义书签。
2.字母循环显示电路............................................................ 错误！未定义书签。
实验四：BCD码加法电路........................................................... 错误！未定义书签。
1.二进制码到BCD码的转换 ............................................. 错误！未定义书签。
2.1位BCD加法器 .............................................................. 错误！未定义书签。
数电实验指导书
数字电子技术实验指导书江苏科技大学电子信息学院1目录实验一基本逻辑门器件功能与参数测试 (1)实验二组合逻辑电路的分析与设计 (6)实验三基于CPLD/FPGA的组合逻辑电路设计 (10)实验四基于CPLD/FPGA的时序逻辑电路设计 (17)实验五状态机初步 (22)实验六音乐播放电路 (28)实验七电子秒表设计 (33)附录（一）常用电路的Verilog实现范例 (35)附录（二）QuartusII 使用简明教程 (43)附录（三）部分集成电路引脚排列 (53)2实验一基本逻辑门器件功能与参数测试一、实验目的1.掌握集成逻辑门基本的功能。
2.掌握数字器件主要参数的测试方法。
二、实验设备及器件1.EEEC-010B实验箱2.74LS00 四二输入与非门3.74HC00四二输入与非门4.74LS02 四二输入或非门5.74LS86 四二输入异或门6.74LS125 三态缓冲器（三态门）三、实验内容及步骤为了测试们电路的逻辑功能，门电路的输入端应接相应的电平信号（利用实验箱上的拨动开关，输入高/低电平），输出接LED发光管显示输出电平状态（利用实验箱提供红、黄、绿三种色彩的LED发光管，做输出显示，注意该实验箱LED显示部分，高电平驱动LED点亮，低电平驱动LED熄灭）。
1.与非门逻辑功能测试用74LS00（四二输入与非门）进行实验，引脚图如图1-1所示，按照图1-2所示接线图1-1 图1-2根据表1-1，改变输入端A、B的电平状态，观测输出显示并将结果填入表中，将实验实测结果与理论结果对比给出结论。
122. 用74LS02（四二输入或非门）进行实验，引脚图如图1-3所示，按照图1-4所示接线图1-3图1-4根据表1-2，改变输入端A 、B 的电平状态，观测输出显示并将结果填入表中，将实验实测结果与理论结果对比给出结论。
3. 用74LS86（四二输入异或门）进行实验，引脚图如图1-5所示，按照图1-6所示接线，图1-5 图1-6 根据表1-3，改变输入端A 、B 的电平状态，观测输出显示并将结果填入表中，将实验实测结果与理论结果对比给出结论。
【实验】基于FPGA数字电路实验指导
【关键字】实验基于FPGA数字电路实验指导（修改稿）湖北科技学院计算机科学与技术学院编制工程技术研究院目录第一部分实验基础知识随着科学技术的发展，数字电子技术在各个科学领域中都得到了广泛的应用，它是一门实践性很强的技术基础课，在学习中不仅要掌握基本原理和基本方法，更重要的是学会灵活应用。
因此，需要配有一定数量的实验，才能掌握这门课程的基本内容，熟悉各单元电路的工作原理，各集成器件的逻辑功能和使用方法，从而有效地培养学生理论联系实际和解决实际问题的能力，树立科学的工作作风。
一.实验的基本过程实验的基本过程，应包括：确定实验内容、选定最佳的实验方法和实验线路、拟出较好的实验步骤、合理选择仪器设备和元器件、进行连接安装和调试、最后写出完整的实验报告。
在进行数字电路实验时，充分掌握和正确利用集成器件及其构成的数字电路独有的特点和规律，可以收到事半功倍的效果，对于完成每一个实验，应做好实验预习、实验记录和实验报告等环节。
（一）实验预习认真预习是做好实验的关键。
预习好坏，不仅关系到实验能否顺利进行，而且直接影响实验效果。
预习应按本教材的实验预习要求进行，在每次实验前首先要认真复习有关实验的基本原理，掌握有关器件使用方法，对如何着手实验做到心中有数，通过预习还应做好实验前的准备，写出一份预习报告，其内容包括：1.绘出设计好的实验电路图，该图应该是逻辑图和连线图的混合，既便于连接线，又反映电路原理，并在图上标出器件型号、使用的引脚号及元件数值，必要时还须用文字说明。
2.拟定实验方法和步骤。
3.拟好记录实验数据的表格和波形座标。
4.列出元器件单。
（二）实验记录实验记录是实验过程中获得的第一手资料。
尝试过程中所尝试的数据和波形必须和理论基本一致，所以记录必须清楚、合理、正确，若不正确，则要现场及时重复尝试，找出原因。
实验记录应包括如下内容：1.实验任务、名称及内容。
2.实验数据和波形以及实验中出现的现象，从记录中应能初步判断实验的正确性。
2019年fpga实验指导书-word范文模板 (13页)
本文部分内容来自网络整理，本司不为其真实性负责，如有异议或侵权请及时联系，本司将立即删除！== 本文为word格式，下载后可方便编辑和修改！ ==fpga实验指导书篇一：FPGA设计实验指导书《FPGA设计》实验指导书江西省赣州市安远县第一中学的欧阳玉萍（AV女优衰ZB、骚B)、蔡松林、罗瑞锋、何昌衡全家死光光！安全操作注意事项1、接插下载电缆前，请务必关闭实验箱开关，避免损坏下载电缆或实验箱器件。
2、操作过程中应防止静电。
3、保持实验箱和电路板的表面清洁。
4、小心轻放，避免不必要的硬件损伤或者人身受伤。
实验箱简介篇二：FPGA实验指导书-XungerEDA基础实验分册科技有限公司前言近十年由于超大规模集成电路和软件技术的快速发展，使数字系统集成到一片集成电路内成为可能，Altera、Xilinx、AMD等公司都推出了非常好的CPLD和FPGA产品，并为这些产品的设计配备了设计、下载软件，这些软件除了支持图形方式设计数字系统外，还支持设计多种数字系统的设计语言，使数字系统设计起来更加容易。
在小规模数字集成电路就要淘汰的今天，作为一个电子技术工程技术人员不懂VHDL语言和CPLD、FPGA器件设计就象在计算机时代不会使用计算机一样可怕。
本实验指导书的目的就是帮助读者学会设计数字系统，并熟悉Altera公司产品和软件QUARTUSⅡ及其它相关软件的使用。
本实验指导书的实验内容从简单的组合电路的设计到复杂的数字系统的设计，详细的介绍了系统的设计方法和软件的各种操作。
读者可以通过这本实验指导书设计自己的数字电路。
本实验指导书选编了有代表性的实验近三十多个，分为基础实验、按口实验、综合应用实验。
实验内容从简单到复杂，使使用者能够很快的入手，同时本实验指导书还可以作为电子技术的加深课程或作为电子技术工程师参考用书。
本实验指导书配合DE1-SOC实验开发系统系列产品使用。
如果用户有什么修改建议欢迎和我们联系：E-mail：765880165@ QQ：765880165 由于时间仓促，资料缺乏，有错误之处请读者谅解。
FPGA设计与应用实验指导书-v2
FPGA设计与应用实验指导书实验一Quartus II开发软件入门一、实验目的1. 熟悉Quartus II 开发软件的基本使用方法2. 掌握用VHDL语言设计组合逻辑电路的方法二、实验内容1. 运用Quartus II 开发软件，完成工程创建、代码编写、程序调试、编译仿真等基本操作。
2. 用VHDL语言设计实现一个3-8译码器，并进行功能仿真验证。
三、实验步骤1.Quartus II 开发软件基本操作(1)创建工程在File菜单下选择New Project Wizard…如图1-1所示。
图1-1 创建工程示意图弹出创建工程选框，选择工程的工作路径，输入工程名称。
如图1-2所示。
注意工程名称的格式要求，同时工程名称默认和顶层实体名称相同，不允许修改。
图1-2 创建工程名称可选择添加已有的程序文件，如图1-3所示。
这里不添加，直接下一步。
图1-3 添加文件选框选择芯片系列和芯片型号，如图1-4所示。
实验中使用的是Altera公司的Cyclone II系列FPGA 芯片，型号为EP2C35F672C6。
如果不进行硬件下载，可直接下一步。
图1-4 芯片参数选框EDA外部工具选框如图1-5所示。
一般选择默认值，直接下一步。
图1-5 EDA外部工具选框完成工程设置后的工程信息如图1-6所示。
图1-6 工程信息选框至此完成工程的创建。
(2)新建VHDL文件在File菜单下选择New选项，如图7所示。
图1-7新建文件示意图点击新建菜单后给出新建文件选框如图1-8所示。
选择VHDL File项创建VHDL文件。
图1-8 新建VHDL文件选框确定后弹出新建VHDL文件编辑窗口如图1-9所示。
可在窗口中编写程序内容并保存，注意文件名称与工程实体名称必须一致。
图1-9 VHDL文件编辑窗口至此完成VHDL文件的创建和VHDL程序的编写。
(3) 程序编译程序编写完成后，选择Processing菜单下的编译工具(Compiler Tool)菜单，如图1-10所示，调出编译工具。
电子技术课程设计-FPGA 实验(含代码)
电子技术课程设计FPGA 实验实验一基本组合逻辑电路设计实验1.1 加法器设计一、实验目的：1、掌握加法器的设计原理工作原理和设计方法；2、理解逐次进位和超前进位加法器的原理。
二、实验原理表1.1 全加器真值表数A、加数B 以及低一位来的进位Cin，输出为本位的和S及向高一位的进位Co。
根据全加器功能，列出真值表，如表1.1 所示。
根据表1.1 可以得到：多比特的全加器可以通过一位全加器和逻辑门得到。
根据其结构可以分为逐次进位加法器和超前进位加法器（如图1.2 和图1.3 所示）。
逐次进位全加器直接由一位全加器级联得到，结构简单。
但是后一级的结果需要等待前一级的进位输出计算完成，多比特的加法器延时较长。
超前进位加法器可以缓解这个问题。
超前进位加法器是一种通过缩短进位信号的生成时间加快运算速度的电路。
这里采用进位产生函数和进位传递函数。
其中，P为进位传递函数，G为进位产生函数。
当G 为1 时，表示A 和B都为1，这时不管Cin 为何值都会产生进位信号，称为进位生成信号。
而当P 为1 时，意味着A 和B 中有一个为1，另一个为0，如果Cin 为1，则产生进位，否则没有进位，类似把Cin 的值传给了Co，因此称为进位传递函数。
依此类推得到各级的进位分别为：C0=G0+P0C-1C1=G1+P1G0+P1P0C-1C2=G2+P2G1+P2P1G0+P2P1P0C-1由式可以看出，每级的进位信号可以不需要等待之前一级的进位信号，而直接由各级的进位产生、进位传递、以及最低位进位输入计算得到，可以提高速度。
图1.1.1逐次进位加法器示意图图1.1.2超前进位加法器示意图三、实验任务1，实现四位逐次进位加法器的门级设计代码实现：图1.1.3四位逐次进位加法器的门级设计module adder(S,Co,A,B,Cin) 为一位全加器模块，采用门级描述， modulefour_digit_adder为四位加法器模块，依据逐次进位原理依次调用一位全加器模块，实现四位全加器。
FPGA及其应用实验指导书
FPGA及其应用实验指导书前言近些年来，FPGA技术发展迅速。
一方面，各种大容量、高性能、低功耗的FPGA器件不断推出，使得专用集成电路（ASIC）的生产商感受到空前的竞争压力。
另一方面，出现了许多FPGA设计辅助工具，这些工具大大提高了新型集成电路的设计效率，使更低成本、更短周期的复杂数字系统开发成为可能。
于是一场ASIC与FPGA之争在所难免。
然而FPGA器件具有先天的竞争优势，那就是可以反复编程，在线调试。
FPGA仿真技术正是这场较量的推动引擎之一。
一般来说，FPGA仿真技术就是以计算机为平台，以FPGA仿真软件工具为开发环境，以HDL为设计语言，以FPGA芯片为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。
设计者只需编写硬件描述语言代码，然后选择目标器件，在集成开发环境里进行编译，仿真，综合，最后在线下载调试。
整个过程，大部分工作由FPGA设计软件完成。
全球许多著名的可编程器件提供商都推出了自己的集成开发工具软件，如Altera公司的QuartusⅡ软件；Xilinx公司的ISE软件等。
这些软件的推出，极大地促进了集算法设计、芯片编程、电路板设计于一体的新型电子系统技术的发展。
另外，在以SOC芯片为目标器件的电子系统设计要求下，可编程器件的内部开始集成高速的处理器硬核、处理器软核、DSP模块、大量的存储资源、高速的串行收发模块、系统时钟管理器、多标准的I/O接口模块，亦使得设计者更加得心应手，新一轮的数字革命由此引发。
FPGA技术是一门实践性很强的学科，要培养出具有竞争力的一流IC设计人才，动手能力是关键。
只有通过理论学习，加上现场实验，在使用软件编程加硬件调试的过程中真正获得锻炼，增长技能。
UP2实验系统采用灵活结构，可方便进行基于CPLD/FPGA芯片的实验开发，并易于升级，符合当前高校在此方面对人才培养的要求。
我们相信，只要学生扎扎实实完成本实验系统的所有实验，并在此基础上利用现有硬件资源开发出新的数字应用系统，学生的潜力会得到最大程度的发挥，对FPGA技术的学习也会有质的飞跃，从而为推动我国数字系统设计技术的发展做出更大的贡献。
FPGA实验仪指导书(1~3章加附录)
第一章概述YD－FPGA实验仪是由湖南远达电子有限公司设计的YD系列FPGA实验仪之一，是一种功能强大的现场可编程逻辑器件应用技术学习、开发工具，为电子爱好者进入可编程逻辑器件应用设计领域铺造了一条捷径。
YD－FPGA实验仪为用户提供了一个对可编程逻辑器件进行学习的好平台，实验仪除了用Xilinx公司的SpartanII系列的XC2S100E的FPGA芯片制作成子板作为实验仪的控制核心，还设计了母板向用户提供了外围器件和设备接口，可使用户快速掌握FPGA的原理及其实用接口技术。
一、YD－FPGA实验仪1.1 功能特点（1）YD－FPGA实验仪编程简单，程序仿真和下载也十分方便，特别是对设计者来说缩短了设计周期，提高了设计的灵活性和产品的精度。
（2）板上集成众多常用接口电路：2KSRAM芯片24C02、8个LED显示、8个按键，4个8段数码管与8键拨盘开关组成的键盘/显示电路；RS232串行通讯接口电路（MAX232）；串行I2C总线接口电路（24C02）；8位串行A/D转换电路（TLC549）；8位串行D/A转换器（DAC0832）；字符液晶显示屏接口电路；无源蜂鸣器电路（BUZZER）；这些实用接口电路能够提供用户领先的应用设计方法；（3）提供实验电路的各部分原理图，提供各个实验课题的程序源代码，浅显易懂，使用户快速掌握FPGA器件的设计方法；（4）利用YD－FPGA实验仪引出的信号，可以连接自己的实际应用系统。
（5）YD－FPGA实验仪分子板和母板，子板可以解下来直接作为产品的设计核心。
(6) 本实验仪配置了E2PROM芯片XC18V02，实验仪可以掉电脱机运行。
1.2 实验课题YD－FPGA实验仪集成有易用的软件资源和丰富的硬件资源，可向使用者提供多种实验课题：（1）设有2位独立按键、8个LED，实现I/O接口实验；（2）设有4个8段数码管，8个拨盘按键，实现键盘控制实验；（3）串口扩展RS232通讯电路，实现PC与FPGA的通讯实验；（4）扩展I2C接口的2KRAM芯片24C02，实现I2C接口实验和外部存储器实验；（5）扩展8位串行A/D转换电路TLC549，实现A/D转换实验；（6）扩展8位串行D/A转换电路DAC0832，实现D/A转换实验；（7）扩展字符液晶显示屏接口，实现液晶显示实验；（8）扩展1个无源蜂鸣器BUZZER，实现音乐输出、PWM输出实验；（9）FPGA实验仪资源丰富，利用它可以模拟实际运行目标，实现各系统的功能设计。
FPGA实验指导书
图2-10利用一位全加器设计四位全加器
图2-14利用Pin/Location/Chip进行I/O锁定（1）
以s0的锁定为例介绍跳出界面的各部分功能，如下图所示：
图2-15利用Pin/Location/Chip进行I/O锁定（2）
Node Name框的使用：该框中输入将要锁定的I/O的名称如S0，如果需要查询输入、输出等类型，可以单击Search按扭，跳出的对话框如下图所示。
2)注意学习软件与动手练习相配合，只有多动手设计与调试才能真正掌握设计思想与设计方法。
3)多参考相关的书籍或MAX+PLUSⅡ的帮助系统。
4)在学习过程中要与数字电路、计算机语言等课程进行比较，找出相同点与不同点，进行比较、类比地学习。
5)概念的区分与使用：
器件与符号：如在数字电路中7400为一个器件，在MAX+PLUSⅡ中器件一般被CPLD/FPGA器件专用，而MAX+PLUSⅡ中调用的中小规模的器件都称为符号。本文中有时出于习惯，也会在该使用“符号”的地方而使用“器件”名称，因此在碰到像“器件”、“符号”这样的词，一定要注意上下文的联系。
在Chip Resource组框中选择合适的类型，如本例s0选择Pin单选扭，并在输入框中输入104，表示s0被锁定到特定CPLD器件的104号管脚。点击ADD按扭即可完成操作。
图2-7鼠标双击空白处后的编辑界面
3．MAX+USⅡ的符号库
EDA实验指导书FPGA_CPLD(第3版)
Quartus II软件使用简介Quartus II是Altera公司提供的FPGA\CPLD开发集成环境，Altera是世界上最大可编程逻辑器件供应商之一。
Quartus II界面友好、使用便捷，被誉为业界最易用易学的EDA软件。
其主要功能为数字电子系统的设计输入、编辑、仿真、下载等。
该软件支持原理图输入设计和VHDL语言（以及其它硬件描述语言）输入设计和原理图与HDL混合输入设计。
实验十用原理图输入法设计全加器一、实验目的1、熟悉利用Quartus II的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个4位全加器的设计把握利用EDA软件进行电子线路设计的详细流程。
2、学会对实验板上的FPGA/CPLD进行编程下载，硬件验证自己的设计项目。
二、原理说明一个4位全加器可以由4个1位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接。
而一个1位全加器可以按照EDA技术实用教程5.4节介绍的方法来完成。
三、实验步骤1位全加器由两个半加器及或门连接而成，如图10-1所示，ain为被加数、bin为加数，cin为进位输入，sum为和，cout为进位输出。
从图10-1看出，设计全加器应从设计半加器入手。
图10-11. 为本项工程设计建立文件夹任何一项设计都是一项工程（Project），与工程相关的文件有多个，应存放于同一个文件夹，故应首先为每个项目建立相应的文件夹。
设本项目的文件夹路径及名字为D:\adder。
注意文件夹名不能用汉字。
2. 输入设计项目原理图要设计的半加器为h_adder，如图10-2所示，a为被加数、b为加数，so为和，co为进位输出。
图10-2（1）建立新文件。
打开Quartus II，选菜单File→New，在弹出的对话框中选择“Device Design Files”页的原理图文件输入项Block Diagram/Schematic File（原理图编辑文件），扩展名为“.bdf”，按OK后将打开原理图编辑界面。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子技术基础与FPGA实验指导书前言FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。
FPGA的基本特点主要有：1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。
2）FPGA可做其它全定制或半定制ASIC电路的中试样片。
3）FPGA内部有丰富的触发器和I／O引脚。
4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。
5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。
可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。
目前FPGA的品种很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA 公司的FIEX系列等，本实验平台选用了ALTERA公司Cyclone II系列芯片FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。
用户可以根据不同的配置模式，采用不同的编程方式。
加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。
掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。
FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。
当需要修改FPGA功能时，只需换一片EPROM 即可。
这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。
因此，FPGA的使用非常灵活。
VHDL语言是一种用于电路设计的高级语言。
它在80年代的后期出现。
最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。
但是，由于它在一定程度上满足了当时的设计需求，于是他在1987年成为A I/IEEE的标准（IEEE STD 1076-1987）。
1993年更进一步修订，变得更加完备，成为A I/IEEE的A I/IEEE STD 1076-1993标准。
目前，大多数的CAD厂商出品的EDA软件都兼容了这种标准。
VHDL的英文全写是：VHSIC（Very High eed Integrated Circuit）Hardware Descriptiong Language.翻译成中文就是超高速集成电路硬件描述语言。
因此它的应用主要是应用在数字电路的设计中。
目前，它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。
本实验平台可做FPGA的学习实验箱，主芯片采用了ALTERA公司的CycloneII 系列EP2C5T144C8N，学习VHDL语言，为数字电路系统设计打下坚实的基础，学习ALTERA公司的开发平台Quartus II 9.0 ，掌握FPGA系统的开发设计流程。
第一章FPGA系统1.1 系统简介本FPGA系统教学开发平台采用国际著名可编程逻辑器件公司Altera的CycloneII系列芯片为核心，整个平台采用模块化设计，各种模块可以自由组合，同时提供丰富的扩展接口，非常适合于FPGA学习。
开发工程师可利用VHDL语言、Verilog语言、原理图或方程式，结合Altera 集成开发环境Quartus II，进行编辑、综合、仿真和布局布线，通过加载配置并进行设计验证。
它可以满足绝大多数组合逻辑电路、时序逻辑电路设计需求；可以进行初级的SOPC设计，简单的NIOS初级核设计，此书安排的实验由简单到难，一步一步引导你入FPGA的世界。
1.2 系统功能特点板上1.2V，5V，3.3V完整电源管理50M有源晶振，及一个扩展晶振接口支持JTAG调试仿真模式和AS下载配置模式双复位系统，重新配置与软件复位主芯片采用Cyclone II 系列EP2C5T144C8N芯片，资源丰富8个七段数码管PS2键盘标准接口标准RS232串口蜂鸣器VGA标准接口IIC芯片，AT24C02SPI芯片，AT93C46RTC芯片，DS1302，及备用电池温度传感器，DS18B208位AD，TLC549，及电位器10位DA，TLC5615LCD1602液晶8位拨码开关4X4标准矩阵键盘大容量ALTERA配置芯片EPCS412个RGY三色LED模拟十字路口交通灯1M容量高速SRAM，IS63LV102416个I/O引出，其中包括2个ALTERA专用PLL输出1.3 开发平台标准配置FPGA教学实验平台9V-2A电源适配器JTAG下载电缆(支持Altera全系列CPLD和FPGA仿真与下载)1.4 部分功能模块介绍1.4.1 电源FPGA教学实验开发平台采用多电源模式，输入电源为宽电源模式，支持9V 到24V电源输入，FPGA芯片采用3.3V的I/O电压和1.2V的内核电压，保证了芯片的稳定工作。
除AD和DA采用5V电源外，其他芯片均采用3.3V电源，保证和FPGA的I/O电压的匹配。
具体请参见原理图的电源部分。
1.4.2 时钟本FPGA教学实验平台采用50M有晶振，以及ALTERA FPGA专用时钟输入引脚，使片内时钟分布均匀，芯片内部各个模块间的时钟同步性达到最佳状态。
另外，预留一专用时钟输入引脚，方便需要时扩展。
具体请参见原理图的时钟部分。
1.4.2 LED灯由于本实验平台外部硬件资源丰富，所以12个LED灯中有8个通过一片74LV245芯片与SRAM的8位数据总线复用，通过74LV245的片选信号来选择控制SRAM的数据总线还是控制LED灯。
其余的4个LED灯通过电阻与FPGA 直接相连。
具体请参见原理图的LED部分1.4.3数码管显示本FPGA教学实验平台采用2个4位七段共阳极数码管。
数码管的位选信号采用PNP型三极管来驱动。
段选信号采用一片74LV245芯片与SRAM的部分地址总线复用。
各个引脚的连接请参见原理图1.4.4 RS232串口为保证与FPGA I/O电压标准匹配，本FPGA教学实验平台用MAX3232低压芯片来转换RS232电平与FPGA接口之间的电平，实现本平台与PC机之间的通信。
1.4.5 LCD1602液晶LCD1602液晶显示的数据总线采用两片74LV245与8位拨码开关复用，注意，此处使用了两片74LV245，当使用LCD1602时，与拨码开关相连的74LV245(图上标号为U7)的片选控制线必须被禁止。
1.4.6其他模块其他模块请参见原理图，相关内容将在后续章节详解。
1.5 引脚及信号映射表本FPGA教学实验平台的引脚连接与信号映射如下表：1.6 Quartus II 软件的安装与使用1.6.1 Quartus II 9.0的安装与破解A: 安装Quartus II 软件安装Quartus II软件的方法比较简单，直接双击安装文件，点击下一步并选择路径进行安装即可，注意安装目录路径最好不要有中文和空格符号。
B: 破解Quartus II 软件安装完成后，需要对软件进行破解，步骤如下：1 ：将破解文件中的sys_cpt.dll ，拷贝到安装目录下，默认安装目录是在C:\altera\90sp2\quartus\bin ，将破解文件sys_cpt.dll 拷贝到该目录下覆盖原文件即可。
2:把license.dat 里的XXXXXXXXXXXX 用您的网卡号替换。
您计算机网卡号可以通过下面方式得到：打开您计算机的开始－运行－输入"CMD" 回车打开命令行窗口如下：在命令行窗口写入"IPCONFIG/ALL" 回车，如下图描述即是你计算机的网卡号把license.dat 里HOSTID=后面的XXXXXXXXXXXX 用您的网卡号替换，例如把license.dat 里的HOSTID=XXXXXXXXXXXX改成HOSTID=002564618AB5, 不要写成00-25-64-61-8A-B5,保存，把license.dat 复制到quartus 软件安装目录下。
注意license.dat中有两处需要修改。
3:打开quartus 软件，选择Tools License Setup 进入License 设置界面指定你的License File(license.dat)位置，必须出现上方红色圆圈的内容才表示设定成功。
点击确认，完成破解。
1.6.2 USB Blaster 下载电缆驱动安装插上USB Blaster ，Windows会自动弹出如下对话框，选择否，并下一步：如下图，选择从列表指定安装，并下一步：如下图，浏览到USB Blaster驱动程序位置并进行安装即可。
USB Blaster 的驱动程序位置在Quartus II 软件安装目录下的：xxx\quartus\drivers\usb-blaster下，选择相应的32位机或64位机进行安装即可。
其中，xxx表示Quartus II 软件的安装路径。
安装成功后，在设备管理中可查看到USB Blaster ,如下图：1.6.3 Quartus II 的使用与工程的建立本小节将讲解如何使用Quartus II 建立一个工程，首先打开Quartus II 软件，选择File New Porject Wizard 进入新建工程页面。
注意：工程存放的路径和工程名最好不要包含中文名称和空格符号。
点击Next 进入如下界面：直接点击Next 跳过上页，进入如下界面：选择了芯片型号后点击Next进入如下界面：直接点击Next，直到结束，致此，一个工程已经被建立。
可以看到，Quartus II 主界面由：工程导向窗口，状态窗口，用户区，信息窗口，四个部分组成。
1.6.4 文件的建立与编译，综合，布局布线。
1. 工程建好后，点击File New,打开如下图所示对话框所示：选中，VHDL File ,点击OK，从而建立VHDL文件。
2. 在建立的VHDL File 中编写代码。
3. 编写完成代码后，对FPGA进行一些基本设置。
点击AssignmentsDevices打开如下图对话框。
选中Device 选项，并点击Device and Pin …进入，并点击Configuration 选择配置芯片EPCS4，点击Unnused Pins ,将未使用的引脚设置成输入三态。