PLD及其应用解析

F1 F2 F3 F4
ROM的应用（9）
例3:试用8×4位ROM实现一个排队电路.电路的功能是输入信号 A、B、C，通过排队电路后分别由 FA、FB 、 FC 输出，但在同一 时刻只能有一个信号通过，如果同时有两个或两个以上的信号输 入时，则按A、B、C的优先顺序通过。

编程连接
断开单元
PLD的结构与特点（7）
PLD器件的电路表示方法 实例 写出如图所示PLD电路的输出逻辑表达式
A1 A1 A0 A0 A1

A1 A0 A1 Βιβλιοθήκη Baidu0
F A1 A0 A1 A0
A0
{end}
ROM的应用（1）
ROM
----只读存贮器（Read Only Memory) 主要用于计算机系统固定信息的存储
A B
W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 W10 W11 W12 W13 W14 W15
1
C
D
1
1 1




解： 列真值表 A 0 0 0 0 1 1 1 1 B C FA 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 1 1 1 1
FB
FC
写出逻辑函数式
FA AB C AB C ABC ABC FB A BC A BC
0 0 1 1 0 0 0 0
GAL器件的应用与开发(2)
GAL器件的开发软件
Fast-Map
(FM)语言 ----只允许使用逻辑表达式描述设计,没有仿真功能
列表文件(.LST) 设计源文件和PLD引脚配置图 熔丝图文件(.PLT) 供设计者阅读的编程模式图 标准装载文件(.JED) 存放对PLD编程的数据
FM.EXE *.PLD (设计源文件)
GAL器件的应用与开发(3)
FM设计源文件(*.PLD)格式
输出引脚名 逻辑表达式 SYMBOL =EXPRESSION SYMBOL: =EXPRESSION SYMBOL.OE =EXPRESSION
器件型号
第 1行
第2~4行 第 5行
Y AB A B
三种形式的逻辑方程式
设计说明信息




解：
“与” 阵列
L1 L2 L3 L4
L1 AB
L2 A B
“或” 阵列


L3 A B AB
L4 A B A B
A B A B AB A B
ROM的应用（7）
例2：试用ROM产生以下一组多输出逻辑函数
F1 AB C A B C BCD F2 ABCD A BD
F3 A B C D AB C D F4 A B C D ABCD
解： 将以上各式化成最小项之和的形式，即
F1 AB CD AB CD A B C D A B C D A BCD ABCD F2 ABCD A BC D A BCD
F3 A B C D AB C D F4 A B C D ABCD
1 0 A1 1 A 0 1

“与”阵 (固定) 列
D3 W0 W2
D2 W1 W2
D1 W1 W3
D0 W0 W2 W3
“或”阵 列 (可编程)


D3 D2 D1 D0
{end}
ROM的应用（5）
ROM的应用范围 计算机系统中的应用
输出多路 开关
0
输出为异或门输出 反馈多路 开关
1
输出为触发器输出
GAL器件的基本结构(7)
工作模式
OLMC的结构控制字 同步控制字 结构控制字 ----通过结构控制字可确定OLMC的五种结构
SYN OLMC的工作模式 AC0 AC1(n) 配置功能 输入模式 专用组合输出
1 1
0 0
1 0
A1 A0 Wi D3 D2 D1 D0 1 0 0 1 -----以 22 4 二极管ROM为例 W0 的工作原理 0 0 ROM 0 1 W1 0 1 1 0
1 0 1 1
W2
W3 A1
A0
1 1 0 1 地址 0 0 1 1 线
1
1
字线
W0 A1 A0
W1 A1 A0
二进 制译 码器
GAL器件的基本结构(3)
输出逻辑宏单元（OLMC）
共8个，每个OMLC是一个逻辑 单元，其中有或门、触发器、多路 开关。 通过编程，GAL16V8最多有16 个引脚作为输入端，8个输出端。
GAL器件的基本结构(4)
OLMC内部结构
◆ 一个或门 每个OLMC中有一个或门。 或门有8个输入，每个输入是 由与门阵列输出的一个乘积项， 而或门输出是8个乘积项之和。 采用异或门来控制或门输 出信号的极性:即当XOR(n)=1 时，异或门起反相器的作用。 当XOR(n)=0时，异或门起同 相器的作用 ◆ 一个触发器 触发器可用来保存组合逻 辑函数输出值。一片GAL16V8 共有8个触发器。
或门
触发器
异或门
GAL器件的基本结构(5)
◆ 4个多路开关 乘积项多路开关PTMUX （二选一）：控制或门的第一乘 积项来自与阵列或为“0”。 三态多路开关TSMUX（四 选一）：控制三态门输出，有四 种情况。 反馈多路开关FMUX（四选 一）：控制反馈信号来源，有四 种情况。
乘积项多 路开关
三态多路 开关
ROM的应用（8）
F1 AB CD AB CD A B C D A B C D A BCD ABCD F2 ABCD A BC D A BCD 要实现以上一组多输出逻辑函 F3 A B C D AB C D 数，所需ROM的存储容量为： F4 A B C D ABCD 24 4 ROM阵列为：
二极管ROM
ROM的分类
按构成存储单 ROM存入 元的元件分类 数据的过程 称为编程 掩模式ROM
晶体管ROM
MOS管ROM
一次编程ROM(PROM)
按编程方式 多次改写编程ROM 分类 闪速存储器FLASH
光擦编程ROM(EPROM) 电擦编程ROM(EEPROM) 电改写ROM(EAROM)
ROM的应用（2）
{end}
PLD的结构与特点（5）
PLD器件的电路表示方法 基本逻辑单元的表示 输入/反馈缓冲器
BA A
采用互补 输出结构
CA
F
“与”门
A B C
F ABC
“或”门
A B C
F
F A B C
PLD的结构与特点（6）
PLD器件的电路表示方法 阵列交叉点的逻辑表示

硬性连接
GAL器件的基本结构(2)
时钟输入信号缓冲器（引脚1） 可以提供时钟信号；也可以作为 输入信号。 输出选通信号缓冲器（引脚11） 用来提供输出三态门的控制使能 信号。 与门阵列 8×8=64个与门组成，最多形成 64个乘积项，每个与门有32条输入 线（16个原变量，16个反变量）， 但每一个变量在编程时只能取其一， 故每个与门（一个乘积项）的实际 最大变量数为16。
位线
E
W2 A1 A0
W3 A1 A0
D3 D2 D1 D0
ROM的应用（4）
地址 字线 数据(位线)
A1 A0 Wi W0 W1
W2
D3 D2 D1 D0
ROM的PLD表示

W0 W1 W2 W3
0 0 1 1
0 1 0 1
W3
1 0 1 0
0 1 1 0
0 1 0 1

W7

FA FB
1



FC
{end}
GAL器件的基本结构(1)
总体介绍
以普通型GAL16V8为例，说明GAL 器件的结构组成。
输入缓冲器（左边8个） 对输入信号提供原变量和反变量， 并送到与门阵列。 输出缓冲器（右边8个） 提供输出信号和反馈信号，后者 包括本级和相邻级。 输出反馈/输入缓冲器(中间8个) 本级输出或邻级输出作为输入信 号送到与门阵列，以便产生乘积项。
紫外线可擦除EPLD
电可擦除EEPLD
PLD的结构与特点（4）
PLD的分类 开发工具成本高， 设计较复杂
采用可编程输出 “与”阵列固定 存贮器(ROM,RAM) 逻辑宏单元，功 “或”阵列可编程 能更全面，性能 “与”阵列可编 可编程逻辑阵列PLA 更灵活 程 “或”阵列可编 按不同阵列的 程 “与”阵列可编 可编程阵列逻辑PAL 可编程性 程 “或”阵列固定 通用阵列逻辑GAL 在系统可编程器件ISP 高 密 现场可编程逻辑器件FPGA 度
计算机初始引导和加载程序的固化，微程序控制器的设计， 字符图形发生器的设计，控制系统中用户程序的固化等等。 这些应用中主要是固化程序和数据，以提高系统应用的方便 性、可靠性和安全性。
产生多输出逻辑函数
由于ROM的地址译码器输出是全部输入变量的最小项，每 一位数据的输出是这些最小项之和，因此任何形式的组合逻辑 函数均能通过向ROM写入数据来实现。
引脚名表
逻辑方程
关键字
DESCRIPTION
Y A / B / A B
最后一行
“非”运算
GAL器件的应用与开发(4)
GAL器件的开发应用举例
-----举例说明FM软件源文件的编写 例:试用GAL器件实现6个基本逻辑门:“与”门、“或”门、 “与非”门、“或非”门、“异或”门和“同或”门。 解： (1)根据任务要求选择GAL器件,定义器件的引脚功能 12个输入、6个输出
简单模式 寄存器模式 复合模式
1
0 0
1
1
1 1 0
反馈组合输出
组合+寄存器输出 寄存器输出 {end}
1
GAL器件的应用与开发(1)
GAL器件的开发工具
硬件开发工具
-----编程器
软件开发工具 ----开发PLD专用的程序设计语 言及相应的汇编或编译程序 Fast-Map(FM)、ABEL、VHDL等
PLD的结构与特点（2）
PLD的基本结构 输 乘 积 入 积 和 输入 项 “与” 项 “或” 项 输出 控制 阵 阵 控制 电路 列 列 电路
数据 输入
数据 输出
反馈 输出
PLD的结构与特点（3）
PLD的分类 按集成密度 低密度PLD 高密度PLD(HPLD) 一次性编程PLD 按制造工艺
第7章 可编程逻辑器件及其应用
§7.1 PLD的结构与特点
基本结构与分类
PLD器件的电路表示方法
§7.2 ROM的工作原理与应用
ROM的组成与原理
ROM的应用
第7章 可编程逻辑器件及其应用
§7.3 通用阵列逻辑器件GAL
GAL器件的基本结构 GAL器件的应用与开发
{end}
PLD的结构与特点（1）
数字逻辑器件的分类
标准产品 (逻辑门、触发器、译码器等） （微处理器、单片机等） 由软件配置的LSI器件
专用集成电路ASIC (Application Specific Integratal Circuit)
全定制 半定制 可编程逻辑器件PLD (Programmable Logic Device)
地址译码器
ROM的基本结构
地址 线
A0 A1
存贮矩阵 输出缓冲器
字线
存贮容量
W0 W 地址 1 译码 存贮矩阵 器 An1 W2n 1

2 m
210 m 1K m
n
输出缓冲器

位线
Dm1
D1 D0
地址 ROM 字线 数据 (位线) 3） 的应用（
0 1 0 0 0 0 0 0
FC A B C
ROM的应用（10）
FA AB C AB C ABC ABC
ROM阵列为：
W0 W1
FB A BC A BC
FC A B C
W3
W4
W2
A B
1 1


C


W5

W6
输出多路 开关
输出多路开关OMUX（二选 一）：控制直接由组合电路输出 还是寄存器输出。
反馈多路 开关
GAL器件的基本结构(6)
乘积项多 路开关 多路开关的状态，取决于 结构控制字中AC0和AC1(n) 位的值，这些值可通过编程 决定。 如：AC0 AC1(n) --控制输出多路开关
三态多路 开关
构成字符发生器
构成波形发生器
将字符的点阵预先存储在ROM中，然后顺序给出地址码， 从存储矩阵中逐行读出字符的点阵，并送入显示器即可显示出 字符。
ROM的应用（6）
ROM阵列
结构表示 例1:试写出如图所示 ROM阵列中所有存储的逻辑函 数 L1、 L2 、L3 和 L4 的表达式。
A A B B