数字频率计课程设计报告书

课程设计任务书

学生：覃朝光专业班级：通信1103 指导教师：工作单位：信息工程学院

题目: 数字频率计的设计与实现

初始条件：

本设计既可以使用集成脉冲发生器、计数器、译码器、单稳态触发器、锁存器、放大器、整形

电路和必要的门电路等，也可以使用单片机系统构建简易频率计。用数码管显示频率计数值。

要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求）

1、课程设计工作量：1周。

2、技术要求：

1）设计一个频率计。要求用4位7段数码管显示待测频率，格式为0000Hz。

2）测量频率围：10~9999Hz。

3）测量信号类型：正弦波、方波和三角波。

4）测量信号幅值：0.5~5V。

5）设计的脉冲信号发生器，以此产生闸门信号，闸门信号宽度为1s。

6）确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出

总体电路原理图，阐述基本原理。

3、查阅至少5篇参考文献。按《理工大学课程设计工作规》要求撰写设计报告书。全文用A4

纸打印，图纸应符合绘图规。

时间安排：

1、 2013年5 月17日，布置课设具体实施计划与课程设计报告格式的要求说明。

2、 2013 年 6 月 18 日至 2013 年 6 月 22 日，方案选择和电路设计。

3、 2013 年 6 月 22 日至 2013 年 7 月 1 日，电路调试和设计说明书撰写。

4、 2013年 7月 5日，上交课程设计成果及报告，同时进行答辩。

指导教师签名：年月日

系主任（或责任教师）签名：年月日

目录

摘要 (3)

1电路的设计思路与原理 (4)

1.1电路设计方案的选择 (4)

1.1.1方案一：利用单片机制作频率计 (4)

1.1.2方案二：利用锁存器与计数器制作频率计 (4)

1.1.3方案三：利用定时电路与计数器制作频率计 (5)

1.1.4方案确定 (6)

1.2 原理及技术指标 (6)

1.3 单元电路设计及参数计算 (8)

1.3.1时基电路 (8)

1.3.2放大整形电路 (9)

1.3.3逻辑控制电路 (9)

1.3.4计数器 (11)

1.3.5锁存器 (12)

1.3.6译码电路 (13)

2仿真结果及分析 (13)

2.1仿真总图 (13)

2.2单个元电路仿真图 (14)

2.3测试结果 (16)

3测试的数据和理论计算的比较分析 (16)

4制作与调试中出现的故障、原因及排除方法 (16)

4.1故障a (17)

4.2故障b (17)

4.3故障c (17)

4.4故障d (17)

4.5故障e (18)

5 心得体会 (18)

6参考文献 (18)

数字频率计设计

摘要

数字频率计是一种用十进制数字，显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号，方波信号以及其他各种单位时间变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，显示直观，所以经常要用到数字频率计。

频率测量中直接测量的数字频率计主要由四个部分构成：时基（T）电路、输入电路、计数显示电路以及控制电路。在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形、微分操作之后形成方波信号，加到与非门的另一个输入端上.该与非门起到主阀门的作用,在与非门第二个人输入端上加阀门控制信号,控制信号为低电平时阀门关闭,无信号进入计数器;控制信号为高电频时,阀门开启整形后的信号进入计数器,若阀门控制信号取1s,则在阀门时间1s计数器得到的脉冲数N就是被测信号的频率.

在普通的电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速的跟踪捕捉到被测信号频率的变化。正是由于频率计能够快速准确的捕捉到被测信号频率的变化，因此，频率计拥有非常广泛的应用围。

本课程次设计是基于TTL系列芯片的简易数字频率计,数字频率计应用所学的数字电路和模拟电路的知识进行设计。在设计过程中，所有电路仿真均基于Mulstisim仿真软件。

关键词：周期；频率；时基电路;锁存器;计数器;数码管;

1电路的设计思路与原理

1.1电路设计方案的选择

根据课程设计任务书中的要求，及我们对频率计数器的了解，大致可以设计出以下三种方案。

1.1.1方案一：利用单片机制作频率计

如图1所示，此方案是采用单片机程序处理输入信号并且将结果直接送往LED显示，为了提高系统的稳定性，输入信号前进行放大整形，在通过A/D转换器输入单片机系统，采用这种方法可大大提高测试频率的精度和灵活性，并且能极大的减少外部干扰，采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。但采用这种方案相对设计复杂度将会大大提高并且采用单片机系统成本也会大大提高。

图1.1-1 方案一框架图

1.1.2方案二：利用锁存器与计数器制作频率计

图2 是利用锁存器和计数器设计的数字频率计的组成框图，其基本原理是被测信号首先经放大电路、整形电路后，它的幅值改变了但它的频率没有改变，所以能得到计数器所要求的脉冲信号。时钟电路产生时间基准信号，分频后控制计数与保持状态。当其高电平时，计数器计数；低电平时，计数器处于保持状态，数据送入锁存器进行锁存显示。然后对计数器清零，准备下一次计数。

图1.1-2 方案二框架图

1.1.3方案三：利用定时电路与计数器制作频率计

如图3所示为数字频率计系统原理总框图，被测量信号经过放大与整形电路传入十进制计数器，变成矩形波信号，此时数字频率计与被测信号的频率相同，时基电路提供标准时间基准信号，此时利用所获得的基准信号来触发控制电路，进而得到一定宽度的闸门信号，计数时1S，闸门开通，被测量的脉冲信号通过闸门，其计数器开始计数，当1s至1.25S 闸门关闭，停止计数,所得的数字N就是其频率.