格雷码、二进制转换电路,vhdl南京理工大学紫金学院实验报告,eda
南京理工大学EDA设计(一)实验报告
南京理⼯⼤学EDA设计(⼀)实验报告(此⽂档为word格式,下载后您可任意编辑修改!)⽬录实验⼀单级放⼤电路的设计与仿真 (2)⼀、实验⽬的 (2)⼆、实验要求 (2)三、实验原理图 (3)四、实验过程及结果 (3)1、电路的饱和失真和截⽌失真分析 (3)2、三极管特性测试 (7)3.电路基本参数测定 (10)五、数据分析 (14)六、实验感想 (14)实验⼆差动放⼤电路的设计与仿真 (15)⼀、实验⽬的 (15)⼆、实验要求 (15)三、实验原理图 (15)四、实验过程及结果 (17)1、电路的静态分析 (17)2.电路电压增益的测量 (23)五、数据分析 (26)六、实验感想 (27)实验三反馈放⼤电路的设计与仿真 (27)⼀、实验⽬的 (27)⼆、实验要求 (27)三、实验原理图 (27)四、实验过程及结果 (28)1.负反馈接⼊前后放⼤倍数、输⼊电阻、输出电阻的测定 (28)2.负反馈对电路⾮线性失真的影响 (32)五、实验结论 (37)六、实验感想 (37)实验四阶梯波发⽣器电路的设计 (38)⼀、实验⽬的 (38)⼆、实验要求 (38)三、电路原理框图 (38)四、实验过程与仿真结果 (39)1.⽅波发⽣器 (39)2.微分电路 (40)3.限幅电路 (42)4.积分电路 (43)5.⽐较器及电⼦开关电路 (45)五、实验思考题 (46)六、实验感想 (47)写在后⾯的话对此次EDA设计的感想 (47)问题与解决 (47)收获与感受 (48)期望与要求 (48)实验⼀单级放⼤电路的设计与仿真⼀、实验⽬的1.掌握放⼤电路静态⼯作点的调整和测试⽅法2.掌握放⼤电路的动态参数的测试⽅法3.观察静态⼯作点的选择对输出波形及电压放⼤倍数的影响⼆、实验要求1.设计⼀个分压偏置的胆管电压放⼤电路,要求信号源频率10kHz(峰值1—10mV),负载电阻,电压增益⼤于80.2.调节电路静态⼯作点(调节偏置电阻),观察电路出现饱和失真和截⽌失真的输出信号波形,并测试对应的静态⼯作点值。
(最新版)南京理工大学EDA设计实验报告
摘要通过实验学习和训练,掌握基于计算机和信息技术的电路系统设计和仿真方法。
要求:1. 熟悉Multisim软件的使用,包括电路图编辑、虚拟仪器仪表的使用和掌握常见电路分析方法。
2. 能够运用Multisim软件对模拟电路进行设计和性能分析,掌握EDA设计的基本方法和步骤。
Multisim常用分析方法:直流工作点分析、直流扫描分析、交流分析。
掌握设计电路参数的方法。
复习巩固单级放大电路的工作原理,掌握静态工作点的选择对电路的影响。
了解负反馈对两级放大电路的影响,掌握阶梯波的产生原理及产生过程。
关键字:电路仿真 Multisim 负反馈阶梯波目次实验一 (1)实验二.............................................................................................11实验三 (17)实验一单级放大电路的设计与仿真一、实验目的1.设计一个分压偏置的单管电压放大电路,要求信号源频率5kHz(峰值10mV) ,负载电阻5.1kΩ,电压增益大于50。
2.调节电路静态工作点(调节电位计),观察电路出现饱和失真和截止失真的输出信号波形,并测试对应的静态工作点值。
3.调节电路静态工作点(调节电位计),使电路输出信号不失真,并且幅度尽可能大。
在此状态下测试:①电路静态工作点值;②三极管的输入、输出特性曲线和β、r be 、r ce值;③电路的输入电阻、输出电阻和电压增益;④电路的频率响应曲线和f L、f H值。
二、实验要求1.给出单级放大电路原理图。
2.给出电路饱和失真、截止失真和不失真且信号幅度尽可能大时的输出信号波形图,并给出三种状态下电路静态工作点值。
3.给出测试三极管输入、输出特性曲线和β、r be 、r ce值的实验图,并给出测试结果。
4.给出正常放大时测量输入电阻、输出电阻和电压增益的实验图,给出测试结果并和理论计算值进行比较。
南京理工大学EDA设计实验报告
目录设计一单级放大电路设计 (3)一、设计要求 (3)二、实验原理图 (3)三、实验过程及测试数据 (3)1. 调节电路静态工作点,测试电路饱和失真、截止失真和不失真的输出信号波形图,以及三种状态下电路静态工作点值。
(3)2. 在正常放大状态下,测试三极管输入、输出特性曲线以及、的值。
(7)3. 在正常放大状态下,测试电路的输入电阻、输出电阻和电压增益。
.94. 在正常放大状态下,测试电路的频率响应曲线和、值。
(10)四、实验数据整理 (11)五、实验数据分析 (11)设计二差动放大电路设计 (13)一、设计要求 (13)二、实验原理图 (13)三、实验过程及测试数据 (13)1.双端输出时,测试电路每个三极管的静态工作点值和、、值。
(13)2. 测试电路双端输入直流小信号时,电路的、、、值。
173. 测试射级恒流源的动态输出电阻。
(21)四、实验数据整理 (21)五、实验数据分析 (22)设计三负反馈放大电路设计 (24)一、设计要求 (24)二、实验原理图 (24)三、实验过程及测试数据 (24)1. 测试负反馈接入前,电路的放大倍数、输入电阻、输出电阻。
(24)2. 测试负反馈接入后,电路的放大倍数、输入电阻、输出电阻并验证。
(25)3. 测试负反馈接入前,电路的频率特性和、值,以及输出开始出现失真时的输入信号幅度。
(27)4. 测试负反馈接入后,电路的频率特性和、值,以及输出开始出现失真时的输入信号幅度。
(28)四、实验数据整理 (30)五、实验数据分析 (31)设计四阶梯波发生器设计 (31)一、设计要求 (31)二、实验原理图 (32)三、实验过程及与仿真结果 (32)1.方波发生器 (33)2.方波电路+微分电路 (34)3.方波电路+微分电路+限幅电路 (35)4.方波电路+微分电路+限幅电路+积分电路 (36)5.阶梯波发生总电路 (36)四、实验结果分析 (38)五、技术改进 (38)设计一单级放大电路设计一、设计要求1.设计一个分压偏置的单管电压放大电路,要求信号源频率20kHz,峰值5mV,负载电阻1.8kΩ,电压增益大于50。
格雷码、二进制转换及译码电路
EDA技术与应用实验报告实验名称:格雷码、二进制转换及译码电路姓名:陈丹学号:2班级:电信(2)班时间:南京理工大学紫金学院电光系一、实验目的1)学习用VHDL代码描述组合逻辑电路的方法。
2) 掌握when….else….,generate和case并行语句的使用。
二、实验原理1)学习VHDL的when….else….,generate和case并行语句。
2)利用when….else….并行语句描述4位二进制码/格雷码转换电路。
3)利用generate并行语句描述n位格雷码/二进制码转换电路。
4)利用case并行语句实现译码电路。
5)利用实验箱验证所设计的电路的正确性,要求将输入输出的数据用数码管显示。
三、实验内容1、二进制转换为格雷码4位二进制格雷码转换的真值表如图所示:建立工程,输入代码先建立工程,工程命名为“btog”,顶层文件名为“btog”。
选择“file→new”,在弹出的窗口中选择“VHDL File”建立“VHDL”文件。
在新建的VHDL文件中输入二进制格雷码转换的VHDL代码,将文件保存。
二进制转换为格雷码的代码:编译仿真对当前文件进行编译,编译通过以后建立仿真波形,保存为“”.为波形文件添加节点,将“end time”设置为100μs ,将输入输出编组,并为输入信号赋值,其中“start value”为“0000”,“count every”设置为5μs.其波形如下:仿真结果2、generate语句实现格雷码转换为二进制对于n位二进制转换为格雷码的码转换电路,转换表达式如下:Bn=GnBi=Gi⊕B(i+1)建立工程,输入代码先建立工程,工程命名为“gtob”,顶层文件名为“g_to_b2”。
选择“file→new”,在弹出的窗口中选择“VHDL File”建立“VHDL”文件。
在新建的VHDL文件中输入格雷码二进制转换的VHDL代码,将文件保存。
转换代码:编译仿真对当前文件进行编译,编译通过以后建立仿真波形,保存为“”.为波形文件添加节点,将“end time”设置为100μs ,将输入输出编组,并为输入信号赋值,其中“start value”为“0000”,“count every”设置为5μs.其波形如下:3、case语句实现译码电路代码描述:仿真波形:4、管脚配置利用实验箱的模式6来验证设计电路的正确性。
南理工EDA设计实验报告
南京理工大学EDA设计(Ⅰ)实验报告作者: 周竹青学号:914000720215 学院(系):教育实验学院专业: 自动化吴少琴指导老师:实验日期: 10.10--- 10.132016年 10月摘要本次EDA实验主要由四个实验组成,分别是单级放大电路的设计与仿真、差动放大电路的设计与仿真、负反馈放大电路的设计与仿真、阶梯波发生器电路的设计。
通过电路的设计和仿真过程,进一步强化对模拟电子线路知识的理解和应用,增强实践能力和对仿真软件的运用能力。
关键词EDA 设计仿真AbstractThe EDA experiment mainly consists of four experiments, respectively. The design and Simulation of single stage amplifier, differential amplifier circuit,the negative feedback amplifier circuit and ladder wave generator circuit. Through the circuit design and simulation process, We can further strengthen the understanding and application of analog electronic circuit knowledge and enhance practical ability and the ability to use simulation software.Keywords EDA simulation design目录实验一单级放大电路的设计与仿真 (4)实验二差动放大电路的设计与仿真 (17)实验三负反馈放大电路的设计与仿真 (26)实验四阶梯波发生器电路的设计与仿真 (38)结论 (58)参考文献 (58)实验一单级放大电路的设计与仿真一、实验目的1、掌握放大电路静态工作点的调试方法。
南理工EDA实验一报告
南京理工大学EDA设计(Ⅰ)实验报告作者: 蒋华熔学号:1104210121 学院(系):电子工程与光电技术学院专业: 电子信息工程指导老师:吴少琴实验日期: 2013/8/26~2013/8/292013 年 9 月摘要EDA 技术的发展, 大大缩短了电子系统开发的周期, 且已成为开发技术的主流,EDA 综合实验开发, 为培养学生掌握EDA 技术的设计方法和微机控制技术在EDA 设计中的应用提供帮助,EDA 技术作为电子设计领域中的新兴技术,具有传统电子设计方法不可替代的高效、实用优势, 对于理工科, 尤其是电类相关专业学生及设计人员是必不可少的设计工具的熟练掌握这门技术尤为重要,EDA 综合实验的开发充实了专业课程的实验内容, 改进了实验方法与手段, 为学生创建了一个开放式、综合性的实验教学环境, 有利于培养学生的综合能力和创新能力关键词: EDA仿真实验开发技术元器件工作原理AbstractThe development of EDA technology, greatly shorten the cycle of electronic systems development, and has become the mainstream of development technology, EDA experiment development, and gives the implementation code, for trains the student to master the design method of EDA technology and microcomputer control technology in the application of EDA design help as emerging in the field of electronic design technology, EDA technology with traditional electronic design method is an irreplaceable efficient and practical advantages, for science and engineering, especially in electrical or related professional students and designers are essential design tool for mastering this technology is very important to the comprehensive experiment 1 EDA development enrich experiment contents of professional course, improve the experimental methods and means, for students to create an open, comprehensive experimental teaching environment, to cultivate students' comprehensive ability and innovation ability. The code of programming is given in this paper.Key words :EDA technology ; integrated experiment ;目 录实验一 单级放大电路的设计与仿真 (6)一、实验目的 (6)二、实验要求 (6)三、实验步骤 (6)1、电路的饱和失真和截止失真和最大不失真分析 (7)2、三极管特性测试 (11)3.电路基本参数测定 (17)四、实验小结 (20)实验二 差动放大电路的设计与仿真 (21)一、实验目的 (21)二、实验要求 (21)三、实验步骤 (21)1、电路的原理 (21)2.电路电压增益的测量 (22)四、实验小结 (27)实验三 负反馈放大电路的设计与仿真 (28)一、实验目的 (28)二、实验要求 (28)三、实验步骤 (28)1.负反馈接入前后放大倍数f A 、输入电阻i R 、输出电阻o R 的测定 (29)2.负反馈对电路非线性失真的影响 (36)四、实验小结 (40)实验四 阶梯波发生器电路的设计 (41)一、实验目的 (41)二、实验要求 (41)三、电路步骤 (41)1.方波发生器 (42)2.微分电路 (43)3.限幅电路 (45)4.积分电路 (46)5.比较器及电子开关电路 (47)四、实验小结 (49)参考文献 (50)实验一 单级放大电路的设计与仿真一、 实验目的1.掌握放大电路静态工作点的调整和测试方法;2.掌握放大电路的动态参数的测试方法;3.观察静态工作点的选择对输出波形及电压放大倍数的影响。
南京理工大学EDA(2)实验报告
南京理⼯⼤学EDA(2)实验报告南京理⼯⼤学EDA(2)实验报告--------多功能数字钟学⽣姓名:林晓峰学号:912104220143 专业:通信⼯程指导教师:2014年12⽉10⽇摘要本次实验利⽤QuartusII7.0软件设计了⼀个具有24⼩时计时、保持、清零、快速校时校分、整点报时、动态显⽰等功能的的多功能数字钟。
并利⽤QuartusII7.0软件对电路进⾏了详细的仿真,同时通过SMART SOPC实验箱对电路的实验结果进⾏验证。
报告分析了整个电路的⼯作原理,还分别说明了设计各⼦模块的⽅案和编辑、仿真、并利⽤波形图验证各⼦模块的过程。
并且介绍了如何将各⼦模块联系起来,合并为总电路。
最后对实验过程中产⽣的问题提出⾃⼰的解决⽅法。
并叙述了本次实验的实验感受与收获。
关键词:QuartusII7.0 多功能数字钟保持清零整点报时校时校分动态显⽰ SMART SOPCAbstractThis experiment uses the QuartusII7.0 software todesign one to have 24 hours time, the maintenance, the reset,the fast timing school minute,the integral point reportstime and so on digital clocks.And using the QuartusII software realizes the multi-purpose digital clock simulation. Through the SmartSOPC experiment box, I confirm the result of this experiment.The report analyzes the electric circuit principle of work,and also illustrates the design of each module and editing, simulation, and the process of using the waveformto testing each Sub module. Meanwhile,it describes how the modules together, combined for a total circuit. Finally the experimental problems arising in the process of presenttheir solutions. And describes the experience and resultof this experiment.Keywords:QuartusII7.0 Digital clock maintenancereset time alarm change minute and hour quickly dynamic display SMART SOPC⽬录封⾯ (1)摘要 (2)Abstract (3)⽬录 (4)1.设计要求 (5)2.实验原理 (6)3.模块电路设计 (7)3.1 脉冲发⽣电路 (7)3.2计数器 (10)3.3计时校正电路 (13)3.4整点报时电路 (17)3.5译码显⽰电路 (18)3.6附加电路 (19)4. 总电路图 (20)5.电路下载 (20)6.实验感想和收获 (21)6.1遇到的问题与解决⽅案 (22)6.2收获与感受 (23)6.3期望及要求 (23)7. 参考⽂献 (23)1.设计要求本次EDA设计利⽤Quartus II7.0软件设计⼀个多功能数字钟,并下载到Smart SOPC实验系统中进⾏验证。
南理工EDA1优秀实验报告(含思考题)
南京理工大学EDA设计(Ⅰ)实验报告作者: 耿乐学号:913000710013 学院(系):教育实验学院专业: 机械类指导老师:宗志园实验日期: 2015年9月摘要本报告对单级放大电路、差分放大电路、多级放大反馈电路和简单的阶梯波发生器进行了设计和分析。
文中对电路中各个参数对电路性能的影响做了详细的实验和数据分析,并和理论数据进行对比,帮助我们更深刻的理解模拟电路中理论与实验的关系,指导我们更好的学习。
关键词模拟电路设计实验分析理论对比AbstractThis report on the single-stage amplifier, differential amplifier, feedback circuit and multi-level amplification of the trapezoidal wave generator for a simple design and analysis. The article on the various circuit parameters on circuit performance in detail the experiments and data analysis, and compare data and theory to help us gain a deeper understanding of analog circuits in the relationship between theory and experiment, to guide us to better learning.Keywords Analog Circuit Design Experimental analysis Theoretical comparison目录实验一单级放大电路设计 (1)实验二差动放大电路设计 (11)实验三负反馈放大电路设计 (21)实验四阶梯波发生器设计 (27)单级放大电路设计一、实验要求1.设计一个分压偏置的单管电压放大电路,要求信号源频率10kHz,峰值5mV,负载电阻3.9kΩ,电压增益大于60;2.调节电路静态工作点,观察电路出现饱和失真和截止失真的输出信号波形,并测试对应的静态工作点值;3.在正常放大状态下测试:a.电路静态工作点值;b.三极管的输入、输出特性曲线和β、r be、r ce值;c.电路的输入电阻、输出电阻和电压增益;d.电路的频率响应曲线和f L、f H值。
EDA实验报告含结果图
EDA电子课程实验报告专业:班级:姓名:学号:实验一四人表决器一实验目的1、熟悉Quartus II软件的使用。
2、熟悉EDA-IV实验箱。
3、熟悉EDA开发的基本流程。
二硬件需求1、RC-EDA-IV型实验箱一台;2、RC-EDA-IV型实验箱配套USB-Blaster下载器一个;3、PC机一台。
三实验原理所谓表决器就是对于一个行为,由多个人投票,如果同意的票数过半,就认为此行为可行;否则如果否决的票数过半,则认为此行为无效。
四人表决器顾名思义就是由四个人来投票,当同意的票数大于或者等于3人时,则认为同意;反之,当否决的票数大于或者等于2人时,则认为不同意。
实验中用4个拨挡开关来表示4个人,当对应的拨挡开关输入为‘1’时,表示此人同意;否则若拨挡开关输入为‘0’时,则表示此人反对。
表决的结果用一个LED表示,若表决的结果为同意,则LED被点亮;否则,如果表决的结果为反对,则LED不会被点亮。
四实验内容VHDL程序:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;--------------------------------------------------------------------entity EXP3 isport(k1,K2,K3,K4 : in std_logic;ledag : out std_logic_vector(3 downto 0);m_Result : out std_logic);end EXP3;--------------------------------------------------------------------architecture behave of EXP3 issignal K_Num : std_logic_vector(2 downto 0); signal K1_Num,K2_Num: std_logic_vector(2 downto 0); signal K3_Num,K4_Num: std_logic_vector(2 downto 0);beginprocess(K1,K2,K3,K4)beginK1_Num<='0'&'0'&K1;K2_Num<='0'&'0'&K2;K3_Num<='0'&'0'&K3;K4_Num<='0'&'0'&K4;end process;process(K1_Num,K2_Num,K3_Num,K4_Num,)beginK_Num<=K1_Num+K2_Num+K3_Num+K4_Num;end process;process(K_Num) beginif(K_Num>2) thenm_Result<='1';elsem_Result<='0';end if;end process;end behave;实验电路实验二格雷码转换一实验目的1、了解格雷码变换的原理。
格雷码和二进制的相互转换-vhdl程序
1.B2G_converter1)Screenshot of iSim simulation results:note: from the beginning point at 1,000ns, input(i5binary) changes every other 50nsa)i5binary input from 0 to 6b)i5binary input from 7 to 13c)i5binary input from 14 to 20d)i5binary input from 21 to 27e)i5binary input from 28 to 312)VHDL for Binary-to-Gray-Code converter:------------------------------------------------------------------------------------ Company:-- Engineer:---- Create Date: 13:02:37 09/15/2015-- Design Name:-- Module Name: b2g_converter - Behavioral-- Project Name:-- Target Devices:-- Tool versions:-- Description:---- Dependencies:---- Revision:-- Revision 0.01 - File Created-- Additional Comments:------------------------------------------------------------------------------------library IEEE;use IEEE.STD_LOGIC_1164.ALL;-- Uncomment the following library declaration if using-- arithmetic functions with Signed or Unsigned values--use IEEE.NUMERIC_STD.ALL;-- Uncomment the following library declaration if instantiating-- any Xilinx primitives in this code.--library UNISIM;--use UNISIM.VComponents.all;entity b2g_converter isPort ( i5Binary : in STD_LOGIC_VECTOR (4 downto 0);o5GrayCode : out STD_LOGIC_VECTOR (4 downto 0));end b2g_converter;architecture Behavioral of b2g_converter issignal gbuffer: std_logic_vector (4 downto 0);begino5GrayCode<=gbuffer;gbuffer(4)<=i5Binary(4);label1:for i in 3 downto 0 generategbuffer(i)<= i5Binary(i+1) xor i5Binary(i);end generate;end Behavioral;2.G2B_converter1)Gray-code-to-Binary conversionFrom the combinational logic described for gray-code-to-binary conversion, we obtain:Thus, for a n-bit graycode number g, g=g(n-1)g(n-2)…g(2)g(1)g(0), the corresponding n-bit binary number b, b=b(n-1)b(n-2)…b(2)b(1)b(0) is computed using the following description:b(n-1)=g(n-1) for the MSB, andb(i)= g(i) b(i+1) for bits in position 0 to n-22)Screenshot of iSim simulation results:note: from the beginning point at 1,000ns, input(i5graycode) changes every other 50nsa)i5graycode input from 0 to 6b)i5graycode input from 7 to 13c)i5graycode input from 14 to 20d)i5graycode input from 21 to 27e)i5graycode input from 28 to 313)VHDL for Gray-Code-to-Binary converter:------------------------------------------------------------------------------------ Company:-- Engineer:---- Create Date: 15:20:03 09/15/2015-- Design Name:-- Module Name: g2b_converter - Behavioral-- Project Name:-- Target Devices:-- Tool versions:-- Description:---- Dependencies:---- Revision:-- Revision 0.01 - File Created-- Additional Comments:------------------------------------------------------------------------------------ library IEEE;use IEEE.STD_LOGIC_1164.ALL;-- Uncomment the following library declaration if using-- arithmetic functions with Signed or Unsigned values--use IEEE.NUMERIC_STD.ALL;-- Uncomment the following library declaration if instantiating-- any Xilinx primitives in this code.--library UNISIM;--use UNISIM.VComponents.all;entity g2b_converter isPort ( i5GrayCode : in STD_LOGIC_VECTOR (4 downto 0);o5Binary : out STD_LOGIC_VECTOR (4 downto 0)); end g2b_converter;architecture Behavioral of g2b_converter issignal bbuffer: std_logic_vector (4 downto 0);begino5Binary <= bbuffer;bbuffer(4)<= i5GrayCode(4);label1:for i in 3 downto 0 generatebbuffer(i)<= bbuffer(i+1) xor i5GrayCode(i); end generate;end Behavioral;。
南京理工大学EDA2实验报告
南京理工大学EDA(二)实验报告学号:姓名:学院:指导老师:时间: 2014年11月30日摘要:本实验通过使用 QuartusⅡ软件,并结合数字逻辑电路的知识设计多功能数字钟,可以实现正常的时、分、秒的计数功能,分别由六个数码管显示计时,可以利用开关实现系统的计时保持、清零和校分、校时、校星期的功能。
同时,该电路系统还可以完成在59'53'', 59'55'', 59'57''低音报时, 59'59''高音报时的基本功能。
在此基础上,本实验还设计了扩展功能,包括星期计时、校星期以及通过开关与门电路切换到秒表计时的功能。
我原本还尝试设计闹钟的功能,但是闹钟的扩展功能还不够完善,目前完成了切换显示部分,但是报时还存在缺陷。
在利用 QuartusⅡ进行相应的设计、仿真、调试后下载到 SmartSOPC 实验系统上验证设计的正确性。
关键词:QuartusII,数字钟,分频,计时显示,保持清零,校分校时校星期,报时,星期计数,秒表Abstract:This experiment is based on QuartusⅡ,with the help of knowledge regarding the digital logic circuits and system design,to design a multifunctional digital clock. The basic function of the multifunctional digital clock is a 24-hour timer, and the exact time can be showed by six led lights. Also we can achieve the functions like time keeping, clearing and time and week adjusting by using the switches. Beyond the basic function, I improved the multifunctional digital clock and it can beep in low frequency at 59'53'', 59'55'', 59'57'' and in high frequency at 59'59''. Based onthis the basic design,I also design extra functions,including week timer ,week-time adusting and the stopwatch which can be exchanged by using the switchs and several circuits of logic and doors.Also I intended to design the alarm clock.,but unfortunately,the extra function of alarm clock is not perfect.Currently,I just have finished the functions containing the parts of exchange and display.But the part of beeping still needs improved.All the designing and simulating work are based on QuartusⅡ. After all the work finished on computer, I downloaded the final circuit to SmartSOPC experiment system to test the accuracy of the design.Key words: QuartusⅡ, digital clock ,reckon by time and display,time keeping and clearing, time adjusting, chiming, week timer,stopwatch目录一、题目简介 (5)二、设计要求 (5)三、方案论证 (5)四、设计原理 (6)1 脉冲发生器 (6)2 计数器设计 (9)3 计时电路、校正电路 (12)4 报时电路 (15)5 译码显示器 (16)五、附加功能 (18)1 星期功能 (18)2 秒表功能 (18)3 倒计时器 (18)4 开关复用 (19)5 切换电路............................................................................................. 错误!未定义书签。
VHDL实验报告
VHDL实验报告5090309160 庄炜旭实验三. 4位可逆计数器,4位可逆二进制代码-格雷码转换器设计一.实验目的学习时序电路的设计,仿真和硬件测试,进一步熟悉VHDL设计技术1. 学习4位可逆计数器的设计2. 学习4位可逆二进制代码-格雷码转换器设计二.实验内容设计4位可逆计数器,及4位可逆二进制代码-格雷码转换器,并仿真,下载。
[具体要求]1.4位可逆计数器a)使用CLOCK_50作为输入时钟,其频率为50MHz(对于频率大于50Hz的闪烁,人眼会看到连续的光),因而,对其进行225的分频后,再用于时钟控制。
(可利用实验一)b)使用拨码开关SW17作为模式控制,置‘1’时为加法计数器,置‘0’时为减法计数器,同时使用LEDR17显示SW17的值。
c)使用KEY3作为异步复位开关(按下时为0,不按为1),当为加法计数器时,置“0000”,当为减法计数器时,置“1111”。
d)使用LEDR3,LEDR2,LEDR1,LEDR0作为转换后的输出结果显示,LEDR3为高位,LEDR0为低位。
2.4位可逆二进制代码――格雷码转换器a)使用拨码开关SW17作为模式控制,置‘1’时为二进制代码―>格雷码转换,置‘0’时为格雷码―>二进制代码,同时使用LEDR17显示SW17的值。
b)使用拨码开关SW3, SW2, SW1, SW0作为输入的被转换数,SW3为高位,SW0为低位。
c)使用LEDR3,LEDR2,LEDR1,LEDR0作为转换后的输出结果显示,LEDR3为高位,LEDR0为低位。
三.管脚设定SW[0]PIN_N25SW[1]PIN_N26SW[2]PIN_P25SW[3] PIN_AE14SW[17] PIN_V2LEDR[0] PIN_AE23LEDR[1] PIN_AF23LEDR[2] PIN_AB21LEDR[3] PIN_AC22LEDR[17] PIN_AD12KEY[3] PIN_W26CLOCK_50 PIN_N2四.相关知识二进制代码与格雷码相互转换格雷码(Gray Code,简称G码)是典型的循环码,它是由二进制码(Binary,简称 B 码)导出的。
南理工EDA实验报告
课程作业课程名称EDA 设计(I)实验题目名称EDA 设计(I)实验报告学生学院电子工程与光电技术学院专业班级电子信息工程666班学号66666666学生姓名xx指导教师xxx2016年9月EDA设计(Ⅰ)实验报告目录实验一单级放大电路设计与仿真 (4)一、实验要求 (4)二、实验原理图 (4)三、实验过程与结果 (3)1. 三极管特性测试 (5)2. 静态工作点的调节 (6)3. 电路基本参数测定 (9)四、数据表 (12)五、数据分析 (12)实验二差动放大电路设计与仿真 (13)一、实验要求 (13)二、实验原理图 (13)三、实验过程与结果 (14)1. 电路的静态分析 (14)2. 电路电压增益的测量 (20)四、数据表 (23)五、数据分析 (23)实验三负反馈放大电路设计与仿真 (25)一、实验要求 (25)二、实验原理图 (25)三、实验过程与结果 (26)1. 负反馈接入前后电路放大倍数、输入、输出电阻和频率特性的测定 (26)EDA设计(Ⅰ)实验报告2. 负反馈对对电路非线性失真的影响 (31)四、数据表 (34)实验四阶梯波发生器设计与仿真 (35)一、实验要求 (35)二、实验原理图 (35)三、实验过程与结果 (36)1. 方波发生器 (36)2. 微分电路 (36)3. 限幅电路 (36)4. 积分电路 (37)5. 比较器及电子开关电路 (37)四、数据分析 (38)五、实验小结 (45)实验一单级放大电路设计一、实验目的(1)设计一个分压偏置的单管电压放大电路,要求信号源频率5kHz,峰值5mV ,负载电阻5.1kΩ,电压增益大于70。
(2)调节电路静态工作点,观察电路出现饱和失真、截止失真和正常放大的输出信号波形,并测试对应的静态工作点值。
(3)在正常放大状态下测试:3.1三极管的输入、输出特性曲线和 、rbe 、rce值;3.2电路的输入电阻、输出电阻和电压增益;3.3电路的频率响应曲线和fL、fH值。
南京理工大学EDA(Ⅰ) 优秀报告
实验报告目录设计一—单级放大电路设计 (1)一、设计要求 (1)二、实验原理图 (1)三、仿真测试图及数据 (2)四、数据整理 (13)五、数据分析 (15)设计二—差动放大电路设计 (16)一、设计要求 (16)二、实验原理图 (16)三、仿真测试图及数据 (17)四、数据整理 (25)五、数据分析 (27)设计三—负反馈放大电路设计 (29)一、设计要求 (29)二、实验原理图 (29)三、仿真测试图及数据 (30)四、数据整理 (39)设计四—阶梯波发生器设计 (40)一、设计要求 (40)二、实验原理图 (40)三、电路的工作原理及分段波形 (42)四、阶梯波波形参数 (47)五、思考题 (48)六、改进与创新 (49)设计一—单级放大电路设计一、设计要求1.设计一个分压偏置的单管电压放大电路,要求信号源频率20kHz,峰值5mV ,负载电阻1.8kΩ,电压增益大于50。
2.调节电路静态工作点,观察电路出现饱和失真和截止失真的输出信号波形,并测试对应的静态工作点值。
3.在正常放大状态下测试:①电路静态工作点值;②三极管的输入、输出特性曲线和 、r be 、r ce值;③电路的输入电阻、输出电阻和电压增益;④电路的频率响应曲线和f L、f H值。
二、实验原理图上图即为一个阻容耦合分压偏置的单管电压放大电路,主要由三极管Q1,偏置电阻R3、R4,射极电阻、反馈电阻R3,耦合电容C1、C3,旁路电容C2,负载电阻R6构成。
偏置电阻R3、R4将VCC分压后加到三极管基极,通过改变偏置电阻阻值即可改变静态工作点。
下文称此图为基本电路图。
三、仿真测试图及数据1、在要求信号源频率20kHz,峰值5mV ,负载电阻1.8kΩ时电压增益通过测量输入、输出电压即可求得电压增益,如下:由上图数据可求得电压增益:A u=u ou i=192.105mV3.535mV=54.34符合题目要求。
2、输入、输出电阻测量输入电阻:由上图数据可得:R i=u ii i=3.535mV968.136nA=3651Ω输出电阻:由上图数据可得:R o=u oi o=3.535mV743.943nA=4752Ω正常放大波形图:正常放大时静态工作点值:由此可以得到:β=I CQI BQ=1.0964mA5.21593μA=210在静态工作点过高时,输入信号的正半波超过了三极管的放大能力,进入饱和状态,造成饱和失真,对应的输出波形就是输出波形底部失真。
格雷码、二进制码转换
entity and_gate is port(a,b: IN std_logic; y: out std_logic); end and_gate; architecture rhl of and_gate is begin y<=a and b; end rhl;
条件句中的“=>”不是操作符,只相当于“THEN”作用。
南理工紫金学院
EDA设计实验
由于case属于顺序语句, 在VHDL中顺序语句只能存 在与进程中。
南理工紫金学院
VHDL 常用基本语句
EDA设计实验
进程语句
进程主要用于描述顺序语句,其格式如下:
标记:process (敏感信号表 ) --变量声明语句; begin --顺序语句 end process; 敏感信号(包括端口信号)指那些值发生改变后能引起 进程语句执行的信号。当敏感信号发生改变时,进程启 动,begin和end之间的语句从上到下顺序执行一次,然 后返回进程语句开始,等待下一次敏感信号的变化。因 此进程语句有两种状态:等待状态和执行状态。 南理工紫金学院
1 声明部分包括:结构体所用的内部信号及数据类型; 元件例化声明。
2 结构体部分主要包括:并行语句信号赋值; 进程(顺序语句); 元件例化语句。 3 最后以end结束结构体部分。 南理工紫金学院
EDA设计实验
逻辑运算符
And(与),Or(或),Not(非), Nand(与非),Nor(或非),Xor(异或), Xnor(同或)。
EDA设计实验
第二节 格雷码、二进制码转换
南理工紫金学院
EDA设计实验
实验内容
EDA(VHDL编程)实验报告
2008年EDA(VHDL编程)实验报告本实验要求用VHDL语言实现基础篇实验部的实验三、四、五。
在编程过程我运用了if 语句,case语句及元件例化语句等主要方式实现了相关逻辑功能的实现。
通过本次实验让我加深了对电子设计自动化的实际认识。
巩固了软件MAX+plus II的基本使用方法,进一步认识了软件编译及仿真的原理及器件下载等基本内容自身的实验能力和实验水平有所提高。
实验三触发器功能模拟一、实验目的:1、掌握触发器功能的测试方法。
2、掌握基本RS触发器的组成及工作原理。
3、掌握集成JK触发器和逻辑功能及触发方式。
4、掌握几种主要触发器之间相互转换的方法。
5、通过实验,体会CPLD芯片的高集成度和多I/O口。
二、硬件要求:主芯片:EP1K10TC100—3,时钟源,按键开关,拨码开关,LED灯。
三、实验内容:将基本RS触发器,同步RS触发器,集成J-K触发器,D触发器同时集成在一个CPLD 芯片中模拟其功能,并研究其相互转化的方法。
实验的具体实现要连线测试。
四、实验原理图图2—3—1五、程序实现:library ieee;use ieee.std_logic_1164.all;entity test1 isport(j,k,clk,d,sd,rd,sd2,rd2: in std_logic;nqjk,qjk,nqrs,qrs,qrs2,nqrs2,qd,nqd: buffer std_logic);end entity test1;architecture one of test1 issignal q0,q1,q2,q3,q4,q5: std_logic; 定义信号作为中间连线beginprocess(clk,sd,rd)beginq4<=not(nqrs and sd);q5<=not(qrs and rd);if clk'event and clk='1' then 判断上升沿if (sd and rd)='1' then sd和rd都为1这时触发器q0<=(j and nqjk) or ((not k) and qjk); 正常工作状态,按激励公式q1<=d; 编写程序q2<=not d;q3<=(rd2 and (not qrs2)) or sd2;elsif (sd xor rd)='1' then 此时有清零信号或者是置1信号时分析当q0<=rd; 它是sd=0,rd=1时q0,q1,q3都置1所以与rd信号一样q1<=rd; 当sd=1,rd=0时q0,q1,q3都置0所以仍与rd信号一样q3<=rd; 所以两种情况下只需如左边程序赋值即可end if;end if;end process;qjk<=q0;nqjk<=not q0;qd<=q1;nqd<=q2;qrs2<=q3;nqrs2<=not q3;qrs<=q4;nqrs<=q5;end architecture one;在图中的D触发器和jk触发器的PRN和CLRN只对低电平有效当PRN=0则输出置1当CLRN=0则输出为0,且两则不能同时为0.下图为编译结果六、实验报告填下述表一,表二,表三,表四。
南京理工大学EDA(Ⅱ)VHDL 优秀
EDA(Ⅱ)姓名:w学号:9121043301时间:2014年12月指导老师:谭雪琴多功能数字时钟设计摘要这是EDA(Ⅱ)的实验报告。
本实验通过QUARTUS Ⅱ软件,采用模块化设计思想,完成一个多功能数字时钟。
按照要求,其基本功能有18小时计时,保持,清零,校正时间,整点报时等,在此基础上,有加了闹钟(可设置),秒表,和闹钟音乐等附加功能,同时,为了更加人性化,本文设计了一个控制中心,来统筹设置各个功能,并为时间,闹钟设置时加入位置闪烁功能。
本文的实验电路采用VHDL语言设计,利用quartusⅡ进行相应的设计、仿真、调试,最后下载到实验箱上进行运行,结果达到预期设计目的,验证了设计的正确性。
关键词多功能数字时钟 QUARTUS Ⅱ VHDLABSTRACT This is the EDA ( II ) report of the experiment. This experiment through the QUARTUS II software, uses the modular design thought, the completion of a multi function digital clock. In accordance with the requirements of the basic function of a 18 hour time, maintain, clear, correction time, the whole point timekeeping, on this basis, with the alarm clock (set), stopwatch, alarm clock music and other additional features, at the same time, in order to be human, this paper designed acontrol center, to co-ordinate all function, and for the time, adding position flashing function alarm clock settings. Using VHDL language to design the experimentcircuit in this paper, using the Quartus II to carry on the corresponding design,simulation and debugging, finally downloaded to the experimental box on the run,the results meet the expected design objective, to verify the correctness of the design.KEYWORD Multi Function Digital Clock QUARTUS Ⅱ VHDL目录一、设计要求 (1)1、基本要求 (1)2、提高要求 (1)二、方案论证 (1)三、各子模块设计原理及其仿真 (4)3.1.1分频模块设计 (4)3.1.2 分频模块仿真图 (5)3.2.1计数模块设计 (6)3.2.2计时模块仿真图 (8)3.3.1闹钟模块 (10)3.3.2闹钟模块仿真图 (11)3.4.1报时模块 (12)3.4.2报时模块仿真图 (13)3.5.1显示模块 (14)显示模块仿真图 (17)3.5.2显示选择模块 (18)显示选择模块仿真图 (18)3.6.1秒表模块 (19)3.6.2 秒表模块仿真图 (21)3.7.1音乐模块 (22)3.8.1控制中心模块 (24)四、编程下载 (26)五、结论 (28)六、实验感想 (28)1、实验过程中遇到的问题及解决问题的方法 (28)2、实验的收获和感受 (28)七、参考文献 (28)一、设计要求1、基本要求①能进行正常地完成从00:00:00到17:59:59的计时功能;②分别由六个数码管显示时分秒的计时;③使时钟具有整点报时功能(当时钟计到59’49”时开始报时,在59’49”, 59’51”,59’53”, 59’55”,59’57”时报时频率为512Hz,59’59”时报时频率为1KHz);④时间校正功能。
[工学]南京理工大学EDA1实验报告
EDA设计(一)实验报告实验一单级放大电路的设计与仿真一.实验要求设计一个分压偏置的单管电压放大电路,要求信号源频率5kHz(峰值10mV) ,负载电阻5.1kΩ,电压增益大于50。
调节电路静态工作点(调节电位计),观察电路出现饱和失真和截止失真的输出信号波形,并测试对应的静态工作点值。
调节电路静态工作点(调节电位计),使电路输出信号不失真,并且幅度最大。
在此状态下测试:1、电路静态工作点值;2、三极管的输入、输出特性曲线和 、 Rbe 、Rce值;3、电路的输入电阻、输出电阻和电压增益;4、电路的频率响应曲线和fL、fH值。
二.实验原理三极管在工作正常放大区时,可以起到放大的作用。
但三极管工作在放大区的前提是直流电源为三极管提供合适的静态工作点。
如果三极管的静态工作点不合适,则会导致放大出现饱和或截至失真,而不能正常放大。
当三极管工作在合适的静态点时,三极管有电压放大的作用。
此时表征放大电路的交流参数为输入电阻,输出电阻以及电压放大倍数。
由于电路中有电抗元件电容,另外三极管PN结也有等效电容的作用,所以,对于不同频率的交流输入信号,电路的电压放大倍数是不同的。
电压放大倍数与频率的关系定义为频率特性。
三.单级放大电路原理图四.实验步骤1.调节电路静态工作点(调节电位计Rw),用示波器观察电路出现饱和失真、截止失真和使电路输出信号不失真(并且幅度最大)时输出信号波形,并测试对应的静态工作点值。
(1)当电位计R w为0%时(即滑动变阻器取0欧姆时)电路出现饱和失真;饱和失真波形为下图:由波形图可以看出波形的下部明显被削平,波形处于失真状态,因此可得到饱和失真有削底现象。
此时,电路饱和失真时的静态工作点值为:即管压降ce V =0.1V ,be U =0.659V ,基极电流b I =0.13mA ,集电极电流c I =3mA 。
根据以上数据可分析得ce V <be U 是满足三极管饱和失真条件的,所以此时电路是处于饱和失真的。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
注意: “Count every”值一定要比“End time”值小,且“Count every”值最好不要 设置太小 (如 10ns) , 避免在时序仿真是由于延时造成结果不正确。 “Count every” 值和 “End time”值共同决定了输入信号值的数目。 注意:每次仿真时最好从“Simulator Tool”中导入要仿真的文件,而不是直接点击工 具栏上的按钮,尤其是当工程中存在多个仿真文件时。 3、管脚配置 利用实验箱的模式 5 来验证设计电路的正确性。 用键 1~键 8 表示输入管脚 g0~g7,发光二极管 D1~D8 表示输出管脚 b0~b7。 选择“Assignment→Assignment Editor”弹出管脚配置图,在“Location”一栏中填 入相应器件的管脚。如下图。
将未配置的管脚设置为高阻态。 注意:总线“b”和总线“g”不需要配置管脚。 注意:配置好管脚后一定要记得编译。 4、下载 将文件下载到实验箱,对实验箱进行操作,将键 1~键 8 按钮设置为不同的电平,观察 D这次实验,我对理论课上老师所讲的 generate 并行语句有了更深一步的了解。 本次实验是我们的第二次实验,但是是第一次在 Quartus II 软件上编写代码。我掌握 when…else…和 generate 并行语句的使用, 并利用 generate 并行语句做了了 8 位二进制码 /格雷码转换电路,且利用实验箱验证了所设计电路的正确性。
三、 实验内容
1、建立工程、输入代码 先建立工程,工程命名为“b_to_g”,顶层文件名为“b_to_g” 。 选择“File->New” ,在弹出的窗口中选择“VHDL File”建立“VHDL”文件。 在新建的 VHDL 文件中输入格雷码、二进制码转换的 VHDL 代码。将文件保存。 代码如下: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity b_to_g is generic(n:integer:=7); port(b:in std_logic_vector(n downto 0); g:buffer std_logic_vector(n downto 0)); end; architecture rhg of b_to_g is begin g(n)<=b(n); b1:for i in 0 to n-1 generate g(i)<=b(i+1) xor b(i); end generate b1; end;
EDA 技术与应用 实验报告
实验名称:
格雷码、二进制转换电路
姓 学 班 时
名: 号: 级: 间: 通信 2013
南京理工大学紫金学院电光系
一、 实验目的
1)学习用 VHDL 代码描述组合逻辑电路的方法。 2) 掌握 when…else…和 generate 并行语句的使用。
二、 实验原理
1、格雷码、二进制码转换理论分析 4 位格雷码二进制转换的真值表如图 1。
2、编译仿真 对当前文件进行编译,编译通过以后建立仿真波形文件,保存为“b_to_g.vwf” 。为波 形文件添加结点。 将 “End time” 设置为 100μs。 将输入输出编组, 并为输入信号赋值, 其中 “Start Value” 为“00000000” , “Count every”设置为 5μs。如下图:
图 1 4 位格雷码二进制转换的真值表 由真值表得到的表达式如下:
B3 G 3 B 2 B3 G 2 B1 B 2 G1 B0 B1 G 0
对于 n 位二进制码转换为格雷码的码转换电路,转换表达式如下:
g n an gi ai1 ai
2、GENERIC、GENERATE 语句 a、GENERIC GENERIC 被称为参数传递映射语句,它描述响应的元件类属参数间的衔接和传送方式。 参数传递语句用于设计从外部端口改变原件内部参数或结构规模的元件, 也可称其为类书元 件。该语句在改变电路结构或元件硬件升级方面显得尤为便捷。
其语句格式为: generic map(param.list)port map(port list); 例:generic(n:integer:=7); 该语句定义了参数 N 为整数,且赋值为 7。 b、GENERATE 语句 电路某部分由同类元件构成,这类同类元件叫做规则结构,如:ROM,RAM,移位寄存器 等规则结构可以用生成语句来描述。生成语句可以用 for_generate 语句描述。 其书写格式如下: 标号:for 循环变量 in 离散范围 generate 并行处理语句; end generate 标号; 其中,标号是 for_generate 语句的唯一标识符,是可选项;循环变量的值在每一次循 环中都发生变化; 离散范围用来指定变量循环的取值范围, 循环变量实际上规定了循环的次 数;循环变量每去一个只就执行一次并行语句。 该语句和 for_loop 语句很类似,但是二者也有一定的区别。For_generate 语句中执行 的语句为并行语句,而 for_loop 语句中执行的语句为顺序语句。