miniLVDS简介(中文)

摘要

在平板显示领域，尤其对于液晶显示面板，分辨率越来越高的这种趋势正一步一步将常规接口对显示面板的驱动能力推向极限。现代技术水平的显示器，其总带宽要求已经在5 Gbps的范围内，而且还会增加。这就必需要时序控制器和显示驱动器之间有大量的连接，这也成为显示器面积进一步减小的瓶颈。由于这种大量的互连还会带来电磁干扰，这也是一个问题。传统的并行CMOS接口，虽然在过去的低分辨率显示时代表现良好，却再也不适用于如今的显示器。

Mini-LVDS是一种高速串行接口，应运而生。本SPEC就是来说明该接口的电气特性与逻辑特性。Mini-LVDS产生很低的电磁干扰（EMS），为显示驱动提供很高的带宽，这尤其适合用于TFT LCD列驱动器。

TFT液晶面板就是像素的二维点阵，n行×m列。每个像素又包含三个子像素（RBG），在同一行紧密相连。面板的像素采用有源矩阵寻址方案写入的，即通过列驱动器将整行像素同时更新，从第一行到最后一行顺序更新，如此反复。时序控制器必须在一个行周期（～10us）内为一整行像素寻找视频数据源。此视频数据包含了这三个子像素的强度信息（6bit 或8bit）。

时序控制器从图形控制器那里获得视频数据。输入的视频数据已将控制信号格式化为规定的视频帧信号和行信号。时序控制器从中提取视频数据并将其重新分配到列驱动器，同时向行驱动器发出控制信号对TFT矩阵进行寻址。

1. 概览

Mini-LVDS是连接时序控制器与列驱动器的接口，见图1。在后续的章节中会具体描述。注意此标准并不涉及时序控制器与行驱动器间交换的信号，或列驱动器间交换的信号（如列驱动器要进入掉电模式可能会用到）。

2.概述

Mini-LVDS接口是单向性的，数据只能从时序控制芯片传到列驱动器。从拓扑结构上看，它是双总线，每根总线分别携带着左半面板和右半面板的视频数据。相应总线分别表示为LLV和RLV.见图2.

从物理结构中看，在PCB板上每根总线包含很多对传输线，每一对传输线上携带着差分串行视频信号和控制信号。信号对的数量主要由列驱动器半导体技术所能支持的最大频率决定。组成xLV（x为R或L）的单独的信号对表示为xLVi ，对一个有n+1 个数据对的总线来说，i从0到n. xLVi 的两根线是xLV iP与xLViM ，P与M表示线的正负。xLViP 的电压高于xLViM的电压时就认为是xLVi 为高电平（逻辑值为1）.

xLV包含的各组信号对都伴随着一个时钟信号对，和数据信号一样是差分对。为了在不增加接受器复杂度的情况下降低EMI，在时钟信号的上升沿和下降沿都传输信号；也就是说，时钟频率是最大数据传输速率的一半。时钟信号对表示为xLVCLK (x为R 或L)，对应的两条线为xLVCLKP 和xLVCLKM ，见图3.

除了携带视频数据的差分信号对，构成mini-LVDS的还有两个信号，TP1 与POL。这两种信号是由RLV与LLV共有的CMOS电平信号。TP1是本质上是一种行分隔符，由定时控制器生成以表示每行数据传输的结束。POL控制列驱动器输出的极性。

3.DC电气规格

3.1传输线阻抗

Mini-LVDS的数据对都有两根传输线。实际在PCB板上，这些传输线是利用带状线或微带拓扑结构实现的。为了支持各种不同厚度的PCB材料，时序控制器中的mini-LVDS发射机建议要能够驱动阻抗从25Ω至75Ω的传输线。为保证信号质量，实际传输线的阻抗应在标称阻抗（Z O）的±5%以内。

3.2终止

每一数据对都要以R T=2 Z O终止。见图4

3.3mini-LVDS发射机输出电平

当正确终止时，驱动器输出会产生一个小摆幅的差分电压。该差分电压包含两个单端输出。The single-ended outputs alternate between sourcing and sinking a constant current.差分电压是此恒定电流与截止电阻R T的乘积。为了使R T能在一个很宽的范围内变动（50Ω到150Ω），在发射机内调整输出电流就很方便，且有几种方法。

在允许的截止电阻范围及操作电压下，以下规格参数对时钟信号对（xLVCLK）和数据信号对（xLV i）都适用：

3.4mini-LVDS接收机特性

Mini-LVDS接收器在接收时钟信号和数据信号时，必须在所有可运行条件下符合下列要求：

3．5 TP1与POL的输出参数

3．6 TP1与POL的输入参数

4．差分信号的时序

4．1 mini-LVDS发射机时序

4．2 接收机的交流规格参数

在可运行的条件下，接收机接收的信号必须符合如下要求才能正常工作：

5．控制信号时序

5．1 重置脉冲

此重置信号嵌套在数据流中，用来表示每一行数据的开始。见图9。重置脉冲的格式见图10。

重置脉冲的周期必须满足下列两个条件：

5．2 最后显示数据与TP1

时序控制器产生的TP1信号表示每一行显示数据的结束。时序关系如图11与12所示。

图13显示在每一行结束时的综合时序图

5．3 POL 与TPI的时序关系

TPI 与POL满足以下条件，列驱动器才能正常工作：

时序控制器产生的POL信号应具有以下特点：

6．逻辑接口

6．1 概述与定义

本节定义了在mini-LVDS连接中的数据排序。

平板显示器上的任何一个像素都可用一组二维数据（i , j ）唯一表示，其中i和j 分别表示该像素所在位置的行数与列数。此处的像素表示为（i , j ）P，三个子像素分别表示为（i , j ）R ，（i , j ）B ，（i , j）G。用来表示子像素（i , j ）X的强度的6位或8位数据被标识为（i , j ）X5-0 ，或（i , j ）X7-0 ，其中（i , j ）Xk中的k表示强度数据的第k位，（i , j ）X0 是LSB ，X表示R，B，或G。

显示数据是通过Mini-LVDS接口逐行传输的。不同行数据的传输方式是一样的。但行驱动器不同，各个行驱动器由时序控制器分别控制。所以我们可以简化以上的表示方法，有iP 来表示某一行的上的第i 个像素，由此i R，i B，i G表法i P的子像素，iXk 即为强度数据iX 的第k位。

6．2 数据序列

本节讲述数据从时序控制器到列驱动器通过LLV和RLV传输时，数据位的传输顺序。假设显示器的每一行有2m个像素。以下的例子涵盖了很多不同的情况，有6位数据，8位数据，还有不同的数据对。

而且这此序列可以轻松扩展到有更多或更少数据对的情况下。图如PDF资料。