中频数字接收机的设计

文章编号:1009-671X (2006)04-0007-03

中频数字接收机的设计

于　搏,赵忠凯,王　丹

(哈尔滨工程大学信息与通信工程学院,黑龙江哈尔滨150001)

摘　要:介绍了中频数字接收机的总体设计方案,提出了固定中频数字接收机的设计思想与方法,结合软件无线电的有关理论与方法,阐述中频数字接收机的具体实现.主要采用高速的A/D 转换器和高端现场可编程逻辑阵列的结构,使得总体系统的处理速度大为提高,而且集成度高,可靠性好,使用灵活,具有很强的应用参考价值.关键词:数字接收机;软件无线电;固定中频中图分类号:TN85211　文献标识码:A

收稿日期:2005-05-10.作者简介:于　搏(1980-),男,硕士研究生,主要研究方向:通信与信息系统,E -mail :yubohrb @.

Design of intermediate frequency digital receiver

YU Bo ,ZHAO Zhong-kai ,WAN G Dan

(School of Information and Communication Engineering ,Harbin Engineering University ,Harbin 150001,China )

Abstract :The general design of digital receiver in intermediate frequency is presented.The design conception and method are introduced in conjunction with the theory and method of software radio.The concrete imple 2mentation procedure is demonstrated thoroughly.The application of A/D and FP G A highly increases the final processing speed of this system with high integration ,good reliability and flexibility.So it possesses reference value in various applications.

K eyw ords :digital receiver ;software radio ;fixed intermediate frequency

随着信息时代和信息社会的到来,信息技术和电子对抗技术业已成为现代战争的主要手段,作为电子战实施的一个关键环节,中频数字接收机[1]的研究与探索越来越受到人们的强烈关注.

本研究的重点是结合软件无线电的方法研制基于固定中频数字下变频的中频数字化接收机,并且最终能够用硬件实现其基本功能.本设计首先,提出一种对固定中频进行数字下变频的实现方法,通过简要分析论证了其正确性和可靠性;其次,整个硬件系统仅采用一片FPG A 来处理,并采用3片双通道A/D 芯片同时同步采样的运行模式.这片FPG A

为主控芯片,通过FPG A 对整个系统进行通信和控制,大大提高了系统的运行速度.

1　硬件设计

中频数字接收机的每路信号的总体硬件结构流程图如图1所示.

111　模拟带通滤波器

中频信号有各种干扰存在,最好在接收中频信

图1　总体硬件结构流程图

号前先对它进行模拟滤波,将所选频率范围取出.本设计选用的是VANLON G 公司生产的BP60110型模拟带通滤波器,其中心频率为70MHz ,中频带宽为20MHz ,矩形系数为2,故信号通频带带宽为10MHz.但是,BP 60110的插入损耗最大值为

第33卷第4期 应 用 科 技 Vol.33,№.42006年4月 Applied Science and Technology Apr.2006

2710dB ,常规数值为2318dB ,对应的电压最大衰减值是输入的2214倍,常规衰减量是输入的1515倍.因此,BP60110模拟带通滤波器衰减比较严重,输出

幅度太小,为了提高它的输出幅度,加了一个运算放大器.112　运算放大器

放大是整个模拟前端电路中的重要环节.由于接收的信号通频带宽较宽,还会存有部分杂波,所以使用运算放大器时,采用了单端输入(输入副端接地)双端输出信号的传输方式.提供给下级电路的有用信号为差模信号,而噪声为共模信号,这样可以有效地抑制噪声和温度漂移.本设计采用AD 公司的运算放大器AD8138,其工作原理如图2所示

.

图2　AD8138运算放大器电路原理图

考虑到运算放大器要和前端的滤波器进行阻抗匹配,需要计算运算放大器输入阻抗,经计算得

R IN ,dm =R G ×1

1-R F

2(R G +R F ).

当AD8138在通带为0～-3dB 带宽下,选择

R G =499Ω,R F =2149k

Ω时,70MHz 中频信号放大了315倍,AD8138的输出通过变压器耦合后,可

以满足AD9238采样时需要的电压幅度而又不会使其溢出.AD8138放大性能指标如图3所示

.

图3　AD8138对数幅频特性曲线

113　A/D 变换器

A/D 变换器选用AD 公司的高端产品AD9238,工作频率是65MHz ,可以配以几十兆采样

速度,单次采样时间是ns 数量级.AD9238有2个完全相同的输入通道,除了共用内部电压参考源,这2个通道是完全独立的.采样输出数据高达12bit ,精度很高.对输入信号来说,每个通道均可设为双端输入,更适合对差模信号进行采样量化.

由于器件工作在中频范围内,要适用于固定中频带通采样的应用,采样不可以按照低通纳奎斯特采样原则,应该满足带通欠采样定理:一个频带限制在(f L ,f H )的信号,如果其采样速率f S 满足f S =2(f L +f H )/(2m +1);f 0=(f L +f H )/2,故f S =4f 0/(2m +1);m 取满足f S ≥2(f H -f L )的最大正

整数.

114　FP G A

运用FP G A 设计时序逻辑电路,具有速度快,精度高,设计灵活,集成度高以及性能稳定可靠等优点[2].本设计选用了AL TERA 公司的Stratix 系列器件EP1S40F780I6,还选用了高性能的EPC16对FP G A 配置.EP1S40拥有逻辑单元41250个,锁相环PLL12个,DSP 块14个,嵌入式乘法器112个.

2　软件设计

软件编程采用AL TERA 公司提供的嵌入式系统开发环境Quartus II 软件.本设计采用了V HDL 语言编写时序逻辑程序模块,再把各个模块衔接起来.软件设计方面的工作全部在FP G A 内部完成,软件的设计流程原理图[3]如图4所示

.

图4　软件设计流程原理图

S (n )=a (n )cos [ω0n +<(n )],(1)

用正交分量来表示,式(1)可改写成

S (n )=I (n )cos (ω0n )-Q (n )sin (ω0n ).(2)式中:I (n )=a (n )cos <(n ),Q (n )=a (n )×

sin <(n ),ω0=2

πf 0,n =N /f S ,其中N 是采样点个数;根据欠采样定理,f S =4f 0/(2m +1);m 取3.

・8・应 用 科 技 第33卷