数电-时序逻辑电路练习题(修改) (2)

单项选择题
5、由 n 个触发器构成的计数器，最多计数个数为
A C n个 2n 个
(
)。
× ×
B D
n2
2n 个
×
√
分析提示
每个触发器 Q 端有 0、1 两种可能状态， n 个触发器有 2n 种 可能的状态，最多计数个数为 2n 个 。
第
6
页
数字电子技术
第 5 章 时序逻辑电路
单项选择题
6、若构成一个十二进制计数器，所用触发器至少
CP1 ↓，使 Q1n 1 Q1 1 0 ，Q1 变化 为 1 → 0，出现下降沿，
n 1 Q1 ↓，使 Q2 Q 2 1 0 ，Q2 变化 为 1 → 0，出现下降沿，
n 1 Q2 ↓，使 Q3 Q3 0 第 1 n
n
n
11
。
页
数字电子技术
第 5 章 时序逻辑电路
参考答案
n
分析提示
在二进制计数器中， 进制数 N 和触发器个数 n 的关系为 N = 2n
第
24
页
数字电子技术
第 5 章 时序逻辑电路
填空题
10、8 位移位寄存器，串行输入时需经过
后，8 位数码才能全部移入寄存器中。
CP 脉冲作用
参考答案
8
分析提示
移位寄存器采用串行方式输入数据，每作用1个时钟脉冲CP
√ ×
_
Q1
_
×
×
分析提示
n 1 i n
各触发器的状态方程：Q Q i ，i = 1, 2, 3 CP1 ↓= CP↓, CP2 ↓= Q1↓, CP3 ↓= Q2↓ 各触发器的时钟条件： 触发器具备时钟条件时按状态方程改变状态，不具备时钟条 件时状态不变。 n n n 各触发器的初始状态 ：Q3 Q2 Q1 011
数字电子技术自测练习
第 6章 时序逻辑电路
单项选择题 填空题
第
1
页
数字电子技术
第 5 章 时序逻辑电路
单项选择题
1、时序逻辑电路在结构上
A 必须有组合逻辑电路 必须有存储电路
(
)。
×
√
B
C 必有存储电路和组合逻辑电路 × D 以上均正确
×
分析提示
根据时序逻辑电路任一时刻的输出信号，不仅取决于该时刻 的输入信号，还与输入信号作用前电路所处的状态有关的功能特 点，在结构上必须有存储电路记忆电路以前所处的状态。
果。
时刻电路状态变化的结
参考答案
以前
当前
分析提示
当前输入信号 作用后，时序逻辑电路状态变化的结果为新的 状态 ，称为“次态” ；当前输入信号 作用前，时序逻辑电路所 处的状态 ，称为“现态” ，它是以前时刻输入信号作用后电路状 态变化的结果。
第 18 页
数字电子技术
第 5 章 时序逻辑电路
填空题 时序
A C 12 个 4 个
(
)。
× √
B D
3 个 6 个
×
×
分析提示
进制数 N = 12，设触发器的个数为n，按 N ≤2n 关系计算n ， 并取最小整数， n = 4。
第
7
页
数字电子技术
第 5 章 时序逻辑电路
单项选择题
7、4个触发器构成的8421BCD码计数器，其无关状态的个数为( A C 6个
第 19 页
数字电子技术
第 5 章 时序逻辑电路
填空题
5、时序逻辑电路的输出不仅是当前输入的函数，同时也是当前状态的 函数，这类时序逻辑电路称为 型时序逻辑电路； 时序逻
辑电路的输出仅是当前状态的函数， 而与当前输入无关， 或者不存在 独立设置的输出， 而以电路的状态直接作为输出， 这类时序逻辑电路 称为 型时序逻辑电路。
第
22
页
数字电子技术 8、计数器工作时，对
第 5 章 时序逻辑电路 出现的个数进行计数。
填空题
参考答案
分析提示
时钟脉冲CP
计数器，在时钟脉冲CP作用下进行状态转换，并用不同的 状态反应时钟脉冲CP出现的个数。
第
23
页
数字电子技术
第 5 章 时序逻辑电路
填空题
9、构成一个2n 进制计数器，共需要
个触发器。
参考答案
存储
反馈
分析提示
时序逻辑电路用触发器等存储电路记忆电路以前所处的状态； 时序逻辑电路的内部反馈将电路的输出状态反馈到组合逻辑电路 的输入端，与输入信号一起共同决定组合逻辑电路的输出。
第
17
页
数字电子技术
第 5 章 时序逻辑电路
填空题 时刻电路状态变化
3、时序逻辑电路的 “现态” 反映的是
的结果，而 “次态” 则反映的是
10 个
)。
√ ×
B
8个
× ×
D 不定
分析提示
8421BCD码计数器为十进制计数器，有效状态数为10个， 4个 触发器共有 24 = 16 个状态，无效状态数 = 16−10 = 6个。
第
8
页
数字电子技术
第 5 章 时序逻辑电路
单项选择题
8、下列计数器中，不存在无效状态的是
A C 二进制计数器 环形计数器
第 4 页
数字电子技术
第 5 章 时序逻辑电路
单项选择题
4、从0开始计数的N进制增量计数器，最后一个计数状态为
A C N
(
)。
× ×
B D
N－1 2N
√ ×
N+1
分析提示
从0开始计数的N进制增量计数器，其计数状态依次是0、1、 2、…、 N－1 ，共 N 个计数状态。
第
5
页
数字电子技术
第 5 章 时序逻辑电路
分析提示
时序逻辑电路在结构上，有存储电路记忆电路以前所处的状 态，从而使任一时刻的输出信号，不仅取决于该时刻的输入信号， 还与输入信号作用前电路所处的状态有关。
第
16
页
数字电子技术
第 5 章 时序逻辑电路
填空题
2、时序逻辑电路在结构上有两个特点：其一是包含由触发器等构成的
电路，其二是内部存在
通路。
Q1 1D C1 Q2 1D C1 Q3 1D C1
A
B C D
101 111
√ × × ×
CP
_
Q1
_
Q2
_
Q3
010
000
分析提示
n 1 i n
各触发器的状态方程：Q Q i ，i = 1, 2, 3 CP1 ↑= CP↑, CP2 ↑= Q1↑, CP3 ↑= Q2↑ 各触发器的时钟条件： 触发器具备时钟条件时按状态方程改变状态，不具备时钟条 件时状态不变。 n n n 各触发器的初始状态 ：Q3 Q2 Q1 110
第 3 页
数字电子技术
第 5 章 时序逻辑电路
单项选择题
3、图示各逻辑电路中，为一位二进制计数器的是
Q Q
Q Q
(
源自文库
)。
C1 1D
A
Q
CP
√
Q
C1 1D
B
CP
×
_
Q
_
Q 1J
C
C1 1J 1K CP
×
D
C1 1K 1 CP
×
分析提示
一位二进制计数器的状态方程为
Q n 1 Q
n
每作用1个时钟CP 信号，状态变化1次。 按各电路的连接方式，求出驱动方程 并代入特性方程 。
第
2
页
数字电子技术
第 5 章 时序逻辑电路
单项选择题
2、同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑 电路 ( )。
A B C 没有触发器
× √ × ×
没有统一的时钟脉冲控制 没有稳定状态
输出只与内部状态有关
D
分析提示
异步时序逻辑电路在结构上，各触发器的时钟端不接到同一 个时钟信号上，没有统一的时钟脉冲控制，状态变化时不和时钟 脉冲同步 。
图示电路，构成任意进制计数器所用的方法为进位输出 C置 于差数法 。计数范围为： 预置数输入端的数值 0110 ~ 使进位输出 C 为1时的状态1111 计数时的最小状态是0110 。
第 12 页
数字电子技术
第 5 章 时序逻辑电路
单项选择题
12、由4位二进制计数器74LS161构成的任意进制计数器电路如图示， 计数器的有效状态数为 ( )。
10、异步计数器如图示，若触发器当前状态Q3 Q2 Q1为011，则在时 钟作用下，计数器的下一状态为 ( )。
Q1 1 CP RD 1J SD C1_ 1K RD Q2 1J SD _ C1_ 1K RD Q2 Q3 1J SD _ C1_ Q 1K RD 3
_
_
_
A B C D
100 110 010 000
参考答案 分析提示
Mealy
Moore
Mealy 型时序逻辑电路，输出信号不仅取决于前输入的函数， 同时还是当前状态的函数。 Moore型时序逻辑电路，输出信号仅是当前状态的函数。
第
20
页
数字电子技术
第 5 章 时序逻辑电路
填空题 计数器
6、根据触发器时钟脉冲作用方式的不同，计数器有 和
计数器之分。前者所有触发器在同一个时钟脉冲作用下
4、时序逻辑电路按其不同的状态改变方式，可分为 逻辑电路和
时序逻辑电路两种。前者设置统一的时钟脉
冲，后者不设置统一的时钟脉冲。
参考答案
分析提示
同步
异步
同步时序逻辑电路在结构上，各触发器的时钟端接到同一个 时钟信号上，有统一的时钟脉冲控制，状态变化时和时钟脉冲同 步。 异步时序逻辑电路在结构上，各触发器的时钟端不接到同一 个时钟信号上，没有统一的时钟脉冲控制，状态变化时不和时钟 脉冲同步 。
第 21 页
数字电子技术
第 5 章 时序逻辑电路
填空题
7、根据计数过程中，数字增、减规律的不同，计数器可分为
计数器、 计数器和可逆计数器三种类型。
参考答案 分析提示
加法
减法
加法计数器：在时钟脉冲CP作用下，计数器递增规律计数。 减法计数器：在时钟脉冲CP作用下，计数器递减规律计数。 可逆计数器：在时钟脉冲CP作用下，计数器可递减规律计数、 可递减规律计数。
CP1 ↑，使 Q1 ↑，使 Q2 ↓，使
Q1n 1 Q1 0 1，Q1 变化 为 0 → 1，出现上升沿，
n 1 ，Q2 变化 为 1 → 0，出现下降沿， Q2 Q2 1 0 n
n
n 1 n Q3 Q3 1 第
10
。
页
数字电子技术
第 5 章 时序逻辑电路
单项选择题
单项选择题
11、由4位二进制计数器74LS161构成的任意进制计数器电路如图示， 计数时的最小状态是 ( )。
A
1 CP 1 EP Q3 Q2 Q1 Q0 C ET 74LS161 LD _ CP D D D D RD 3 2 1 0
0000
× ×
_
1 1
B
1111
0110 0001
C
D
√
×
分析提示
A
& 1 CP EP Q3 Q2 Q1 Q0 C ET 74LS161 LD _ CP D D D D RD 3 2 1 0
16 个
× ×
_
B
1
8 个
10 个 12 个
C
D
√
×
分析提示
图示电路，构成任意进制计数器所用的方法为 LD 复位 法 。 计数范围为： 预置数输入端的数值 0000 ~ 使 LD 为0时的状态1001 共10个有效状态。
信号输入1位数据， 8位串行数据输入需作用8个时钟脉冲CP 信号，
8 位数码才能全部移入寄存器中。
第
25
页
(
十进制计数器
)。
√ ×
B D
× ×
扭环形计数器
分析提示
n 个触发器构成的n 位二进制计数器， 2n 个状态全部为有效 状态，不存在无效状态。
第
9
页
数字电子技术
第 5 章 时序逻辑电路
单项选择题
9、异步计数器如图示，若触发器当前状态Q3 Q2 Q1为110，则在时 钟作用下，计数器的下一状态为 ( )。
同时翻转，后者触发器状态的翻转并不按统一的时钟脉冲同时进行。
参考答案 分析提示
同步
异步
同步计数器在结构上，各触发器的时钟端接到同一个时钟信 号上，有统一的时钟脉冲控制，状态变化时和时钟脉冲同步 。 异步计数器在结构上，各触发器的时钟端不接到同一个时钟 信号上，没有统一的时钟脉冲控制，状态变化时不和时钟脉冲同 步。
A C 译码器 移位寄存器
(
)。
× √
B D
数据比较器 计数器
×
×
分析提示
移位寄存器采用串行输入、并行输出的工作方式，可实现串
行—并行数据的转换。
第
15
页
数字电子技术
第 5 章 时序逻辑电路
填空题
1、时序逻辑电路在任一时刻的稳定输出不仅与当时的输入有关，
而且还与
有关。
参考答案
输入信号作用前电路所处的状态
第 13 页
数字电子技术
第 5 章 时序逻辑电路
单项选择题
13、由4位二进制计数器74LS161构成的任意进制计数器电路如图示， 计数器的最大状态是 ( )。
A
& 1 CP EP Q3 Q2 Q1 Q0 C ET 74LS161 LD _ CP D D D D RD 3 2 1 0
0000
× ×
_
B
1
1111
1001 0001
C
D
√
×
分析提示
图示电路，构成任意进制计数器所用的方法为 LD 复位 法 。 计数范围为： 预置数输入端的数值 0000 ~ 使 LD 为0时的状态1001 共10个有效状态，计数器的最大状态是1001。
第 14 页
数字电子技术
第 5 章 时序逻辑电路
单项选择题
14、下列器件中，具有串行—并行数据转换功能的是