TEC-8运算器组成实验
计算机组成原理实验-运算器组成实验报告
计算机组成原理课程实验报告9.3 运算器组成实验*名：***学号：系别：计算机工程学院班级：网络工程1班指导老师：完成时间：评语：得分：9.3运算器组成实验一、实验目的1．熟悉双端口通用寄存器堆的读写操作。
2．熟悉简单运算器的数据传送通路。
3．验证运算器74LS181的算术逻辑功能。
4．按给定数据，完成指定的算术、逻辑运算。
二、实验电路S3S2S1S0M图3.1 运算器实验电路图3.1示出了本实验所用的运算器数据通路图。
参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF中。
RF(U30)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。
双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A端口（左端口）读出的通用寄存器。
而WR1、WR0用于选择写入的通用寄存器。
LDRi是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。
RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS 上。
DR1和DR2各由1片74LS273构成，用于暂存参与运算的数据。
DR1接ALU的A输入端口，DR2接ALU的B输入端口。
ALU由两片74LS181构成，ALU的输出通过一个三态门（74LS244）发送到数据总线DBUS上。
实验台上的八个发光二极管DBUS7-DBUS0显示灯接在DBUS上，可以显示输入数据或运算结果。
另有一个指示灯C显示运算器进位标志信号状态。
图中尾巴上带粗短线标记的信号都是控制信号，其中S3、S2、S1、S0、M、Cn#、LDDR1、LDDR2、ALU_BUS#、SW_BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0都是电位信号，在本次实验中用拨动开关K0—K15来模拟；T2、T3为时序脉冲信号，印制板上已连接到实验台的时序电路。
【优质】tec-8实验指导书-精选word文档 (10页)
本文部分内容来自网络整理，本司不为其真实性负责，如有异议或侵权请及时联系，本司将立即删除！== 本文为word格式，下载后可方便编辑和修改！ ==tec-8实验指导书篇一：TEC-XP实验指导书nTEC-XP计算机组成原理与系统结构实验系统清华大学科教仪器厂清华大学计算机系201X年8月目录第一章 TEC-XP计算机组成原理实验系统概述---------------------11．11．2 TEC-XP教学机系统的技术指标与系统配置-----------------------------------1 教学机系统支持的实验项目----------------------------------- ------------------------21.2.1 基本实验项目---------------------------------------------------------------------21.2.2 其他实验项目---------------------------------------------------------------------3第二章2.12.22.32.42.5 I/O2.62.72.7.1附录实验指导------------------------------------------------------------5 基础汇编语言程序设计-------------------------------------------------------------5 脱机运算器实验---------------------------------------------------------------------12 组合逻辑控制器部件教学实验---------------------------------------------------21 存储器部件教学实验---------------------------------------------------------------30 口扩展实验----------------------------------------------------------------------34 中断实验------------------------------------------------------------------------------36 微程序控制器部件教学实验------------------------------------------------------50 技术资料汇总------------------------------------------------------------50 2.7.2 微程序控制器实验------------------------------------------------------57 实验注意事项-------------------------------------------------------------------------72 I第一章 TEC-XP计算机组成原理与系统结构实验系统概述1.1TEC-XP教学计算机系统概述1.1.1 TEC-XP教学计算机系统系列和总体组成概述TEC-XP是由清华大学计算机系和清华大学科教仪器厂联合研制并通过了教育部主持的成果鉴定的适用于计算机组成原理与系统结构的实验系统，主要用于计算机组成原理和计算机系统结构等课程的硬件教学实验，同时还支持监控程序、汇编语言程序设计、BASIC高级语言程序设计等软件方面的教学实验。
运算器实验实验报告
运算器实验实验报告一、实验目的运算器是计算机中进行算术和逻辑运算的部件，本次实验的目的在于深入理解运算器的工作原理，掌握其基本结构和功能，并通过实际操作和测试，提高对计算机硬件系统的认识和实践能力。
二、实验设备本次实验所使用的设备包括：计算机、数字逻辑实验箱、导线若干等。
三、实验原理运算器主要由算术逻辑单元（ALU）、寄存器、数据通路和控制逻辑等组成。
ALU 是运算器的核心部件，能够执行加法、减法、乘法、除法等算术运算以及与、或、非等逻辑运算。
寄存器用于存储参与运算的数据和运算结果，数据通路负责在各部件之间传输数据，控制逻辑则根据指令控制运算器的操作。
在本次实验中，我们采用数字逻辑电路来构建运算器的基本功能单元，并通过连线和设置控制信号来实现不同的运算操作。
四、实验内容1、算术运算实验（1）加法运算首先，将两个 8 位二进制数分别输入到两个寄存器中，然后通过控制信号使 ALU 执行加法运算，将结果存储在另一个寄存器中，并通过数码管显示出来。
通过改变输入的数值，多次进行加法运算，观察结果是否正确。
（2）减法运算与加法运算类似，将两个 8 位二进制数输入到寄存器中，使 ALU 执行减法运算，观察结果的正确性。
2、逻辑运算实验（1）与运算输入两个 8 位二进制数，控制 ALU 进行与运算，查看结果。
（2）或运算同样输入两个 8 位二进制数，进行或运算并验证结果。
（3）非运算对一个 8 位二进制数进行非运算，观察输出结果。
3、移位运算实验（1）逻辑左移将一个 8 位二进制数进行逻辑左移操作，观察移位后的结果。
（2）逻辑右移执行逻辑右移操作，对比移位前后的数据。
五、实验步骤1、连接实验设备按照实验箱的说明书，将计算机与数字逻辑实验箱正确连接，并接通电源。
2、构建电路根据实验要求，使用导线将数字逻辑芯片连接起来，构建运算器的电路结构。
3、输入数据通过实验箱上的开关或按键，将待运算的数据输入到相应的寄存器中。
实验六实验报告模板 CPU组成与机器指令执行周期实验(1)
实验六实验报告模板 CPU组成与机器指令执行周期实验(1)课程计算机组成原理实验名称 CPU组成与指令周期实验专业：计算机班级：3 学号：105032021118 姓名：林加明实验日期 2021 年 6 月 10 日报告退发 (订正、重做)实验六 CPU组成与指令周期实验一、实验目的1.用微程序控制器控制数据通路，将相应的信号线连接，构成一台能运行测试程序的模型计算机。
2.执行一个简单的程序，掌握机器指令与微指令的关系。
3.理解计算机如何取出指令、如何执行指令、如何在一条指令执行结束后自动取出下一条指令并执行，牢固建立的计算机整机概念。
二、实验内容及说明1．实验电路及说明ZMS0S1S2S3CINC数据总线DBUSINS7―INS0ABUSALUA端口A7―A04选1选择器ARD0RD1B端口B7―B04选1选择器B LDCLDZT3MBUSMEMWT2D7L―D0LD7R―D0R双端口RAMA7L―A0LA7R―A0RPC7―PC0CLR#PCADDLPCPCINCT3IR3―IR0IRBUSRS0RS1AR7―AR0CLR#L ARARINCT3DBUSRD1RD0LR0LR1LR2LR3SWDRD0RD1RS0数据开关SD7―SD0A组控制信号B组控制信号独立K15-K0IR7―IR4RS1W3INTQW1W2T1T2T3ZCCLR#T3ZCCLR#T3MFCLR#QDSTOPDPINTENINTDIINTPSHOR T LONG本实验将前面几个实验中的所有电路，包括时序发生器、通用寄存器组、算术逻辑运算部件、存储器、微程序控制器等模块组合在一起，构成一台能够运行程序的简单处理机。
数据通路的控制由微程序控制器完成，由微程序解释指令的执行过程，从存储器2―4译码器ARPCR0DBUSSBUSLR0DRWT3R1LR1DRWT3R2LR2DRWT3R3LR3DRWT3LIARIABUST3IARIRPC7―PC0LIRT3控制信号控制信号切换电路控制转换微程序控制器硬连线控制器W3―W1IR7―I R42选1选择器IR3―IR0SELCTLSEL3―SEL0IRBUS时序发生器SWC―SWA图6.1 TEC-8模型计算机框图1取出一条指令到执行指令结束的一个指令周期，是由微程序完成的，即一条机器指令对应一个微程序序列。
南信大 计算机组成原理实验TEC-8实验指导书
5.2 简易频率计实验……………………………………………………………………..78 5.3 简易交通灯实验……………………………………………………………………..83 5.4 VGA 接口设计………………………………………………………………………..86
4
第 1 章 TEC-8 计算机硬件综合实验系统
1.2 TEC-8 实验系统技术特点
⑴ 模型计算机采用 8 位字长、简单而实用，有利于学生掌握模型计算机整机的工作原 理。 通过 8 位数据开关用手动方式输入二进制测试程序， 有利于学生从最底层开始了解计算 机工作原理。 ⑵ 指令系统采用 4 位操作码，可容纳 16 条指令。已实现加、减、与、加 1、存数、取 数、条件转移、无条件转移、输出、中断返回、开中断、关中断和停机等 14 条指令，指令 功能非常典型。 ⑶ 采用双端口存储器作为主存，实现数据总线和指令总线双总线体制，实现指令流水 功能，体现出现代 CPU 设计思想。 ⑷ 控制器采用微程序控制器和硬连线控制器 2 种类型，体现了当代计算机控制器技术 的完备性。 ⑸ 微程序控制器和硬连线控制器之间的转换采用独创的一次全切换方式，切换不用关 掉电源，切换简单、安全可靠。 2 ⑹ 控制存储器中的微代码可用 PC 计算机下载，省去了 E PROM 器件的专用编辑器和对 器件的插、拔。 ⑺ 运算器中 ALU 采用 2 片 74181 实现，4 个 8 位寄存器组用 1 片 EPM7064 实现，设计 新颖。 ⑻ 一条机器指令的时序采用不定长机器周期方式，符合现代计算机设计思想。 ⑼ 通用区提供了若干双列直插的器件插座，用于《数字逻辑和数字系统》课程的基本 实验。 ⑽ 1 片在系统可编程器件 EPM7128 既可用于作为硬连线控制器使用，又可用于《数字 逻辑与数字系统》课程的大型设计实验。为了安排大型设计实验，提供了用发光二极管代表 的按东、西、南、北方向的安排的 12 个交通灯，6 个数码管，1 个喇叭和 1 个 VGA 接口。 ⑾ 设计《计算机组织与体系结构》课程实验考虑了与前导课程《数字逻辑与数字系统》 实验的衔接。由于在《数字逻辑与数字系统》实验中已经进行了大量的接、插线实践，因此 在 TEC-8 上进行《计算机组成与体系结构》课程实验接线较少，让学生把精力集中在实验现 象的观察、思考和实验原理的理解上。
TEC-8实验(new)
把值送往 ALU 的 A 端口，同时也选中了能写入的寄存器。地址信号 RS1、RS0 选中的寄存器把值送往
ALU 的 B 端口。（都是 00 选 R0，01 选 R1，10 选 R2，11 选 R3）
3、8 位的 ALU 通过两片 74LS181 芯片实现。虚线框内的 4 个寄存器、两个 4 选 1 选择器、2：4
TEC-8 计算机组成原理 实验指导
计算机与信息工程学院 马辉
aymahui@
TEC-8 整体描述
1、电源安装在试验箱的下部，电源接口在后侧面，电源开关在右侧面，实验台上有一个+5V 的 电源指示灯。
2、实验台由一块印刷电路板构成，上面分模块实现了模型计算机和数字电路综合实验所需部分。
6、指示灯 µA5~µA0 显示 17H，这时指示灯 C 显示加法运算得到的进位 C，指示灯 Z 显示加法运 算得到的结果为 0 信号。指示灯 A7~A0 显示被减数 A（R0），指示灯 B7~B0 显示减数 B（R1），D7~D0 指示灯显示运算结果 A-B。按一次 QD 按钮，进入下一步。
7、指示灯 µA5~µA0 显示 18H，这时指示灯 C 显示减法运算得到的进位 C，指示灯 Z 显示减法运 算得到的结果为 0 信号。指示灯 A7~A0 显示数 A（R0），指示灯 B7~B0 显示数 B（R1），D7~D0 指示 灯显示运算结果 A and B。按一次 QD 按钮，进入下一步。
数据开关 SD7~SD0 上设置数 B，在数据总线 DBUS 指示灯 D7~D0 上可查看数据。然后按一次 QD，将 数据写入 R1，进入下一步。
5、指示灯 µA5~µA0 显示 16H，指示灯 A7~A0 显示被加数 A（R0），指示灯 B7~B0 显示加数 B（R1）， D7~D0 指示灯显示运算结果。按一次 QD 按钮，进入下一步。
TEC 8实验指导书
2
前 言……………………………………………………………………………………..1 第 1 章 TEC-8 计算机硬件综合实验系统…………………………………………….…..5 1.1 TEC-8 实验系统的用途…………………………………………………………….…5 1.2 TEC-8 实验系统技术特点…………………………………………………….………5 1.3 TEC-8 实验系统组成………………………………………………………….………6 1.4 逻辑测试笔……………………………………………………………………………6 1.5 TEC-8 实验系统结构和操作……………………………………………….…………7 1.5.1 模型计算机时序信号………………………………………………………………7 1.5.2 模型计算机组成……………………………………………………………………7 1.6 模型计算机指令系统………………………………………………………………… 10 1.7 开关、按钮、指示灯……………………………………………………..…………11 1.8 数字逻辑和数字系统实验部分…………………………………..…………………12 1.8.1 基本实验通用区…………………………………………………………………...12 1.8.2 大型综合设计实验装臵………………………………………………………..….13 1.9 E2PROM 中微代码的修改………………………………………………….……….…13 第 2 章 计算机组织与体系结构基本实验………………………………………………18 2.1 运算器组成实验……………………………………………………………………..18 2.2 双端口存储器实验…………………………………………………………………..22 2.3 数据通路实验………………………………………………………………………..26 2.4 微程序控制器实验…………………………………………………………………..30 2.5 CPU 组成与机器指令的执行…………………………………………………………36 2.6 中断原理实验………………………………………………………………………..39 第 3 章 课程综合设计…………………………………………………………………....43 3.1 模型机硬连线控制器设计…………………………………………………………..43 3.2 模型机流水微程序控制器设计……………………………………………………..47 3.3 模型机流水硬连线控制器设计……………………………………………………..50 3.4 含有阵列乘法器的 ALU 设计………………………………………………………..51 第 4 章 数字逻辑与数字系统基本实验…………………………………………………55 4.1 基本逻辑门逻辑实验………………………………………………………………..55 4.2 TTL、HC 和 HCT 器件的电压传输特性实验………………………………………..56 4.3 三态门实验…………………………………………………………………….…….59 4.4 数据选择器和译码器实验……………………………………………………….….61 4.5 全加器构成及测试实验………………………………………………………….….63 4.6 组合逻辑中的冒险现象实验…………………………………………………….….64 4.7 触发器实验……………………………………………………………………….….66 4.8 简单时序电路实验…………………………………………………………………..69 4.9 计数器和数码管实验………………………………………………………………..70 4.10 四相时钟分配器实验………………………………………………………………74 第 5 章 数字逻辑与数字系统综合设计实验…………………………………………...76 5.1 简易电子琴实验……………………………………………………………………..76
实验报告_运算器实验
软件学院综合性、设计性实验报告书实验课程：计算机组成原理实验指导教师：实验时间：实验题目：运算器组成实验实验类型：□综合性 设计性一、实验目的：1、熟悉TEC-8模型计算机的运算器结构2、熟悉该运算器中双端口寄存器组的读写操作3、熟悉运算器的数据传送通路4、熟悉74ls181的功能，能完成给定数据的各种运算二、实验仪器设备及实验环境：1、TEC-8实验系统2、逻辑测试笔3、实验环境：组成原理实验室三、总的设计思想、实验原理等1、TEC-8实验系统中使用两片74LS181构成了8位的ALU部分，同时使用一片可编程芯片EPM7064设计出4个8位的通用寄存器供使用。
同时还有1片74LS74、1片74LS244、1片74LS245和1片74LS30构成整个运算器部分。
2、在EPM7064芯片内，包含了4个8位寄存器R0、R1、R2、R3以及两个4选1的多路选择器和1个2-4译码器。
其寄存器组为双端口读出、单端口写入模式。
3、由数据总线DBUS连接了运算器部分，总线操作及寄存器读写需要相应的控制信号及寄存器地址，选择74LS181的运算功能也需要相应控制信号。
4、手动提供数据，通过系统中编写好的运算器实验部分微程序控制完成一个确定的运算操作序列。
5、独立方式下，通过手动拨电平开关实现4的功能。
四、实验步骤设计：4.1 微程序控制方式实验步骤1、微程序控制方式下，由控制器发出控制命令控制运算器的操作，所需控制命令由微程序、微指令代码表示，并且微程序代码在控制存储器的存放已是固定的，所以其有固定的操作流程步骤。
2、将控制转换开关拨到下面“微程序”位置，打开电源，按一次复位按钮CLR，使实验系统复位。
3、指示灯µA5~µA0显示“000000”，将操作模式开关设为“1101”，准备进入运算器控制实验。
4、按一次QD按钮，进入实验过程，此时指示灯µA5~µA0显示“001011”，当前微指令要求设置数A进入R0，观测记录此时相应控制指示灯的值为：在数据开关SD7~SD0上设置数据“11110000”，在灯D7~D0上可看到所设置数据“11110000”。
运算器组成实验报告
运算器组成实验报告运算器组成实验报告引言运算器是计算机系统中的一个重要组成部分，它负责进行各种数学和逻辑运算。
本实验旨在通过实践，深入了解运算器的组成原理和工作方式。
在实验过程中，我们将通过搭建一个简单的运算器电路，来探索它的内部结构和运行机制。
一、实验目的本实验的主要目的是通过实际操作，加深对运算器的理解。
具体目标包括：1. 学习运算器的基本组成部分和功能；2. 掌握运算器的工作原理和运行机制；3. 熟悉运算器的电路搭建和调试过程；4. 分析和解决运算器电路中可能出现的问题。
二、实验原理1. 运算器的基本组成运算器通常由算术逻辑单元（ALU）、寄存器、控制器和数据通路等部分组成。
其中，ALU是运算器的核心部件，负责执行各种算术和逻辑运算；寄存器用于存储运算器的中间结果和操作数；控制器负责协调各个部件的工作；数据通路则用于传输数据和控制信号。
2. 运算器的工作原理运算器的工作原理可以简单概括为以下几个步骤：（1）从寄存器中读取操作数；（2）根据控制信号选择相应的运算方式；（3）执行运算操作，将结果存储到寄存器中；（4）根据需要，将结果输出到其他部件或存储器中。
三、实验步骤1. 设计运算器电路根据实验要求，我们设计了一个简单的四位二进制加法器电路。
该电路由四个半加器和一个全加器组成，能够实现两个四位二进制数的加法运算。
2. 搭建电路根据电路设计图纸，我们使用逻辑门和触发器等元器件，搭建了运算器电路。
在搭建过程中，我们注意到电路的连接方式和元器件的正确使用，以确保电路能够正常工作。
3. 调试电路搭建完成后，我们对电路进行了调试。
首先，我们检查了电路连接是否正确，是否存在短路或接触不良的问题。
然后，我们逐步输入测试数据，观察电路的输出情况，并与预期结果进行比对。
如果发现输出结果与预期不符，我们会仔细检查电路的各个部分，寻找可能的问题并进行修复。
四、实验结果与分析在实验过程中，我们成功搭建了一个四位二进制加法器电路，并进行了多组测试。
TEC-8数字逻辑实验
实验五 在系统编程实验1
计算机学院实验中心系统结构实验室
实验四 简单时序电路
实验内容:
1.双D构成的二进制计数器：按设计接线 ，将Q0，Q1，Q2，Q3复位；由时钟端CLK 输入单脉冲，记录输出状态；由时钟端 CLK输入连续脉冲，观测输出波形。 2.用74LS73构成一个二进制计数器，重做 内容1的实验。
计算机学院实验中心系统结构实验室
计算机学院实验中心系统结Leabharlann 实验室实验四 简单时序电路
实验提示: 74LS73引脚11是GND，引脚4是VCC。 D触发器74LS74是上升沿触发，JK触发器 74LS73是下降沿触发。
计算机学院实验中心系统结构实验室
实验四 简单时序电路
D触发器构成的二进制计数器实验电路:
计算机学院实验中心系统结构实验室
计算机学院实验中心系统结构实验室
实验四 简单时序电路
异步十进制计数器输出波形:
计算机学院实验中心系统结构实验室
实验四 简单时序电路
自循环计数器实验电路:
计算机学院实验中心系统结构实验室
实验四 简单时序电路
自循环计数器输出波形:
计算机学院实验中心系统结构实验室
实验四 简单时序电路
实验报告要求: 1.写出实验内容1中，用单次脉冲做计数脉 冲时，Q3，Q2，Q1，Q0的状态转移表； 画出连续时钟下Q3，Q2，Q1，Q0的波形 ； 2./Q3，/Q2，/Q1，/Q0构成计数器吗？如 果是，那么是递增还是递减？
计算机学院实验中心系统结构实验室
实验三 触发器
（2）在（1）的基础上，置CLR, PR引脚为 高电平，D(数据)引脚接电平开关输出， CP(时钟)引脚接单脉冲。在D为高电平和低 电平的情况下，分别按单脉冲按钮，观察 Q,Q′的值，记录下来。
运算器组成原理实验报告
运算器组成原理实验报告运算器组成原理实验报告一、引言运算器作为计算机中的重要组成部分，承担着数据处理和运算任务。
本实验旨在通过实际操作，深入了解运算器的组成原理和工作机制。
二、实验目的1. 理解运算器的基本概念和功能。
2. 掌握运算器的组成原理及其实际应用。
3. 学会使用逻辑门电路构建简单的运算器。
三、实验器材与步骤1. 实验器材：- 逻辑门电路芯片（如AND、OR、NOT等）；- 运算器实验板；- 连接线等。
2. 实验步骤：1) 连接逻辑门电路芯片到运算器实验板上的相应位置。
2) 根据实验要求，设置逻辑门的输入信号。
3) 运行实验板，观察输出结果。
4) 记录实验数据，并进行分析。
四、实验原理运算器由多个逻辑门电路组成，主要包括加法器、减法器、乘法器和除法器等。
这些逻辑门电路通过接收输入信号并进行逻辑运算，最终输出结果。
1. 加法器加法器是运算器的基本组成部分，用于实现数字的加法运算。
它由多个逻辑门电路组成，其中包括半加器和全加器。
半加器用于实现两个数字的个位相加，全加器则用于实现多位数的相加。
2. 减法器减法器是运算器的另一个重要组成部分，用于实现数字的减法运算。
它通过将减法转化为加法运算来实现。
减法器的输入包括被减数、减数和借位，输出为差值。
3. 乘法器乘法器用于实现数字的乘法运算。
它通过多次的加法运算来实现乘法。
乘法器的输入包括被乘数和乘数，输出为积。
4. 除法器除法器用于实现数字的除法运算。
它通过多次的减法运算来实现除法。
除法器的输入包括被除数和除数，输出为商和余数。
五、实验结果与分析根据实验步骤进行操作后，我们观察到运算器实验板上的LED显示屏显示出了正确的运算结果。
通过分析实验数据，我们得出了以下结论：1. 运算器能够正确地进行加法、减法、乘法和除法运算，验证了其组成原理的正确性。
2. 运算器的性能受到逻辑门电路的质量和连接线的稳定性等因素的影响。
在实际应用中，需要保证这些因素的稳定性和可靠性，以确保运算器的正常工作。
计算机组成运算器实验报告
计算机组成运算器实验报告计算机组成运算器实验报告引言：计算机是当今社会不可或缺的工具，而计算机的核心部件之一就是运算器。
运算器是计算机中负责执行算术和逻辑运算的部件，它的设计和实现对计算机的整体性能起着至关重要的作用。
本实验旨在通过设计和搭建一个简单的运算器，深入理解和掌握计算机组成原理。
一、实验目的本次实验的主要目的是通过搭建一个基于逻辑门的8位运算器，了解和掌握运算器的基本原理和设计方法。
具体目标如下：1. 学习和理解运算器的基本功能和工作原理；2. 掌握逻辑门的基本知识和使用方法；3. 设计和实现一个具有加法、减法、乘法和除法功能的8位运算器；4. 验证运算器的正确性和可靠性。
二、实验原理1. 运算器的功能运算器是计算机中执行算术和逻辑运算的核心部件，其主要功能包括加法、减法、乘法和除法等。
通过逻辑门的组合和控制信号的输入，可以实现各种不同的运算操作。
2. 逻辑门的基本原理逻辑门是运算器中最基本的构建单元，它根据输入信号的不同，产生相应的输出信号。
常见的逻辑门包括与门、或门、非门等。
通过逻辑门的组合和级联，可以构建出更复杂的逻辑电路，实现各种逻辑运算。
3. 运算器的设计方法运算器的设计方法主要包括两种：组合逻辑设计和时序逻辑设计。
组合逻辑设计是指根据输入信号的组合，直接输出相应的结果。
时序逻辑设计是指根据输入信号的变化过程，按照一定的时序规则输出结果。
三、实验过程1. 运算器的整体设计根据实验要求，我们需要设计一个具有加法、减法、乘法和除法功能的8位运算器。
首先，我们需要确定运算器的输入和输出信号的格式和位数。
然后，根据运算操作的特点，选择合适的逻辑门进行组合和级联，实现各种运算操作。
2. 逻辑门的选择和连接在设计运算器时，我们需要根据实际需求选择适当的逻辑门。
例如，对于加法操作，我们可以选择全加器进行设计；对于减法操作，可以选择加法器和取反器进行设计；对于乘法和除法操作，可以选择移位寄存器和与门进行设计。
八位运算器实验报告
《组成原理》实验报告姓名：***____________专业：网络工程________学号：**********______日期：2014年11月25日实验一：8位运算器的设计1，设计目的：1）学习并练习verilog语言2）了解8位加法器实现原理2，设计目标：1）使用verilog语言编写8为运算器并进行仿真模拟3，模块设计规格及输入输出端变量说明1）3模块设计规格及输入输出端变量说明：输入：[2:0]s(操作指令)， LDA,LDB(输入控制), [7:0]IN(输入数)；输出：[7:0]A,B(操作数)， ALU(结果寄存器)，FZ(判零)， FC(进位)；2）操作指令表：4，程序原理连接图5，程序代码Module test (T4,s,A,B,LDA,LDB,FZ,FC,IN,ALU);input [2:0] s;input LDA,LDB,T4;input [7:0] IN;output [7:0] A,B,ALU;output FZ,FC;reg [7:0] A,B,ALU;reg FZ,FC;/** 输入模块，当clk上升沿时，如果LDA为1，则把IN的值给A，否则赋给B */always @ (posedge CLK)beginif(LDA==1'b1)beginA<=IN;endelse if(LDB==1'b1)beginB<=IN;endend/**计算模块，根据操作数s的不同值为A和B进行八种不同的计算，其中当A+B *进行加法计算时，把进位值赋给FC*/always @ (s[2] or s[1] or s[0])begincase ({s[2],s[1],s[0]})3'b000:ALU<=A;//直接赋值3'b001:ALU<=A&B;//A与B按位与3'b010:ALU<=A|B;//A与B按位或3'b011:ALU<=~A;//非A3'b100:ALU<=(A<<1);//A左移一位3'b101:{FC,ALU}<=A+B;//ALU=A+B，FC为A+B的进位3'b110:ALU<=A+1;//加一操作3'b111:ALU<=A-1;//减一操作endcaseend/**该模块的作用是判断ALU是否为，若是FZ赋为1*/always @ (negedge T4)beginif(ALU==8'b00000000)FZ<=1'b1;elseFZ<=1'b0;endendmodule6时序仿真图：。
TEC-8数字逻辑实验6-1详解
TEC-8
10
3:8线译码器真值表
输入
输
出
En IN2 IN1 IN0 0 x xx 1 000 1 001 1 010 1 011 1 100 1 101 1 110 1 111
Q7 Q6 Q5 Q4 Q3 Q 2 Q1 Q0
11
1 1111 1
11
1 1111 0
11
1 1110 1
11
1 1101 1
TEC-8
21
注意：扁平电缆进行插接或者拔出必须在关 电源后进行。另外，做实验时，应将短路 子DZ2短接，以使数码管正极接到+5V上； 实验结束后，将短路子DZ2断开。
TEC-8
22
实验报告要求 写出十进制计数器及其七段数码管显示系 统的VHDL语言设计方案。 写出本次实验的心得体会。
TEC-8
. g f e d c ba
TEC-8
19
EPM7128管脚锁定： 信号名 引脚号 信号方向 信号意义
QD
60 in
QD脉冲
CLR#
1
LG1-D0 44
in
复位低电平有效
out 数码管LG1的驱动信号
LG1-D1 45 out 数码管LG1的驱动信号
LG1-D2 46 out 数码管LG1的驱动信号
TEC-8
15
计数
0 1 2 3 4 5 6 7 8 9
TEC-8
十进制计数器计数顺序表
输出
Q3
Q2
Q1
0
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
计算机组成原理运算器实验报告-八位运算器实验
计算机组成原理实验一运算器实验一、实验目的：1、掌握简单运算器的数据传输方式。
2、验证运算功能发生器（74LS181）及进位控制的组合功能。
二、实验要求：完成不带进位及带进位算数运算实验、逻辑运算实验，了解算数逻辑运算单元的运用。
三、实验原理：74LS181是4位算术逻辑运算器，用两个74LS181并联可以实现8位运算，为了实现双操作的运算，ALU的输入端分别由两个锁存器DR1，DR2锁存数据。
数据显示灯和数据总线相连接，用来显示数据总线上的内容。
由于实验电路中的时序信号均已连接至W／ＲＵＩＴ相应的时序信号引出端，只要微动开关，即可获得实验所需的单脉冲。
四、实验连接：1.八位运算器控制信号连接：S3，S2，S1，S0，M，/CN，LDDR1，LDDR2，LDCZY，/SW-B，/ALU-B，Cn+4 Cn+4I2.完成连接并检查无误后接通电源。
五、实验仪器状态设定：在闪动的“P.”状态下按动“增址”命令键，使LED显示器自左向右第一位显示提示符“H”，表示本装置已进入手动单元实验状态。
五、实验项目：（一）算数运算实验拨动二进制数据开关向DR1和DR2寄存器置数（灯亮为1，灯灭为0）。
步骤如下:[CBA=001] [LDDR1=1] [LDDR1=0][LDDR2=0] [LDDR2=1][“按STEP”] [“按STEP”] 然后检查数据：1.关闭数据输入三态门（CBA=000）2.打开ALU输出三态门（CBA=010）3.当置S3，S2，S1，S0，M为11111时，总线指示灯显示DR1中的数4.当置S3，S2，S1，S0，M为10101时，总线指示灯显示DR2中的数算数运算（不带进位）实验：置CBA=010，S3，S2，S1，S0，M，/CN为100101，LDCZY=0，则数据总线指示灯显示00001100（0CH）（二）进位控制实验（1）进位标志清零CBA＝000 置S3，S2，S1，S0，M为00000 置/CN为0，LDCZY为1 按STEP （2）向DR1和DR2置数（同上）（3）验证进位运算及进位锁存功能，使/CN=1,LDCZY=1,来进行算数运算。
运算器组成实验报告
运算器组成实验报告实验名称：运算器组成实验实验目的：通过使用逻辑门，了解运算器的构成和工作原理，并验证其正确性。
实验原理：运算器是一种电子电路，用于执行算术和逻辑运算。
它由一个或多个逻辑门组成，而逻辑门则是用于执行基本逻辑操作的元器件。
在运算器中，通常使用与门、或门、非门、异或门、全加器等逻辑门来实现各种算术和逻辑运算。
在本次实验中，我们通过使用与门、或门、非门和全加器来设计一个4位全加器，并通过信号的输入和输出来验证其正确性。
实验步骤：1.根据所需的输入和输出，设计运算器的逻辑电路图。
2.根据逻辑电路图，使用实验箱中提供的逻辑门和导线来搭建运算器的电路。
3.连接示波器和信号发生器，以便观察和验证信号的输入和输出。
4.依次输入各种输入信号，记录信号的输出结果，并与预期结果进行比较。
5.通过调整电路中的元器件和接线位置，调整电路的输入输出特性，直至符合设计要求。
实验结果：通过搭建运算器电路并输入不同的信号，实验结果如下：输入：A=0 B=0 C=0 D=0输出：S=0 C_out=0输入：A=1 B=1 C=1 D=1输出：S=0 C_out=1输入：A=1 B=0 C=1 D=0输出：S=1 C_out=0输入：A=0 B=1 C=0 D=1输出：S=1 C_out=0根据输出结果，可以发现运算器的电路已经实现了预期的功能，能够正确地执行不同的算术和逻辑运算。
实验结论：通过本次实验，我们了解和验证了运算器的构成和工作原理，并成功搭建出一个4位全加器电路，实现了各种算术和逻辑运算。
实验结果表明，运算器是一种非常重要的电子电路，广泛应用于计算机、通信系统等各个领域。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
18
五、实验任务 1．用双踪示波器和逻辑测试笔测试节拍脉冲
信号T1、T2、T3。 2．对下述7组数据进行加、减、与、或运算。 ⑴A=0F0H, B=10H ⑸A=0FFH, B=0AAH ⑵A=10H, B=0F0H ⑹A=55H, B=0AAH ⑶A=03H, B=05H ⑺A=0C5H, B=61H ⑷A=0AH, B=0AH
8
它由2片GAL22V10组成，产生节拍脉冲T1、T2、 T3，节拍电位W1、W2、W3，以及中断请求信 号ITNQ。主时钟MF采用石英晶体振荡器产生的 1MHz时钟信号。T1、T2、T3的脉宽为1 µS。一 个机器周期包含一组T1、T2、T3。
当DP=1时，处于单微指令运行方式，每按一次 QD按钮，只产生一组T1、T2、T3；当DP=0时， 处于连续运行方式，每按一次QD按钮，开始连续 产生T1、T2、T3，直到按一次CLR按钮或者控制 器产生STOP信号为止。
5
数码管
交通灯 喇叭
逻辑笔
电源 指示 LOG
硬布线/独立/微程序转换
VGA 接口
微程序控制器 单片机
LED 显示
运算器
存储器
EPM7128
VCC GND
时钟源
电位 器
单脉冲
时序
操作 模式
数据开关
电平控制信号开关
TEC-8 北京邮电大学计算机学院实验中心系统结构实验室
6
控制转换开关、指示灯 微命令指示灯
TEC-8 北京邮电大学计算机学院实验中心系统结构实验室
9
TEC-8 北京邮电大学计算机学院实验中心系统结构实验室
10
MF周期1μS，占空比50%，T1~T3的脉宽1μS。微指令周期3μS。
TEC-8 北京邮电大学计算机学院实验中心系统结构实验室
11
TEC-8模型计算机框图
TEC-8 北京邮电大学计算机学院实验中心系统结构实验室
TEC-8 模型计算机主时钟MF 的频率为1MHz，执行 一条微指令需要3 个节拍脉冲T1、T2、T3。TEC-8 模型计算机时序采用不定长机器周期，绝大多数指 令采用2 个机器周期W1、W2， 少数指令采用一个 机器周期W1 或者3 个机器周期W1、W2、W3。
TEC-8 北京邮电大学计算机学院实验中心系统结构实验室
12
TEC-8 北京邮电大学计算机学院实验中心系统结构实验室
13
名称
加法 减法
助记符 功 能
ADD Rd, Rs Rd ← Rd + Rs SUB Rd, Rs Rd ← Rd - Rs
指令格式
IR(7-4) IR(3-2) IR(1-0)
0001
Rd
Rs
0010
Rd
Rs
逻辑与 AND Rd, Rs Rd ← Rd and Rs 0011
1. 运算器部分测试报告(芯片及硬件电路分析、测 试方案详解、测试数据及分析、实验结论）。 2. 存储器部分测试报告(芯片及硬件电路分析、 测试方案详解、测试数据及分析、实验结论）。 3. 数据通路完整测试报告(电路分析、测试方案 详解、测试数据及分析，实验结论） 4. 实验心得
二． 微程序控制器及CPU取指综合测试报告
双端口寄存器 组7064
微程序控制器E2PROM 单片机89S52
P字段、微地址
编程开关、
指示灯
指示灯、复位、插座
运算器74LS181
双端口RAM7132
DBUS ALU A,B C Z PC 、AR、IR、INS
TEC-8 北京邮电大学计算机学院实验中心系统结构实验室
7
时钟源、时序脉冲产生和译码，启停逻辑等 ； 提供CPU周期所需的时序信号，取指并执行指令。
0111 1000
offset offset
无条件转移 JMP [Rd]
PC ← Rd
1001
Rd
XX
输出
OUT Rs
DBUS ← Rs
1010
XX
Rs
中断返回
IRET
返回断点
1011
XX
XX
关中断
DI
禁止中断
1100
XX
XX
开中断
EI
允许中断
1101
XX
XX
停机
STP
暂停运行
1110
XX
XXΒιβλιοθήκη TEC-8 北京邮电大学计算机学院实验中心系统结构实验室
1. 微程序控制器部分测试报告(芯片及硬件电路分析、 微指令格式分析、流程图测试详解）。 2. 模型机CPU取指测试报告(整体框图分析、测试程序 分析、测试过程及结果详解、实验结论）。 3. 中断测试报告(硬件中断原理分析、测试程序分析、 执行及结果分析，实验结论） 4. 实验心得。
TEC-8 北京邮电大学计算机学院实验中心系统结构实验室
1 1 0 双端口存储器实验
111
数据通路实验
TEC-8 北京邮电大学计算机学院实验中心系统结构实验室
15
一、实验类型 原理+分析 二、实验目的 ⑴熟悉逻辑测试笔的使用方法。 ⑵熟悉TEC-8模型计算机的节拍脉冲T1、T2、
T3； ⑶熟悉双端口通用寄存器组的读写操作； ⑷熟悉运算器的数据传送通路； ⑸验证74181的加、减、与、或功能； ⑹按给定的数据，完成几种指定的算术、逻辑
Rd
Rs
加1
INC Rd
Rd ← Rd + 1
0100
Rd
XX
取数
LD Rd, [Rs]
Rd ← [Rs]
0101
Rd
Rs
存数
ST Rs, [Rd]
Rs → [Rd]
0110
Rd
Rs
C条件转移 Z条件转移
JC addr JZ addr
C=1，则 PC←@ + offset
Z=1，则 PC←@ + offset
14
1.硬连线: 硬连线控制器产生控制信号
2.独 立: 开关产生控制信号
3.微程序: 微程序控制器产生控制信号
控制转换开关实现控制信号的切换。
操作模式开关 操作模式
实验功能
SWC、SWB、SWA 0 0 0
启动程序运行
001
写存储器
010
读存储器
011
读寄存器
100
写寄存器
SWC、SWB、SWA 1 0 1 运算器组成实验
运算。
TEC-8 北京邮电大学计算机学院实验中心系统结构实验室
16
三、实验设备 TEC-8实验系统 1台 TDS1001数字存储示波器 1台 UT60A数字万用表 1块 逻辑测试笔（在TEC-8实验台上） 1支 四、实验电路
TEC-8 北京邮电大学计算机学院实验中心系统结构实验室
17
TEC-8 北京邮电大学计算机学院实验中心系统结构实验室
北京邮电大学 计算机学院实验中心
系统结构实验室
2016年3月
TEC-8实验系统简介 运算器组成实验 双端口存储器实验 数据通路实验 微程序控制器实验 CPU组成与机器指令的执行 中断原理实验
TEC-8 北京邮电大学计算机学院实验中心系统结构实验室
2
交两份综合实验报告： 一． 数据通路综合测试报告