FPGA中ROM与RAM的基础综合实验
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
lpm_ram_dq0
data[5..0] r/w a[5..0] CLK1
INPUT VCC INPUT VCC INPUT VCC INPUT VCC OUTPUT
data[5..0] w ren address[5..0] clock
inst2
q[5..0]
q[5..0]
data[5..0]是lpm_ram_dq0的 data[5..0]是lpm_ram_dq0的6位数据输入端； r/w是读/写控制端；a[5..0]是RAM的读出或 r/w是读/写控制端；a[5..0]是RAM的读出或 写入地址；CLK1是读/写时钟脉冲；q[5..0] 写入地址；CLK1是读/写时钟脉冲；q[5..0] 是6位数据输出端。
lpm_rom0实验结构图 lpm_rom0实验结构图
ROM是控制存储器，其对应的数据文件mif ROM是控制存储器，其对应的数据文件mif 文件中存放的是微指令。
Biblioteka Baidulpm_rom0
a[5..0] CLK2
INPUT VCC INPUT VCC
address[5..0] q[19..0] clock
data[5..0]
INPUT VCC INPUT VCC
up counter
data[5..0] clock
inst
q[5..0] aclr aload
OUTPUT
q[5..0]
CLK0
CLR LOAD
INPUT VCC INPUT VCC
data[5..0]是计数器的 CLK0是时钟脉冲信号； aclr是计数器的异步清零端； load是计数器的异步清零端； q[5..0]是计数器的数据输出端。
FPGA中ROM与 FPGA中ROM与RAM 的基础综合实验
实验目的： 实验目的：
掌握程序计数器的两种工作方式，加1 掌握程序计数器的两种工作方式，加1计 数和重装计数器初值的实现方法。 初步了解RAM和ROM在计算机系统中的 初步了解RAM和ROM在计算机系统中的 应用。掌握程序计数器的两种工作方式， 加1计数和重装计数器初值的实现方法。 初步了解RAM和ROM在计算机系统中的 初步了解RAM和ROM在计算机系统中的 应用。
实验目的： 实验目的：
地址计数器是为了产生连续访存的地址， 地址计数器是为了产生连续访存的地址，可 采用LPM库中的元件 库中的元件PM_COUNTER来实 采用 库中的元件 来实 计数器位宽为6位 现，计数器位宽为 位。
lpm_counter0实验结构图 lpm_counter0实验结构图
lpm_counter0
inst8
OUTPUT
q[19..0]
a[5..0]是rom的读出地址，CLK2是时钟脉冲，q[19..0]是20位数据输出端。
lpm_ram_dq0实验结构图 lpm_ram_dq0实验结构图
本实验中RAM是主存，其对应的数据文件 本实验中RAM是主存，其对应的数据文件 mif文件中存放的是指令，地址或操作数。 mif文件中存放的是指令，地址或操作数。 RAM的定制与ROM基本相同。 RAM的定制与ROM基本相同。
具体实验内容
根据系统结构图建立工程并进行仿真。规 定ram输出的后六位（q[5..0]）为地址段，利 ram输出的后六位（q[5..0]）为地址段，利 用二选一元件，实现对rom数据文件按地址 用二选一元件，实现对rom数据文件按地址 顺序访问或按rom输出数据的地址段访问下 顺序访问或按rom输出数据的地址段访问下 地址两种不同情况。
data[5..0] r/w a[5..0] CLK1
INPUT VCC INPUT VCC INPUT VCC INPUT VCC OUTPUT
data[5..0] w ren address[5..0] clock
inst2
q[5..0]
q[5..0]
data[5..0]是lpm_ram_dq0的 data[5..0]是lpm_ram_dq0的6位数据输入端； r/w是读/写控制端；a[5..0]是RAM的读出或 r/w是读/写控制端；a[5..0]是RAM的读出或 写入地址；CLK1是读/写时钟脉冲；q[5..0] 写入地址；CLK1是读/写时钟脉冲；q[5..0] 是6位数据输出端。
lpm_rom0实验结构图 lpm_rom0实验结构图
ROM是控制存储器，其对应的数据文件mif ROM是控制存储器，其对应的数据文件mif 文件中存放的是微指令。
Biblioteka Baidulpm_rom0
a[5..0] CLK2
INPUT VCC INPUT VCC
address[5..0] q[19..0] clock
data[5..0]
INPUT VCC INPUT VCC
up counter
data[5..0] clock
inst
q[5..0] aclr aload
OUTPUT
q[5..0]
CLK0
CLR LOAD
INPUT VCC INPUT VCC
data[5..0]是计数器的 CLK0是时钟脉冲信号； aclr是计数器的异步清零端； load是计数器的异步清零端； q[5..0]是计数器的数据输出端。
FPGA中ROM与 FPGA中ROM与RAM 的基础综合实验
实验目的： 实验目的：
掌握程序计数器的两种工作方式，加1 掌握程序计数器的两种工作方式，加1计 数和重装计数器初值的实现方法。 初步了解RAM和ROM在计算机系统中的 初步了解RAM和ROM在计算机系统中的 应用。掌握程序计数器的两种工作方式， 加1计数和重装计数器初值的实现方法。 初步了解RAM和ROM在计算机系统中的 初步了解RAM和ROM在计算机系统中的 应用。
实验目的： 实验目的：
地址计数器是为了产生连续访存的地址， 地址计数器是为了产生连续访存的地址，可 采用LPM库中的元件 库中的元件PM_COUNTER来实 采用 库中的元件 来实 计数器位宽为6位 现，计数器位宽为 位。
lpm_counter0实验结构图 lpm_counter0实验结构图
lpm_counter0
inst8
OUTPUT
q[19..0]
a[5..0]是rom的读出地址，CLK2是时钟脉冲，q[19..0]是20位数据输出端。
lpm_ram_dq0实验结构图 lpm_ram_dq0实验结构图
本实验中RAM是主存，其对应的数据文件 本实验中RAM是主存，其对应的数据文件 mif文件中存放的是指令，地址或操作数。 mif文件中存放的是指令，地址或操作数。 RAM的定制与ROM基本相同。 RAM的定制与ROM基本相同。
具体实验内容
根据系统结构图建立工程并进行仿真。规 定ram输出的后六位（q[5..0]）为地址段，利 ram输出的后六位（q[5..0]）为地址段，利 用二选一元件，实现对rom数据文件按地址 用二选一元件，实现对rom数据文件按地址 顺序访问或按rom输出数据的地址段访问下 顺序访问或按rom输出数据的地址段访问下 地址两种不同情况。