第九章 运算放大器_2011

Y ( s) H ( s) = X (s) 1 + G (s) H (s)
称H(s)为“开环”传输函数，Y(s)/X(s)为“闭环”传输函数
大多数情况下， 表示一个放大器， 大多数情况下，H(s) 表示一个放大器，G(s)是一 是一 Baidu Nhomakorabea与频率无关的量。 反馈系数” 个与频率无关的量。β代替G(s)，称β为“反馈系数” ，
华侨大学IC设计中心
A DC = g m1 (ro 2 || ro 4 )
从输出结点到地总的等效电阻：
CL
R out = (ro 2 || ro 4 ) 从输出结点到地总的等效电容： C＝ C L
−3dB频率ω0＝
1 1 = Rout CL (ro 4 || ro 2 )CL
1 Rout CL
单位增益带宽UGB = A DCω0＝g m1 (ro 4 || ro 2 ) = g m1 (ro 4 || ro 2 ) g 1 = m1 (ro 4 || ro 2 )CL CL
差动折叠式共源共栅结构
华侨大学IC设计中心
2[VDD − (VOD1 + VOD 3 + VCSS + VOD 5 + VOD 7 )]
rO1 rO 5
Av ≈ g m1{[ g m3 rO 3 (rO1 rO 5 )] [ g m 7 rO 7 rO 9 ]}
Av = g m1{( g m 3 ro 3 ro1 ) //( g m 5 ro 5 ro 7 )}
华侨大学IC设计中心
模拟CMOS集成电路设计 第九章 运算放大器
华侨大学·电子与信息工程学院 电子工程系 杨骁 凌朝东
xiaoyanghqu@hqu.edu.cn
运放的基本概念
华侨大学IC设计中心
运放的性能参数
华侨大学IC设计中心
运放增益：一般指运放的开环增益，在直 运放增益 流偏置的情况下，在输入加一小信号，即 做 AC分析，得到输出电压与输入电压之比， 通常用 dB来表示。
rO1 rO 5
2[V D D − (V O D 1 + V O D 3 + V O D 5 + V O D 7 )]
2[V D D − (V O D 1 + V O D 3 + V css + V O D 5 + V O D 7 )]
差动折叠式共源共栅结构
华侨大学IC设计中心
2[VDD − (VOD1 + VOD 3 + VCSS + VOD 5 + VOD 7 )]
这种折叠结构的主要优点在于对电压电 平的选择，因为它在输入管上端并不 “层叠”（stack）一个共源共栅管
差动折叠式共源共栅结构
华侨大学IC设计中心
可以把M1和M2的n阱与它们的共源点相连接
差动折叠式共源共栅结构
华侨大学IC设计中心
2[VDD − (VOD1 + VOD 3 + VCSS + VOD 5 + VOD 7 )]
运放的性能参数
大信号频率特性
华侨大学IC设计中心
在当今的许多应用中，运放必须在瞬态大信号下工作， 在这种情况下，非线性现象使得对速度的表征非常困难。
运放的性能参数
华侨大学IC设计中心
输出摆幅：指在特定负载条件下，运放 能输出的最大电压幅度，即输出摆幅
使用运放的多数系统要求大的电压摆幅以适应大范围的信号值。
决定， 闭环增益主要由反馈因子β决定，其误差由βA决定
运放的性能参数
华侨大学IC设计中心
Y A 1 1 1 1 = = ≈ 1 − 1 X 1+ β A β 1+ β β A βA
1 称ε s = 为闭环系统的静态误差。 βA
βA称为环路增益，是反馈系统中一个很重要 的量。从式可以看出βA越大，静态误差越小。 另一方面，可以通过增大A或β来使闭环增益 更加精确。
半边电路法求增益
差动折叠式共源共栅结构
华侨大学IC设计中心
Gm ≈ g m1
差动折叠式共源共栅结构
华侨大学IC设计中心
Rop = g m 7 rO 7 rO 9
RON = g m3 rO 3 (rO1 rO 5 )
Rout = Rop || Ron = ( g m3 rO 3 (rO1 rO 5 )) ( g m 7 rO 7 rO 9 )
in
R1 −t Vout (t ) ≈ a(1 + )(1 − exp )u (t ) R2 τ
Vout (∞) = a
1
β
=a
R1 + R2 R = a(1 + 2 ) R1 R1
V 对于1%的稳定精度， out (t ) = 99%Vout (∞) − t1% 1 − exp = 0.99
τ
运放的性能参数
线性：用总谐波失真比来表示。 运放开环有很大的非线性，全差动运放可以减小非 线性，负反馈也可以减小非线性，开环增益越大， 负反馈后带来的非线性就越小
运放的性能参数
华侨大学IC设计中心
噪声与失调：运放的输入噪声和失调确定 了能被合理处理的最小信号电平。 电源抑制比：对电源线上噪声抑制的能力
单级运放
单级运放
闭环输出阻抗
华侨大学IC设计中心
华侨大学IC设计中心
闭环输出阻抗
输出阻抗等于开环的值（rOP||rON）
Rout 1 = = = ≈ 1 + β A0 1 + A0 1 + g m1 (rop // ron ) g m1 rop // ron rop // ron rop // ron
这使我们能通过增大 增大开环输出阻抗来设计高增益的运放， 增大 而闭环输出阻抗仍然较低。
运放的性能参数
计算环路增益
华侨大学IC设计中心
将主输入置为零，在某点断开环路，在信号流方向 注入一个测试信号，使信号沿环路环绕，直到另外 一个断点，我们得到一个电压值。导出的传输函数 的负值就是环路增益。 VF 环路增益：Aloop = − = Aβ Vt
开环增益仿真配置
华侨大学IC设计中心
运放的性能参数
运放的性能参数
华侨大学IC设计中心
小信号带宽和建立时间的关系
假定运放是一个单极点电压放大器。如果Vin是小的阶跃电压， 请计算当输出电压处于其最终值的1%范围内时所需的时间。 如果1+R1/R2≈10，而且稳定时间小于5ns，该运放必须提供 的单位增益带宽是多少。
运放的性能参数
小信号带宽和建立时间的关系
R2 + R1 1 εs = ⇒ ≤ 0.01 A1 β A1 R2
A1 ≥ 1000
运放的性能参数
华侨大学IC设计中心
小信号带宽 ：运放的高频特性在许多应用中起重 要作用。例如，当工作频率增加时，开环增益开 始下降，在反馈系统中产生更大的误差。信号带 宽通有两种不同的方法定义：单位增益频率fu和 3-dB频率f3-dB
单位增益带宽：Unit Gain Bandwidth
H ( jω ) =
极点频率ω0 =
1 , ω0为－3dB带宽 RS CL
ω 1+ ω0
ADC
单位增益带宽：ω ≈ ADCω0
放大器的单位增益带宽
华侨大学IC设计中心
A DC = g m1 (ro1 || ro 2 )
从输出结点到地总的等效电阻： R out = (ro1 || ro 2 )
差动折叠式共源共栅结构
华侨大学IC设计中心
Av ≈ g m1{[ g m3 rO 3 (rO1 rO 5 )] [ g m 7 rO 7 rO 9 ]}
Av = g m1{( g m 3 ro 3 ro1 ) //( g m 5 ro 5 ro 7 )}
华侨大学IC设计中心
假定运放是一个单极点电压放大器。如果Vin是小的阶跃电压， 请计算当输出电压处于其最终值的1%范围内时所需的时间。 如果1+R1/R2≈10，而且稳定时间小于5ns，该运放必须提供 的单位增益带宽是多少。
由于有限带宽引入的误差，我们称之为动态误差， 它与单位增益带宽有关。在一定建立时间内误差 越小，要求运放的带宽越大！
CL
从输出结点到地总的等效电容： C＝ C L
1 1 −3dB频率ω0＝ = Rout CL (ro1 || ro 2 )CL
1 单位增益带宽UGB = A DCω0＝g m1 (ro1 || ro 2 ) Rout CL g m1 1 = g m1 (ro1 || ro 2 ) = (ro1 || ro 2 )CL CL
该闭环放大器也是一个单极点系统，其时间常数为
τ=
R ≈ 1 + 1 R2 R2 1+ A0 ω0 R1 + R2 1
运放的性能参数
小信号带宽和建立时间的关系
华侨大学IC设计中心
A0 R2 1+ A0 R1 1 1 τ= ≈ 1 + Vo R1 + R2 (s) = R2 A0ω0 R2 s 1+ A0 ω0 Vin 1+ R1 + R2 R2 (1 + A0 )ω0 R11 + R2 对于 V = au (t ) ，输出阶跃响应可表示成：
华侨大学IC设计中心
两种电路的低频小信号增益等于 g m (ro 2 // ro 4 ) ≤ g m ro = 0 ~ 30 在亚微米器件的典型电流条件下，其增益值很难超过20。
ω−3dB
1 g mN 1 = ωugω = Aω0 = g mN (ro 2 // ro 4 ) = （ro 2 // ro 4 )CL （ro 2 // ro 4 )CL CL
尽管可以用共源电路得到额定增益gmRD=10，但要保证误差小 于1%却非常困难。晶体管中迁移率和栅氧化层厚度的变化以 及电阻值的变化通常产生的误差大于20%。所以要想得到精确 的放大倍数，一般把运放接成闭环形式。
运放的性能参数
华侨大学IC设计中心
开环增益对闭环系统精度的影响
H(s)和G(s)分别叫做前馈网络和反馈网络
(a)电路呈现一个镜像极
单级运放
华侨大学IC设计中心
单位增益缓冲器的输入共模电平范围以 及闭环输出阻抗
最小允许输入电压等于VCSS+VGS1，VCSS是电流源两端所要求的电压。 最大输入电压：Vin,max=VDD-|VGS3|+VTH1 如果每个器件的阈值电压为0.7V，过驱动电压为0.3V， 则Vin,min=0.3+0.3+0.7=1.3V，Vin,max=3-(0.3+0.7)+0.7=2.7V。 因此，当电源电压为3V时输入的共模范围为1.4V。
华侨大学IC设计中心
A0 A( s ) = S 1+
Vo = Vin
R2 β= R1 + R2
ω0
A( s ) A( s ) R2 1+ R1 + R2
A0 R2 1+ A0 Vo R1 + R2 ( s) = s Vin 1+ R2 (1 + A0 )ω0 R11 + R2
1 A0ω0
运放的性能参数
华侨大学IC设计中心
开环增益对闭环系统精度的影响
Y A 1 1 1 1 1 = = ≈ 1 − ≈ X 1+ β A β 1+ 1 β β A β βA
1 1 ≈ f ( x0 ) + f '( x0 )( x − x0 ) + f ''( x0 )( x − x0 ) 2 1+ x 2!
套筒式共源共栅运放
华侨大学IC设计中心
缺点是很难以输入和输出短路的方式实现单位 增益缓冲器
M2工作在饱和区：
Vout≤VX+VTH2
M4工作在饱和区：
Vout≥Vb-VTH4 VX=Vb-VGS4 Vb-VTH4≤Vout≤Vb-VGS4+VTH2
Vmax-Vmin=VTH4-(VGS4-VTH2) = VTH2-(VGS4-VTH4)
共源共栅运放很少用来做单位增益缓冲器
高输出摆幅的套筒式共源共栅运放
华侨大学IC设计中心
三层叠共源共栅
华侨大学IC设计中心
折叠式共源共栅结构
华侨大学IC设计中心
套筒式共源共栅运放的缺点是较小的输出摆幅 和很难使输入与输出短路，为减小这些不利因 素可以采用一种“折叠式共源共栅”运放。
华侨大学IC设计中心
高增益单级运放电路
华侨大学IC设计中心
采用共源共栅结构可以提高增益
g m1{( g m 3 ro 3 ro1 ) //( g m 5 ro 5 ro 7 )}
但以减小输出摆幅作为代价，输出摆幅为 2[VDD − (VOD1 + VOD 3 + VCSS + VOD 5 + VOD 7 )] 这两个电路结构称为“套筒式”共源共栅运放
华侨大学IC设计中心
开环增益对闭环系统精度的影响 电路被设计成额定增益为10，即1+R1/R2=10。要求增 益误差为1%，确定A1的最小值。（同相放大结构）
R2 VX = Vo R1 + R2
VX (Vin − VX ) A1 = Vo R2 β= R1 + R2
Vo = Vin
A1 A1 R2 1+ R1 + R2