组合逻辑电路基本概念复习考试题

合集下载

组合逻辑电路

组合逻辑电路一、单选题(每题1分)1.一个16路数据选择器，其地址输入（选择控制输入）端有 4 __ 个。

A 16个B 2个C 4个D 8个2.能完成两个1位二进制数相加并考虑到低位来的进位的电路称为。

A 编码器B 译码器C 全加器D 半加器3.在组合逻辑电路的常用设计方法中，可以用来表示逻辑函数。

A 真值表B 状态表C 状态图D 特性方程4.一个8路数据选择器，其地址输入（选择控制输入）端有。

A 1个B 2个C 3个D 4个5.一个32路数据选择器，其地址输入（选择控制输入）端有。

A 2个B 3个C 4个D 5个6.在下列逻辑电路中，不是组合逻辑电路的有。

A 译码器B 编码器C 全加器D 寄存器7.在下列电路中，只有属于组合逻辑电路。

A 触发器B 计数器１C 数据选择器D 寄存器8.用代码代表特定信号或者将代码赋予特定含义的过程称为。

A 译码B 编码C 数据选择D 奇偶校验9.由与非门构成的基本RS触发器的输入端为R、S，则其约束条件为。

A RS=0B R+S=1C RS=1D R+S=0二、判断题(每题1分)1.欲实现一个三变量组合逻辑函数，应选用下列选项中的C。

（）A 编码器B 译码器C 数据选择器D2.如需要判断两个二进制数的大小或相等，可以使用下列选项中的C。

（）A 译码器B 编码器C 数据选择器D 数据比较器3.用代码代表特定信号或者将代码赋予特定含义的过程称为下列选项中的C。

（）A 译码B 编码C 数据选择D 奇偶校验4.通过四位数值比较器HC85比较两数的大小时,在A3 =B3、A2=B2情况下,如果A1>B1,则输出F(A>B〉=1,F(A<B)=F(A=B)=0。

( )5.一个班级有78位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少7位二进制数才能满足要求。

（）6.半导体数码管的每个显示线段都是由下列选项中的C构成的A 灯丝B 发光二极管C 发光三极管D 熔丝２３7. 在二进制译码器中，若输入有4位代码，则输出信号数应选用下列选项中的C 。

第十一章组合逻辑电路习题及答案

第十一章组合逻辑电路习题及答案一、填空题1、数字电路中的逻辑电路按功能可分为电路和电路两种类型。

2、组合电路的特点：输出状态仅仅取决于输入值的组合，而与无关。

3、电路结构看，组合电路具有两个特点：（1）电路由电路组成，不包含任何元件，（2）电路中不存在任何回路。

4、电路的分析，是根据给定的电路，写出表达式，并以此来描述它的，确定对于的关系。

5、不考虑进位输入，只将本位两数相加，称为。

6、组合逻辑电路的分析，一般按以下步骤进行：第一步：根据给定的逻辑电路，写出。

第二步：化简逻辑电路的。

第三步：根据化简后的逻辑函数表达式列。

第四步：描述。

7、当两个本位数相加，再考虑进位数时，叫。

8、全加器有个输入，个输出。

9、全加器一个输出为，另一个输出为。

10、全加器的本位和输出表达式S n= ,进位输出表达式C n= 。

11、一个输出N位代码的二进制编码器，可以表示种输入信号。

12、二进制编码器是将输入信号编成的电路。

13、二进制译码器是将翻译成相对应的的电路。

14、二一十进制编码器是将，分别编成对应的的电路。

15、二一十进制译码器是将翻译成相对应的。

二、选择题1、组合电路的输出取决于（）A、输入信号的现态B、输出信号的现态C、输入信号的现态和输出信号变化前的状态2、3线—8线译码器电路是（）A、3位二进制B、三进制C、三--八进制3、七段数码显示译码电路应有（）个输出端。

A、8个B、7个C、16个4、译码电路的输出量是（）A、二进制代码B、十进制数C、某个特定的控制信息5、译码器可以将（）的状态翻译成相应的输出信号。

A、输入代码B、输入数字C、输入信号D、输入脉冲6、七段字符显示器电路中a、b、c、d、g段发光是显示数字（）。

A、6B、5C、4D、37、如图所示，BA为（）。

A、00B、01C、10D、118、一个四输入端的与非门，它的输出有（）种状态。

A、1B、2C、4D、169、能实现对两个一位二进制数及低位的进位数进行加法运算的电路称为（）。

第四章组合逻辑电路习题

第四章组合逻辑电路一、填空题1、根据逻辑功能的不同特点，可将数字电路分成两大类：一类称为组合逻辑电路，另一类称为电路。

2、分析组合逻辑电路时，一般根据图写出逻辑函数表达式。

3、用门电路设计组合逻辑电路时，通常根据设计要求列出，再写出输出逻辑函数表达式。

4、组合逻辑电路的特点是输出状态只与，与电路原来的状态，其基本单元电路是。

5、译码器按功能的不同分为三种，，。

6、是编码的逆过程。

7、数据选择器是在的作用下，从中选择作为输出的组合逻辑电路。

8、2n选1数据选择器有位地址码。

9、8选1数据选择器在所有输入数据都为1时，其输出标准与-或表达式共有个最小项。

如所有输入数据都为0时，则输出为。

10、全加器有3个输入端，它们分别为，，和；输出端有2个，分别为、。

11、半导体数码显示器的内部接法有两种形式：共接法和共接法。

12、BCD-七段译码器/驱动器输出高电平有效时，用来驱动极数码管；如输出低电平有效时，用来驱动极数码管。

13、数据选择器只能用来实现输出逻辑函数，而二进制译码器不但可用来实现输出逻辑函数，而且还可用来实现输出逻辑函数。

14、在组合逻辑电路中，消除竞争冒险现象的主要方法有，，，。

二、判断题（）1、模拟量是连续的，数字量是离散的，所以模拟电路的精度要高于数字电路。

（）2、数据选择器是将一个输入数据分配到多个指定输出端的电路。

（）3、数值比较器是用于比较两组二进制数大小或相等的电路。

（）4、优先编码器只对多个输入编码信号中优先权最高的信号进行编码。

（）5、加法器是用于对两组二进制数进行比较的电路。

（）6、具有记忆功能的电路不是组合逻辑电路。

（）7、译码器的作用就是将输入的二进制代码译成特定的信号输出。

（）8、全加器只用于对两个一位二进制数相加。

（）9、数据选择器根据地址码的不同从多路输入数据中选择其中一路输出。

（）10、在任何时刻，电路的输出状态只取决于该时刻的输入，而与该时刻之前的电路状态无关的逻辑电路，称为组合逻辑电路。

电子电工类--组合逻辑电路试题及答案

电子电工类--组合逻辑电路试题及答案一、单选题1.逻辑表达式Y二AB+BC+AC,可以实现的功能是A、三人表决器B、二人表决器C、抢答器D、抢答器E、奇偶数校验【正确答案】：A2.在二进制译码器中若输入有4个代码,则输出有A、2个B、4个C、8个D、16个【正确答案】：D3.从若干输入数据中选择一路作为输出的电路叫A、数据分配器B、编码器C、数据选择器D、译码器【正确答案】：C4.二进制译码器是指A、将二进制代码转换成2的N次方个控制信息中特定的一个B、将某个特定的控制信息转换成二进制数C、将二进制代码转换成0〜9个数字D、具有以上三种功能【正确答案】：A5.在登录你的电子信箱的过程中，要有两个条件，一个是用户名，一个是与用户名对应的密码，要完成这个事件()，它们体现的逻辑关系为A、与”关系B、“或”关系C、“非”关系D、不存在逻辑关系【正确答案】：A6.电路中不包含记忆单元也不含有反馈支路是()的特点。

A、组合逻辑电路B、时序逻辑电路C、触发器D、施密特触发器【正确答案】：A7.n位二进制编码器有2n个输入，有()个输出。

A、2nB、TC、nD、n-1【正确答案】：C8.用文字、符号或者数码表示特定对象的过程，叫做A、译码B、输入C、输出D、编码【正确答案】：D9.中等职业学校规定机电专业的学生，至少取得钳工()、车工()、电工()中级技能证书的任意两种，才允许毕业()。

下列ABC取值中不能毕业的是A、110B、001C、101D、011【正确答案】：B10.下列电路中属于组合逻辑电路的有A、全加器B、JK触发器C、寄存器D、计数器【正确答案】：A11.2—4线译码器有A、2条输入线，4条输出线B、4条输入线，2条输出线C、4条输入线，8条输出线D、8条输入线，2条输出线【正确答案】：A12.一组交通信号灯有红灯()、黄灯()和绿灯()三盏，在任意一个时刻有且只能有一盏灯被点亮，否则就是出现了故障，现设计一个故障监测电路，下面各选项是某时刻所亮的灯，则不需要故障报警的是A、RB、YGC、RGD、RYG【正确答案】：A13.二-十进制编码器是指A、将二进制代码转换成0〜9个数字B、将0〜9个数字转换成二进制代码的电路C、二进制和十进制电路D、十进制电路【正确答案】：B。

电工资格证考试组合逻辑电路练习题集锦附参考答案解析(精品推荐)

组合逻辑电路习题选解及参考答案一、填空题：1．组合逻辑电路的输出仅与输入的状态有关。

2．共阳极的数码管输入信号的有效电平是低电平。

二、选择题：1.组合电路的输出取决于（ a ）。

a.输入信号的现态b.输出信号的现态c.输入信号的现态和输出信号变化前的状态2.组合电路的分析是指（ c ）a.已知逻辑图，求解逻辑表达式的过程b.已知真值表，求解逻辑功能的过程c.已知逻辑图，求解逻辑功能的过程3.电路如图所示，其逻辑功能为（ b ）a.“与”门，其表达式F=ABCDb.”与或非“门，其表达式c.”与非“门，其表达式4.组合逻辑电路的设计是指（ a ）a.已知逻辑要求，求解逻辑表达式并画逻辑图的过程b.已知逻辑要求，列真值表的过程c.已知逻辑图，求解逻辑功能的过程5. 组合电路是由（ a ）a.门电路构成b.触发器构成c. a 和b三、判断正误题：1．组合逻辑电路的输出只取决于输入信号的现态。

（对）2. 组合逻辑电路中的每一个门实际上都是一个存储单元。

（错）F AB CD =+F AB CD =*四、分析、化简：1．写出图示逻辑电路的逻辑表达式及真值表。

解：(a)（b (a)真值表 (b)真值表2．化简下列逻辑函数① ②③③12312312Y A B C Y A B Y Y Y Y B A B C A B B ABC AB BY Y Y B AB B AB B A A B AB ⎫=++⎪⎪=+==++=+++++=++⎬⎪=++⎪⎭=+=+=+（1+）或ABC C B A C AB BC A C B A ++++D C B AB BC A +++()C B AB C A C B A ++++。

门电路及组合逻辑电路复习答案

第九章门电路及组合逻辑电路一、填空题1、模拟信号的特点是在和上都是变化的。

（幅度、时间、连续）2、数字信号的特点是在和上都是变化的。

（幅度、时间、不连续）3、数字电路主要研究与信号之间的对应关系。

（输出、输入、逻辑）4、最基本的三种逻辑运算是、、。

（与、或、非）5、逻辑等式三个规则分别是、、。

（代入、对偶、反演）6、逻辑函数常用的表示方法有、和。

（真值表、表达式、卡诺图、逻辑图、波形图五种方法任选三种即可）7、半导体二极管具有性，可作为开关元件。

（单向导电）8、半导体二极管时，相当于短路；时，相当于开路。

（导通、截止）9、半导体三极管作为开关元件时工作在状态和状态。

（饱和、截止）10、在逻辑门电路中，最基本的逻辑门是、和。

（与门、或门、非门）11、与门电路和或门电路具有个输入端和个输出端。

（多、一）12、非门电路是端输入、端输出的电路。

（单、单）13、根据逻辑功能的不同特点，逻辑电路可分为两大类：和。

（组合逻辑电路、时序逻辑电路）14、组合逻辑电路主要是由、和三种基本逻辑门电路构成的。

（与门、或门、非门）15、（1）2(10011011)(= 8)(= 16) 答：233、9B（2）16()(AE = 2)(= 8) 答：10101110、256（3）()125(10= 2)（4）()375.13(10= 2) 答：（1）1111101（2）1101.011二、判断题1、十进制数74转换为8421BCD 码应当是BCD 8421)01110100(。

（√）2、十进制转换为二进制的时候，整数部分和小数部分都要采用除2取余法。

（╳）3、若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。

（╳）4、证明两个函数是否相等，只要比较它们的真值表是否相同即可。

（√）5、当决定一件事情的所有条件全部具备时，这件事情才发生，这样的逻辑关系称为非。

第六章几种常用的组合逻辑电路试题及答案

_____，字形清晰美观，稳定可靠，但电源功率消耗______，且机械强
度_____。
10．（8-4中）辉光数码管管内充满了_________，当它们被______时，
管子就发出辉光。
11.（8-4易）半导体发光二极管数码管（LED）可分成_______，
_______两种接法。
12.（8-4中）发光二极管正向工作电压一般为__________。为了防止二
输出端有效。n个输入端最多可有个输出端。
4、（8-2易） 74LS148是一个典型的优先编码器，该电路有个输入端和
个输出端，因此，又称为优先编码器。
5、（8-4中）使用共阴接法的LED数码管时，“共”端应接，a~g应接输
出有效的显示译码器；使用共阳接法的LED数码管时，“共”端应接
，a~g应接输出有效的显示译码器，这样才能显示0~9十个数字。
C.全加器 D.寄存器
6．（8 -3中）某译码电路需要有四种不同的输出状态,那么输入信号
至少应有
A、2个
B、4个
C、3个
D、
5个
7．（8-1中）组合电路的分析是指（）。
A、已知逻辑图，求解逻辑表达式的过程 B、已知真值表，求解逻辑功
能的过程
C、已知逻辑图，求解逻辑功能的过程 D、以上都不对
8.（8-2中）8线-3线制的74LS148属于（）。
4）.根据化成的表达式画出逻辑图
8.（8-1中）组合逻辑的分析方法大致有哪几步？ 9.（8-3难）请用3-8线译码器译码器和少量门器件实现逻辑函数
。
五，计算题 1、（8-1易、中）有一组合逻辑电路如图8-1（a）所示，其输入信号A、B的波形如图8-1（b）所示。问：

数字电路基础-组合逻辑电路和时序逻辑电路考试试卷

数字电路基础-组合逻辑电路和时序逻辑电路考试试卷（答案见尾页）一、选择题1. 数字电路中的基本逻辑门有哪些？A. 或门B. 与门C. 非门D. 异或门E. 同或门2. 下列哪种逻辑电路可以实现时序控制？A. 组合逻辑电路B. 时序逻辑电路C. 计数器D. 编码器3. 在组合逻辑电路中，输出与输入的关系是怎样的？A. 输出总是与输入保持相同的逻辑状态B. 输出仅在输入发生变化时改变C. 输出与输入没有直接关系D. 输出在输入未知时保持不变4. 时序逻辑电路中的时钟信号有何作用？A. 提供时间信息B. 控制电路的工作顺序C. 改变电路的工作频率D. 用于解码5. 下列哪种器件是时序逻辑电路中常见的时序元件？A. 计数器B. 编码器C. 解码器D. 触发器6. 组合逻辑电路和时序逻辑电路的主要区别是什么？A. 组合逻辑电路的输出与输入存在一对一的逻辑关系；时序逻辑电路的输出与输入之间存在时间上的依赖关系。

B. 组合逻辑电路只能处理数字信号；时序逻辑电路可以处理模拟信号。

C. 组合逻辑电路中没有存储单元；时序逻辑电路中存在存储单元（如触发器）。

D. 组合逻辑电路的响应速度较快；时序逻辑电路的响应速度较慢。

7. 在组合逻辑电路中，如果输入信号A和B都为，则输出F将是：A. 0B. 1C. 取决于其他输入信号D. 无法确定8. 在时序逻辑电路中，触发器的时钟信号来自哪里？A. 外部时钟源B. 内部时钟源C. 控制器D. 数据输入端9. 时序逻辑电路的设计通常涉及哪些步骤？A. 确定逻辑功能需求B. 选择合适的触发器C. 设计状态转移方程D. 将设计转换为实际电路E. 对电路进行仿真和验证二、问答题1. 什么是组合逻辑电路？请列举几种常见的组合逻辑电路，并简述其工作原理。

2. 时序逻辑电路与组合逻辑电路有何不同？请举例说明。

3. 组合逻辑电路中的基本逻辑门有哪些？它们各自的功能是什么？4. 什么是触发器？它在时序逻辑电路中的作用是什么？5. 组合逻辑电路设计的基本步骤是什么？请简要说明。

组合电路分析试题及答案

组合电路分析试题及答案1. 什么是组合逻辑电路？组合逻辑电路是指电路的输出仅取决于当前的输入值，而与电路的历史状态无关的逻辑电路。

2. 请解释布尔代数的基本定律。

布尔代数的基本定律包括：a. 幂等律：A+A=A，A·A=Ab. 互补律：A+A̅=1，A·A̅=0c. 交换律：A+B=B+A，A·B=B·Ad. 结合律：(A+B)+C=A+(B+C)，(A·B)·C=A·(B·C)e. 分配律：A·(B+C)=A·B+A·C，A+(B·C)=(A+B)·(A+C)3. 如何使用卡诺图简化逻辑表达式？使用卡诺图简化逻辑表达式的步骤如下：a. 列出逻辑函数的真值表。

b. 构建卡诺图，将变量填入行和列。

c. 寻找卡诺图中的1的组合，形成最小的项。

d. 将找到的项组合成简化后的逻辑表达式。

4. 解释什么是编码器和解码器。

编码器是一种将多个输入信号转换为较少比特数的输出信号的电路。

解码器则相反，它将较少比特数的输入信号转换为多个输出信号。

5. 举例说明组合电路中的优先编码器。

优先编码器是一种特殊的编码器，它在多个输入信号同时有效时，只响应优先级最高的那个输入信号。

6. 请解释组合电路中的冒险现象。

冒险现象是指在组合逻辑电路中，由于电路的传播延迟，导致输出信号在某个瞬间出现不确定状态的现象。

7. 如何避免组合电路中的冒险？避免冒险的方法包括：a. 引入同步逻辑，使用时钟信号来同步电路的输入和输出。

b. 使用三态门来控制信号的输出，避免不必要的信号竞争。

c. 在设计时考虑电路的传播延迟，合理布局电路以减少冒险发生的可能性。

8. 请描述组合电路中的逻辑门。

组合电路中的逻辑门包括与门、或门、非门、与非门、或非门、异或门和同或门等。

9. 组合逻辑电路设计时需要考虑哪些因素？设计组合逻辑电路时需要考虑的因素包括：a. 电路的逻辑功能和性能要求。

几种常用的组合逻辑电路试题及答案

第六章几种常用的组合逻辑电路一、填空题1、（8-1易）组合逻辑电路的特点是：电路在任一时刻输出信号稳态值由决定（a、该时刻电路输入信号；b、信号输入前电路原状态），与无关（a、该时刻电路输入信号；b、信号输入前电路原状态），属于（a、有；b、非）记忆逻辑电路。

2、（8-2易）在数字系统中，将具有某些信息的符号变换成若干位进制代码表示，并赋予每一组代码特定的含义，这个过程叫做，能实现这种功能的电路称为编码器。

一般编码器有n个输入端，m个输出端，若输入低电平有效，则在任意时刻，只有个输入端为0，个输入端为1。

对于优先编码器，当输入有多个低电平时，则。

3、（8-3易，中）译码是的逆过程，它将转换成。

译码器有多个输入和多个输出端，每输入一组二进制代码，只有个输出端有效。

n 个输入端最多可有个输出端。

4、（8-2易） 74LS148是一个典型的优先编码器，该电路有个输入端和个输出端，因此，又称为优先编码器。

5、（8-4中）使用共阴接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器；使用共阳接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器，这样才能显示0~9十个数字。

6、（8-4中）译码显示电路由显示译码器、和组成。

7.（8-4易）译码器分成___________和___________两大类。

8.（8-4中）常用数字显示器有_________,_________________,____________等。

9.（8-4中）荧光数码管工作电压_______，驱动电流______，体积_____，字形清晰美观，稳定可靠，但电源功率消耗______，且机械强度_____。

10．（8-4中）辉光数码管管内充满了_________，当它们被______时，管子就发出辉光。

11.（8-4易）半导体发光二极管数码管（LED）可分成_______，_______两种接法。

12.（8-4中）发光二极管正向工作电压一般为__________。

【数电】组合逻辑电路习题(含答案)

《组合逻辑电路》练习题及答案[3.1］分析图P3。

1电路的逻辑功能,写出Y 1、、Y 2的逻辑函数式，列出真值表,指出电路完成什么逻辑功能。

[解］BCAC AB Y BC AC AB C B A ABC Y ++=+++++=21)(真值表： A B C Y 1 Y 2 000 0 0 00 1 1 0 010 1 0 01 1 0 1 100 1 0 10 1 0 1 110 0 111 1 1 1由真值表可知:B 、C 为加数、被加数和低位的进位，Y 1为“和”,Y 2为“进位"。

［3。

2］图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1~Y 4的逻辑式，列出真值表。

[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。

3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++=(2）COMP=0、Z=0时,Y 1=A 1, Y 2=A 2， Y 3=A 3, Y 4=A 4.COMP =0、Z=0的真值表从略。

［题3.3］用与非门设计四变量的多数表决电路。

当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。

［解］题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。

ABCD D ABC D C AB CD B A BCD A Y ++++=BCD ACD ABC ABC +++=BCD ACD ABD ABC ⋅⋅⋅=十进制数A 4A 3A 2A 1 Y 4Y 3Y 2 Y 1 十进制数 A 4 A 3 A 2 A 1Y 4 Y 3 Y 2 Y 1 0 0 0 0 0 100 1 8 1000 000 1 1 000 1 1000 9 100 10000 2 0010 011 1 伪码 1010 011 1 3 001 1 0110 101 1 0110 4 0100 010 1 1100 010 1 5 010 1 0100 110 1 0100 6 0110 001 1 1110001 1 7011 10010111 10010A B C D Y A B C D Y 0 0 0 0 0 1000 0 000 1 0 100 1 0 0010 0 1010 0 001 1 0 101 1 1 0100 0 1100 0 010 1 0 110 1 1 0110 0 1110 1011 1 1 111 1 1[3.4］有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。

组合逻辑电路复习习题及答案

第四章组合逻辑电路3.1 基本要求1、熟练掌握组合逻辑电路的分析方法和设计方法。

2、熟练掌握编码器、译码器、数据选择器、加法器、减法器、数值比较器的原理及逻辑功能。

3、掌握译码器、编码器、数据选择器、加法器、数值比较器的扩展方法。

4、掌握用译码器、数据选择器进行组合逻辑电路设计的方法。

3.2自测题一、填空题1．数字电路分逻辑电路和逻辑电路两大逻辑电路。

2．组合逻辑电路当前的输出取决于当前时刻的，与无关。

3．半导体数码显示器的内部接法有两种形式：共接法和共接法。

4．对于共阳接法的发光二极管数码显示器，应采用电平驱动的七段显示译码器。

5．消除竟争冒险的方法有、、等。

二、选择题1．在下列逻辑电路中，不是组合逻辑电路的有。

A.译码器B.编码器C.全加器D.寄存器2．若在编码器中有50个编码对象，则要求输出二进制代码位数至少为位。

A.5B.6C.10D.503.一个8选1的数据选择器，其地址输入（选择控制输入）端有个。

A.1B.3C.4D.84.一个8选一数据选择器的数据输入端有个。

A.1B.2C.3D.4E.85．八路数据分配器，其地址输入端有个。

A.1B.2C.3D.4E.86. 四选一数据选择器如图1所示，该电路实现的逻辑函数F= 。

A．A+B B. A C. AB+A B D. A+AB7．以下电路中，加以适当辅助门电路，适于实现单输出组合逻辑电路。

A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器三、判断题（正确打√，错误的打×）1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。

（）2.编码与译码是互逆的过程。

（）3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。

（）4.液晶显示器的优点是功耗极小、工作电压低。

（）5.液晶显示器可以在完全黑暗的工作环境中使用。

（）四、思考题1、数据选择器输入数据的位数和输入地址的位数之间应满足怎样的定量关系？2、串行进位加法器和超前进位加法器有何区别？它们各有何优缺点？3、竞争-冒险现象产生的原因？如何消除竞争-冒险现象？2.3自测题答案一、填空题1．组合时序；2.输入历史状态；3.阴阳；4. 低5. 接入滤波电容引入选通脉冲.修改逻辑设计二、选择题1.D2. B3.B4.E5.E6.A7.AB三、判断题1．×2。

组合逻辑电路练习题及答案

组合逻辑电路练习题及答案一.填空题(10)1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式不是唯一的，而其标准表达式是唯一的。

2．任意两个最小项之积为0，任意两个最大项之和为1。

3．对于逻辑函数BC+=，为了化简，利用逻辑代数的基本定理，可表示为CF+CAAB=，但这F+AAB 可能引起0型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为AA+。

4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为39。

5．在3.3V供电的数字系统里，所谓的高电平并不是一定是3.3V，而是有一个电压范围，我们把这个电压范围称为高电平容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平容限。

二.选择题(10)1．在下列程序存储器的种类中，可在线改写的有 b d。

a. PROM；b. E2PROM；c. EPROM；d. FLASH_M2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是d。

a. 机械式；b.电磁式；c. 分立元件式；d. 集成电路3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。

下列各项中，为组合逻辑电路的是befgi ，为时序逻辑电路的是acdh。

a. 触发器；b. 译码器；c. 移位寄存器；d. 计数器；e. 加法器；f. 编码器；ｇ. 数值比较器；h. 寄存器；i. 多路选择器4．卡诺图上变量的取值顺序是采用b的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。

a. 二进制码；b. 循环码；c. ASCII码；d. 十进制码5．在可编程逻辑芯片中，有PROM、PAL、GAL、CPLD等多种结构方式，其中PROM是b，PAL 是c，GAL是a，CPLD是a。

组合逻辑电路练习题和答案

第2章习题一、单选题1.若在编码器中有50个编码对象，则输出二进制代码位数至少需要（B ）位。

A）5 B）6 C）10 D）502.一个16选1的数据选择器，其选择控制（地址）输入端有（C ）个，数据输入端有（D ）个，输出端有（A ）个。

A）1 B）2 C）4 D）163.一个8选1的数据选择器，当选择控制端S2S1S0的值分别为101时，输出端输出（D ）的值。

A）1 B）0 C）D4D）D54.一个译码器若有100个译码输出端，则译码输入端至少有（C ）个。

A）5 B）6 C）7 D）85.能实现并-串转换的是（C ）。

A）数值比较器B）译码器C）数据选择器D）数据分配器6.能实现1位二进制带进位加法运算的是（B ）。

A）半加器B）全加器C）加法器D）运算器7.欲设计一个3位无符号数乘法器（即3×3），需要（）位输入及（D ）位输出信号。

A）3，6 B）6，3 C）3，3 D）6，68.欲设计一个8位数值比较器，需要（）位数据输入及（B ）位输出信号。

A）8，3 B）16，3 C）8，8 D）16，169. 4位输入的二进制译码器，其输出应有（A ）位。

A）16 B）8 C）4 D）1二、判断题1. 在二——十进制译码器中，未使用的输入编码应做约束项处理。

（✓）2. 编码器在任何时刻只能对一个输入信号进行编码。

（✓）3. 优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。

（✗）4. 编码和译码是互逆的过程。

（✓）5. 共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。

（✓）6. 3位二进制编码器是3位输入、8位输出。

（✗）7. 组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。

（✓）8. 半加器与全加器的区别在于半加器无进位输出，而全加器有进位输出。

（✗）9. 串行进位加法器的优点是电路简单、连接方便，而且运算速度快。

组合逻辑电路考研题目及答案

组合逻辑电路考研题目及答案在数字逻辑电路设计中，组合逻辑电路是一类重要的基础电路，它们在处理数字信号时不涉及存储元件，其输出仅依赖于当前的输入状态。

以下是一些考研题目及答案的示例：题目一：逻辑门实现给定两个输入信号A和B，设计一个逻辑电路，使得当A和B同时为高电平时，输出为高电平，否则输出为低电平。

答案一：该逻辑电路可以通过一个与门（AND gate）实现。

当输入A和B都为1时，与门的输出也为1；当A或B为0时，输出为0。

题目二：编码器设计设计一个2-4编码器，输入为两个二进制位，输出为一个四位的二进制数，使得每个输入组合对应一个唯一的输出。

答案二：2-4编码器可以通过将输入的两位二进制数直接映射到四位二进制数来实现。

例如，输入00对应输出0000，01对应输出0001，10对应输出0010，11对应输出0011。

题目三：多路选择器设计一个4路1位选择器，输入为4个1位信号和一个2位选择信号，输出为选中的信号。

答案三：4路1位选择器可以通过两个2-1选择器级联实现。

首先，根据选择信号的高位选择前两个输入信号中的一个，然后将这个结果与选择信号的低位一起输入到第二个2-1选择器中，以选择最终的输出。

题目四：加法器设计设计一个全加器，能够对两个1位二进制数进行加法运算，并产生进位。

答案四：全加器可以通过一个异或门（XOR gate）和一个与门（AND gate）来实现。

异或门用于计算两个输入的和，与门用于计算进位。

如果两个输入相同，进位为1；如果不同，则进位为0。

题目五：布尔函数简化给定布尔函数F(A, B, C) = Σ(0, 1, 2, 7)，简化该函数。

答案五：根据布尔函数的卡诺图，可以发现F(A, B, C)可以简化为F = A'B + AB'C。

这是因为覆盖了所有使F为1的最小项。

这些题目和答案示例提供了组合逻辑电路设计的基础概念和方法，有助于考研学生在复习时加深对组合逻辑电路设计的理解。

第六章组合逻辑电路题库

1．“与非”门逻辑表达式为：见0得1，全1得0。

（对）2．“与非”门逻辑表达式为：见0得0，全1得1。

（错）3.“与”门的逻辑功能是“有0出0，全1出1”。

（对）4.“与”门的逻辑功能是“有1出1，全0出0”。

（错）5.“异或”门的功能是“相同出0，不同出1”。

（对）6.“异或”门的功能是“相同出1，不同出0”。

（错）7.或非逻辑关系是“有1出0，全0出1”。

（对）8.或非逻辑关系是“有0出1，全1出0”。

（错）9.“同或”门的功能是“相同出0，不同出1”。

（错）10.“同或”门的功能是“相同出1，不同出0”。

（对）11.或逻辑关系是“有0出0，见1出1”。

（错）12.或逻辑关系是“有0出1，全1出0”。

（错）13.或逻辑关系是“有1出1，全0出0”。

（对）14．因为A+AB=A，所以AB=0（错）15．组合逻辑电路的输出状态仅取决于输入信号状态。

（对）16．组合逻辑电路的输出状态不仅仅取决于输入信号状态。

（错）17．译码电路的输出量是二进制代码。

（错）18．译码电路的输入量是二进制代码。

（对）19．编码器、译码器为组合逻辑电路。

（对）20.逻辑电路中，一律用“1”表示高电平，用“0”表示低电平。

（错）21.常用的门电路中，判断两个输入信号是否相同的门电路是“与非”门。

（错）22.常用的门电路中，判断两个输入信号是否相同的门电路是“或非”门。

（错）23.常用的门电路中，判断两个输入信号是否相同的门电路是“同或”门。

（对）24.常用的门电路中，判断两个输入信号是否相同的门电路是“异或”门。

（对）25.由分立元件组成的三极管“非”门电路，实际上是一个三极管反相器。

（对）26.用四位二进制代码表示1位十进制数形成二进制代码称为BCD码。

（对）27.逻辑代数又称布尔代数。

（对）28.逻辑变量只有0和1两种数值，表示事物的两种对立状态。

（对）29.逻辑函数常用的化简方法有代数法和卡诺图法。

（对）30.任何一个逻辑函数的表达式一定是唯一的。

组合逻辑电路习题及参考答案

组合逻辑电路习题及参考答案一、填空题：1．组合逻辑电路的输出仅与输入的状态有关。

2．共阳极的数码管输入信号的有效电平是低电平。

二、选择题：1.组合电路的输出取决于（ a ）。

a.输入信号的现态b.输出信号的现态c.输入信号的现态和输出信号变化前的状态2.组合电路的分析是指（ c ）a.已知逻辑图，求解逻辑表达式的过程b.已知真值表，求解逻辑功能的过程c.已知逻辑图，求解逻辑功能的过程3.电路如图所示，其逻辑功能为（ b ）a.“与”门，其表达式F=ABCDb.”与或非“门，其表达式c.”与非“门，其表达式4.组合逻辑电路的设计是指（ a ） a.已知逻辑要求，求解逻辑表达式并画逻辑图的过程b.已知逻辑要求，列真值表的过程c.已知逻辑图，求解逻辑功能的过程5. 组合电路是由（ a ）a.门电路构成b.触发器构成c. a 和b三、判断正误题：1．组合逻辑电路的输出只取决于输入信号的现态。

（对） 2. 组合逻辑电路中的每一个门实际上都是一个存储单元。

（错）四、分析、化简：1．写出图示逻辑电路的逻辑表达式及真值表。

F AB CD =+F AB CD =*解： (a)（b (a)真值表(b)真值表2．化简下列逻辑函数① ② ③12312312Y A B C Y A B Y Y Y Y B A B C A B B ABC AB BY Y Y B AB B AB B A A B AB ⎫=++⎪⎪=+==++=+++++=++⎬⎪=++⎪⎭=+=+=+（1+）或ABC C B A C AB BC A C B A ++++D C B AB BC A +++()C B AB C A C B A ++++。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

组合逻辑电路基本概念复习题
填空
1．消除或减弱组合电路中的竞争冒险，常用的方法是发现并消掉互补变量，增加__________，并在输出端并联。

冗余项、电容器
2．要扩展得到1个16-4线编码器，需要片74LS148。

2
3．在组合逻辑电路中，当一个输入信号经过多条路径传递后到达某一逻辑门的输入端时，会有时间先后，这一现象称为_________，由此而产生输出干扰脉冲的现象称为。

竞争、冒险
4．所谓组合逻辑电路是指：在任何时刻，逻辑电路的输出状态只取决于电路各的组合，而与电路的无关。

输入状态、原来的状态
5．组合逻辑电路由逻辑门电路组成，不包含任何，没有能力。

记忆元件、记忆
6．常见的中规模组合逻辑器件有和等。

编码器、译码器、数据选择器、数值比较器、加法器任选二个。

7．加法器是一种最基本的算术运算电路，其中的半加器是只考虑本位两个二进制数进行相加不考虑的加法器。

低位向本位的进位
8．全半加器既要考虑本位两个二进制数进行相加，还要考虑的加法器。

低位向本位的进位
9．用全加器组成多位二进制数加法器时，加法器的进位方式通常有、、 2种。

串行进位、并行进位
10．基本译码器电路除了完成译码功能外，还能实现和功能。

逻辑函数发生、多路分配
11．多路分配器可以直接用来实现。

译码器
12．与4位串行进位加法器比较，使用超前进位全加器的目的是。

提高运算速度
13．在分析门电路组成的组合逻辑电路时，一般需要先根据写出逻辑表达式。

逻辑电路图
14．数据选择器的功能相当于多个输入的数据数据开关，是指经过选择，把通道的数据传送到的公共数据通道上去。

多个、唯一
15．数据分配器的功能相当于一个多输出的数据开关，是将数据源来的数据根据需要，送到不同的通道上去。

经过选择，把通道的数据传送到的公共数据通道上去。

一个、多个
16．加法器的超前进位级联方式，高位的运算不必等低位运算的结果，故提高了，但结构比较。

运算速度、复杂
17．加法器串行进位的级联方式由于结构，主要用在数字设备中。

简单、低速
选择
1．比较两个一位二进制数A 和B ，当B A >时输出1=F ，则F 的表达式是（C ）。

A 、A
B F = B 、B A F =
C 、B A F =
D 、B A F =
2．设计加法器的超前进位是为了（B ）。

A ．电路简单
B ．每一级运算不需等待进位
C ．连接方便
D ．使进位运算由低位到高位逐位进行
3．编码器用5位二进制代码可对（）个信号进行编码。

A．64 B．32 C． 128 D．16
4．数据选择器不能够做（D）使用。

A．函数发生器B．多路数据开关
C．多路数据选择器D．数据比较器
5、不属于组合逻辑电路的器件是（D）。

（1分）
A、编码器
B、译码器
C、数据选择器
D、计数器
6．分析组合逻辑电路时，不需要进行（D）。

A．写出输出函数表达式B．判断逻辑功能
C．列真值表D．画逻辑电路图
7．一块数据选择器有三个选择输入（地址输入）端，则它的数据输入端有（C）个。

A、3
B、6
C、8
D、1
10．一片四位二进制译码器，它的输出函数最多可以有（D）个。

A、1
B、8
C、10
D、16
12．（B）不是组合逻辑电路。

A．加法器B．触发器
C．数据选择器D．译码器
13、数值比较器对A、B两数进行比较时，首先进行比较的是A、B的（A）。

A、最高位
B、最低位
C、所有位
D、低位级联输入
15．16位输入的二进制编码器，其输出端有( C)位。

A. 256
B. 128
C. 4
D. 3
16、一位全加器除完成半加器的功能外，还要考虑（B）问题。

A、向高位进位
B、低位向本位的进位
C、向高位借位
D、低位向本位借位18．要比较二进制数A和B的大小，比较器需要（C）
A．从低位到高位逐位比较B．从低位到高位同步比较
C．从高位到低位逐位比较D．所有位同时比较
19、一位半加器与全加器功能相比，不需考虑（B）问题。

A、向高位进位
B、低位向本位的进位
C、向高位借位
D、低位向本位借位21．编码器用7位二进制代码可对（B）个信号进行编码。

A．64 B．128
C． 32 D．256
22、可以用作数据分配器的是（B）。

A、编码器
B、译码器
C、数据选择器
D、数据比较器
23、组合逻辑电路中，正确的描述是（A）。

A、没有记忆元件
B、包含记忆元件
C、存在有反馈回路
D、双向传输
26、超前进位加法器可以（D）。

A、精确计算
B、延长计算时间
C、提高计算容量
D、提高运算速度
27、将两片8线-3线编码器进行级联，可以构成（B）编码器。

A、8线-3线
B、16线-4线
C、16线-3线
D、8线-4线
30. 二输入与非门当输入变化为(A )时，输出可能有竞争冒险。

A. 01→10
B. 00→10
C. 10→11
D. 11→01
1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。

2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现
象称为竞争冒险。

3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。

输入输出均为低电平有效。

当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 。

4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。

5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。

6．根据需要选择一路信号送到公共数据线上的电路叫数据选择器。

7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。

8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。

9．多位加法器采用超前进位的目的是简化电路结构 × 。

（√，× ）
10．组合逻辑电路中的冒险是由于引起的。

A ．电路未达到最简 B ．电路有多个输出
C ．电路中的时延
D ．逻辑门类型不同
11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？
A ．在输出级加正取样脉冲
B ．在输入级加正取样脉冲
C ．在输出级加负取样脉冲
D ．在输入级加负取样脉冲 12．当二输入与非门输入为变化时，输出可能有竞争冒险。

A ．01→10
B ．00→10
C ．10→11
D ．11→01
13．译码器74HC138的使能端321E E E 取值为时，处于允许译码状态。

A ．011
B ．100
C ．101
D ．010 14．数据分配器和有着相同的基本电路结构形式。

A ．加法器
B ．编码器
C ．数据选择器
D ．译码器
15．在二进制译码器中，若输入有4位代码，则输出有个信号。

A ．2
B ．4
C ．8
D ．16
16．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是。

A ．
B A F = B ．0101B B A A F ++=
D ．0011B A B A F ++=
17．集成4位数值比较器74LS85级联输入I A ＜B 、I A=B 、I A ＞B 分别接001，当输入二个相等的4位数据时，输出F A ＜B 、F A=B 、F A ＞B 分别为。

A ．010 B ．001 C ．100 D ．011
18．实现两个四位二进制数相乘的组合电路，应有个输出函数。

A ． 8
B ．9
C ．10
D ．11
19．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要个异或门。

A ．2
B ．3
C ．4
D ．5
20．在图T3.20中，能实现函数C B B A F +=的电路为。

A
B F
C
B
A
C
F
（a）（b）（c）
图T3.20
A．电路（a）B．电路（b）C．电路（c）D．都不是。

组合逻辑电路基本概念复习考试题