实验6：数控分频器

对应的输出FOUT类似。
A（ ）B（ ）C（ ）
熟学习数控分频器的设计、分析和测试方 法。
2、 实验器材
Quartus Ⅱ软件 3、 实验内容与步骤
1. 利用uartus Ⅱ软件完成完成数控分频器的设 计。
2. 建立波形文件。
3. 按实验要求建立其波形并仿真，截下仿真 结果图。
4、 实验程序
数控分频器的程序设计：
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_UNSIGNED.ALL; ENTITY DVF IS PORT(CLK:IN STD_LOGIC;
IF CNT2='1' THEN FOUT<='1';
ELSE FOUT<='0'; END IF; END IF; END PROCESS P_DIV;
END one;
5、 实验仿真结果及分析 数控分频器波形仿真图如下：
分析：
1. CNT8，CNT2，FULL三个量均为设置初
值，默认为零。
2. CLK的周期为0.01us，初始仿真时，CNT8
EDA 技 术 基 础 实 验 报 告
源自文库
实验项目名称： 学院专业 ： 姓名 ： 学号 ： 实验日期： 实验评定标准：
数控分频器的设计 信息学院电子专业3班
6 实验成绩：
1）实验结果是否合理 A（ ）B（ ）C（ ）
2）实验分析是否正确 A（ ）B（ ）C（ ）
3）实验报告是否按照 规定格式
1、 实验目的
D:IN STD_LOGIC_VECTOR(7 DOWNTO 0); FOUT:OUT STD_LOGIC); END DVF; ARCHITECTURE one OF DVF IS SIGNAL FULL:STD_LOGIC; BEGIN P_REG:PROCESS(CLK)
VARIABLE CNT8:STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN IF CLK'EVENT AND CLK='1' THEN
IF CNT8="11111111" THEN CNT8 :=D; --当CNT8计数计满时，输入数据D被同
步预置给计数器CNT8 FULL<='1'; --同时使溢出标志信号FULL输出为高电
平 ELSE CNT8 :=CNT8+1; --否则继续作加1计数 FULL <='0'; --且输出溢出标志信号FULL为低电平 END IF;
从“0000
0000”随着上升沿的到来自加
到“1111 1111”，历时2.55us，溢出时，检测
到FULL有一个上升沿，则使得输出FOUT
取反为‘1’；当下一次再溢出时，FOUT实现
又一次取反为‘0’。那么，在D=33H时段
内，FOUT则出现周期为2*0.01*（0FFH—
33H=CCH=204D）即4.08us,其他输入数据D
END IF; END PROCESS P_REG; P_DIV:PROCESS(FULL)
VARIABLE CNT2 :STD_LOGIC; BEGIN IF FULL'EVENT AND FULL='1' THEN
CNT2 :=NOT CNT2; --如果溢出标志信号FULL为高电 平，D触发器输出取反