计数译码显示电路

S12 1100
CR Q3Q2 或 LD Q3Q2
状态S12的作用： 产生归零信号
CP CP1 CP0
Q0 Q1 Q2 Q3
CT/LD
&
74197
异步置零 CR
D0 D1 D2 D3
异步清零
1 ＋VDD
0
1
0 & ＋VDD
1
0
0
1 &
11 12 13 14 7 10 9 CTP CTT LD 2 Q3 Q2 Q1 Q0 CC40161 D3 D2 D1 D0 6 5 4 3 CP CR 1 7 10 1
CR Q3Q1Q0
或 LD Q3Q1Q0 3. 连线图
1 CTP
CTT CP
74163
D0 D1 D2 D3
CO LD
&
CR 同步置零
同步清零
二、利用异步清零或置数端获得 N 进制计数 思 路： 当计数到 SN 时，立即产生清零或置数信号， 使返回 S0 状态。（瞬间即逝） 步 骤： 1. 写出状态 SN 的二进制代码； 2. 求归零逻辑表达式； 3. 画连线图。 [例] 用二-八-十六进制异步计数器74197构成十二进制计数器。
注意事项
1.
2.
TTL集成电路工作电压为5V，因此所有电源 与信号源的输出不能超过5V，注意不要把 电源接错。 利用示波器观察波形时，应以频率最低的一 个通道作为触发信源，并正确设置触发电平
四、实验报告要求
1、画出十进制计数器、译码、显示电路中各集成芯片之间的 连接图。
2、用坐标纸对应时间轴，画出十进制计数器CP、Q0、Q1、Q2、 Q3五个波形的波形图，标出周期，并比较它们的时序关系。 3、思考题P145的1、2。
下次预习内容及要求


内容：教材P159-168，数字钟设计。设计一个具有 “秒、分、时”显示计时功能的数字钟，“分、秒” 按60制计时，“小时”可按24也可按12小时制计时。 预习要求
1、根据图5.21.8所示设计数字钟的原理框图，设计各个单元电 路，然后画出完整的逻辑图。 2、先用Proteus仿真软件仿真所设计的电路，仿真结果正确后， 将绘制电路原理图打印。 3、自拟实验方案在实验室测试所设计电路的功能。
g
f
a
b
a f e g d b c p
e
d
c
p
LED显示器的外形图
LED连接方式
计数译码显示电路
＋5V
公共限 流电阻
公共限流 电阻
74LS48
三、实验内容
1、测试74LS161的逻辑功能。
输入端D3D2D1D0接逻辑开关，输出端Q3Q2Q1Q0分别 接发光二极管，时钟信号CP用手动单次脉冲或1HZ的正方 波信号，观察并记录各个输入端发生变化情况时的输出情 况。
按开关 元件分：
74LS161的逻辑功能
4位二进制同步加计数器 进位
16 VDD CR 1 15 CO CP 2 14 Q0 D0 3 13 Q1 D1 4 12 Q2 D2 5 11 Q3 D3 6 10
74LS161功能表
置数
9
CR LD CP ET 操作状态
0 x 0 1 1 x x x 0 1 清除 预置 保持 计数 1 1 1
一、利用同步清零或置数端获得 N 进制计数 思 路：当 M 进制计数到 SN –1 后使计数回到 S0 状态 步 骤：1. 写出状态 SN–1 的二进制代码； 2. 求归零逻辑表达式； 3. 画连线图。 [例] 用4位二进制计数器 74161 构成十二进制计数器。 解： S N 1 S11 = 1011 Q0 Q1 Q2 Q3 1. 2. 归零表达式：
11 12 13 14 CTP CTT CR 2 Q3 Q2 Q1 Q0 CC40161 LD 9
D3 D2 D1 D0 6 5 4 3
CP
利用异步清零
利用同步预置清零
优点： 清零可靠 输出没有毛刺
置数法
利用集成计数器的置数端，通过给计数器重复 置入某个数值的方法跳过 N － M 个状态，从而得 到 M 进制计数器的。反馈置数法适用于具有预置 数功能的集成计数器。对于具有同步预置数功能的 计数器而言，在其计数过程中，可以将它输出的任 何一个状态通过译码，产生一个预置数控制信号反 馈至预置数控制端，在下一个CP脉冲作用后，计数 器就会把预置数输入端的状态置入输出端。预置数 控制信号消失后，计数器就从被置入的状态开始重 新计数。还有一种方法是计数到1111状态时产生的 进位信号译码后，反馈到预置数控制端实现反馈置 数。
2、用74LS161设计一个十进制计数器（P163图5.21.4和图 5.21.5 ）（或自拟的小于10进制的计数器），接入译码 显示电路。时钟信号用手动单次脉冲或1HZ的正方波信号， 观察电路的计数、译码、显示过程。 3、将1HZ的正方波信号改为1KHZ的正方波，用示波器分别观 测十进制计数器Q0、Q1、Q2、Q3的输出波形以及CP的波形。
Q3 Q2 Q1 Q0
0 0 1 1 0 0 0 0 计 计 计 计 0 0 0 0 数 数 数 数 0 0 1 1
（2）任意进制计数器的构成
中规模集成计数器除按其自身进制实现计数功能外，还 可以采用反馈法构成任意进制的计数器。假定已有的是 N 进制计数器，需要得到 M 进制计数器。 M < N 的情况 用一片N进制中规模集成计数器可以构成 2≤M≤N 的任 意进制计数器。 a）置零法（复位法） 利用集成计数器的异步置零端，通过 反馈线强迫计数器置零。当计数器从全 0 状态 S 0 开始 计数并接收了 M 个计数脉冲后，进入 S M 状态。如果将 S M 状态译码产生一个置零信号加到计数器的异步置零端， 则计数器将立刻返回 S 0 状态，这样就可以跳过 N － M 个状态，得到 M 进制计数器。
进 位 信 号
0 &
1
0
1 & ＋VDD CTP 7 CTT 10 CR 1 CP 2 9 LD
1
0
0
1 ＋VDD CTP CTT CR CP 2 CP 7 10 1
11 12 13 14 9 LD Q3 Q2 Q1 Q0 CC40161 D3 D2 D1 D0 6 5 4 3
11 12 13 14 Q3 Q2 Q1 Q0 CC40161 D3 D2 D1 D0 6 5 4 3
1 0 0
QB 0
QA 0
1
0
1
0
1
0
1
0
1
十进制异步计数器波形图
2、显示译码器和数码管
（1 ）显示译码器 显示译码器将计数器的输出（ BCD 代码） 译成显示器（数码管）所需要的驱动信号，以 便使数码管用十进制数字显示出 BCD 代码所 表示的数值。 根据数码管的不同，用于显示驱动的译码器 也有不同的规格和品种。例如，适用于共阳极 数码管的译码器有 74LS46 、 74LS47 、 74LS247 等（输出低电平有效信号），适用于 共阴极数码管的译码器有CC4511、 74LS48 、 74LS49 、 74LS248 等（输出高电平有效信 号）。
六十进制计数器
串行进位（异步）
优点：简单；缺点：速度较慢
进 位 信 号
0 & 9 1 &
1
0
1 & &
1
0
0
1 ＋VDD CTP CTT CP 2 CP 7 10
11 12 13 14 LD CR D3 D2 D1 D0 6 5 4 3 Q3 Q2 Q1 Q0 CC40161(2) CTP CTT CP 2 7 10 ＋VDD 9 1 LD CR
Fra Baidu bibliotek
11 12 13 14 Q3 Q2 Q1 Q0 CC40161(1) D3 D2 D1 D0 6 5 4 3
＋VDD
六十进制计数器
并行进位（同步）
优点：速度较快；缺点：较复杂
0 CP QD QC
1
2
3
4
5
6
7
8
9
10
0
0
0 0 0
0 0 1
0 0 1
0 1 0
0 1 0
0 1 1
0 1 1
1 0 0
CTT LD CTP VSS 7 8
清 零
数据输入 置数
使 能
ET=CTT&ETP CO=Q3Q2Q1Q0
74LS90功能表
74LS90异步二五十 进制计数器
输 CP' ROA X X X X ↓ ↓ ↓ ↓ 1 1 0 X X 0 0 X
入
输
出
ROB
1 1 X 0 0 X X 0
R9A R9B
0 X 1 1 X 0 X 0 X 0 1 1 0 X 0 X
(2) M > N 的情况
用多片 N 进制集成计数器组合起来才能构成 M 进制计数器。 各片之间（或称为各级之间）的连接方式可分为串行进位方式、 并行进位方式、整体置零方式和整体置数方式几种。 若 M 可以分解为若干个因数相乘，即 （ N i ≤N ），则可以采用 串行进位方式或并行进位方式将各个 N i 进制计数器连接起来， 构成 M 进制计数器。在串行进位方式中，以低位片的进位输出信 号作为高位片的时钟输入信号；在并行进位方式中，以低位片的 进位输出信号作为高位片的工作状态控制信号，所有芯片的 CP 输入端同时接计数输入信号。 若M不可以分解为若干个因数相乘时，就必须采取整体置零方式或 整体置数方式来构成 M 进制计数器。其原理与 M < N 的情况类 似，首先将若干片 N 进制计数器按最简单的连接方式接成一个大 于 M 进制的计数器，然后在选定的某一状态下译出置零（或置数） 信号，通过反馈线使所有 N 进制计数器同时置零（或置入适当的 数据），跳过多余的状态，从而获得 M 进制计数器。
1、计数器
计数器是一个用以实现计数功能的时序 部件，主要用来累计和记忆输入脉冲的个数， 它不仅可以用来对脉冲计数，还常用作数字 系统的定时、分频、执行数字运算以及其他 一些特定的逻辑功能。
计数器的分类 按数制分： 二进制计数器 十进制计数器 N 进制(任意进制)计数器 按计数 方式分： 按时钟 控制分： 加法计数器 减法计数器 可逆计数 同步计数器 异步计数器 TTL 计数器 CMOS 计数器
计数、译码、显示 电路
一、实验目的
1、掌握集成计数器的逻辑功能及使用方法。 2、掌握计数译码显示电路的一般设计方法。 3、熟悉用示波器测试计数器输出波形的方法。
二、实验原理
计数、译码、显示 电路是数字电路中应用 很广泛的一种电路。通 常，这种电路是由中规 模标准模块功能电路计 数器、译码器和显示电 路组成。
74LS48的引脚图
BCD-7段锁存、译码、驱动器CD4511 ）
A1
A2
灯测试
灭灯
锁存
Top View A3 A0
与74LS48管脚基本兼容
真值表
（2） 数码管
数码管是一种半导体发光器件，其基本单元是发光二极管。数 码管按段数分为七段数码管和八段数码管，八段数码管比七段数 码管多一个发光二极管单元（多一个小数点显示）， 七段数码管 由七个条形发光二极管构成七段字形，七段分别为 a 、 b 、 c 、 d 、 e 、 f 、 g ，显示哪个字形，则相应段的发光二极管就发光。 按连接方式不同， LED 数码管分为共阳极和共阴极两种。共阳极 是指数码管中的七个发光二极管的阳极连在一起，接到高电平 （ Vcc ）。当某段发光二极管的阴极为低电平时，该段就导通发 光；若为高电平时就截止不发光。因此它要求与有效输出电平为 低电平的七段译码器 / 驱动器相连。共阴极是指数码管中的七个 发光二极管的阴极连在一起，接到低电平（ GND ）。当某段发 光二极管的阳极为高电平时，该段就导通发光；若为低电平时就 截止不发光。因此它要求与有效输出电平为高电平的七段译码器 / 驱动器相连。按能显示多少个“8”可分为1位、2位、4位等等 数码管。