硬件设计—10进制计数器设计

实验一 10进制计数器设计

实验目的：掌握软件设计流程，掌握电路图输入方式，了解和熟悉实验箱。

实验内容：利用74161实现十进制计数，并使用7448实现七段代码显示器显示结果。

原理图:如下图所示

仿真结果及结果分析:通过实验，可以得到如下两张仿真结果图。以下分别是在CLR为低电平和CLR为高电平时的输出（Q[1]-Q[7]）波形图和仿真结果图，通过实验以及参考七段显示译码器7448的功能表可知：当CLR为低电平时为十六进制计数功能，即仿真结果图上面会从7E-00计数，即对应的为0-15的数值计数，直到00H即对应值为15时再从0开始计数到15，对应如下仿真图（1）；当CLR为高电平时为十进制计数功能，即仿真结果上面会从7E-73计数，即对应0-9的数值计数，直到73H即对应值为9时再从0开始计数到9，对应如下仿真图（2）。综上所述，如下两张仿真图所示的内容可知，实验结果正确，符合预期的结果。

仿真图（1）

仿真图（2）管脚锁定说明:

硬件测试情况说明及结果分析：

根据原理图上的芯片引脚功能按照设好的引脚用线连接好电路，输出的Q[1]-Q[7]接到七段显示译码器上面，对应芯片的引脚分别为52、53、54、55、58、59、60，CLK的脉冲信号接芯片引脚11，给的脉冲可自己给定，尽量选择让数字变化的情况可以看清的脉冲信号，而CLR接芯片引脚143然后接到控制开关L8，通过L8来控制CLR为高电平或者低电平。然后把电脑里面的程序和引脚配置情况加载到实验箱的芯片上，在给定脉冲后，当开关L8即CLR接低电平时，七段显示译码器上显示的为16进制数从0-15计数，计数到15后再从0开始到15计数；而当控制L8即CLR接高电平时，七段显示译码器上显示的为10进制数从0-9计数，计数到9时再从0开始新一轮的计数。通过实验观察可知所做实验符合预期的结果，实验成功。

实验总结：

通过这次实验，我们学会了利用74161实现十进制和十六进制计数，并使用7448实现七段代码显示器显示结果。在实验过程中，遇到最大的问题就是对所使用的芯片功能没能了解透彻以及实验过程中的步骤没能完全记清楚而导致实验不能够很顺利的进行，需要临时查找资料，还好之后在老师的帮助和讲解下最后还是成功的完成了实验，得到了与预期一致的正确结果，同时也学到了更多的相关知识。同时，我们也意识到了实践的重要性，很多东西在学理论知识时感觉自己学会了，到了自己动手实践时却不一定能成功，这也是为什么动手实践非常重要的原因，

因为只有自己动手实践过，才能更牢固的掌握所学的知识。