电子技术_逻辑门电路和组合逻辑电路

8 1000 1 1 1 1 1 1 1 8
A3A2A1A0 Ya 0 0000 1 1 0001 0 2 0010 1 3 0011 1 4 0100 0 5 0101 1 6 0110 0 7 0111 1 8 1000 1 9 1001 1
先设计输出Ya的逻辑表示式及电路图
T1:多发射极晶体管
R3
+5V
R4
T4
F
T5 F A B C
TTL与非门的内部结构
1. 任一输入为低电平（0.3V）时
不足以让 T2、T5导通
R1 3k
A N 1VP b1 Nc1
B C
T1
+5V
R2
R4
T2 T3
T4
R5
F
三个PN结 “0” 导通需2.1V R3
T2、T5截止
T5
uo
uo=5-uR2-ube3-ube43.4V 高电平！
+5V
A
B
要设计
的逻辑
L
C
电路
1、列真值表
ABC L 00 0 0 00 1 0 01 0 0 01 1 1 10 0 0 10 1 1 11 0 1 11 1 1
组合逻辑电路的设计
2、用画卡诺图化简 BC
A 00 01 11 10 00 0 1 0
10 1 1 1
AC BC AB
3、 写出最简“与或” 式
a
Yc Yd
f
gb
Ye Yf
e
dc
Yg
要设计的七段数码管显示译码器
七段显示译码
A3
电路真值表
A2
A1
A0
译码器
Y
Yab
a
Yc
Yd f
g
b
Ye Yf
e
d
c
Yg
输入
二进制数
输出
十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形
0 0000 1 1 1 1 1 1 0 0
1 0001 0 1 1 0 0 0 0 1
输入 A0 A1 S
1 00 0 01 0 10 0 11 0
输出 W
0 D0 D1 D2 D3
13.10.2 七段显示译码器
显示译码器
用于将数字仪表、计算机、和其它数字系统 中的测量数据、运算结果译成十进制数显示出 来。
数字、文字、 符号代码
译码器
显示器
二进制数（8421码）
显示译码器
二进制数 十进制数 0000 0 0001 1
二—十进制（BCD码）
用4位二进制数00001001 分别代表十进制数0-9， 称为二—十进制数， 又称为BCD码 （Binary Coded Decimal）
显示译码器
BCD码 十进制数 0000 0 0001 1 0010 2 0011 3 0100 4 0101 5 0110 6 0111 7 1000 8 1001 9
L= AC + BC + AB
4、用与非门实现逻辑电路 组合逻辑电路的设计例2
L=AB +AC +BC = AB • AC • BC
A
&
B
C
&
&
L
&
13.10 集成组合逻辑电路
13.10.1 数据选择器 13.10.2 七段显示译码器 13.10.3 译码器 13.10.4 加法器
13.10.1 数据选择器
1）二--十进制显示译码器 ----七段数码管显示译码器
显示译码器 a
发光二极管
510 a Ya
510 b Yb
g Yg 510
fg
b
e
c
d
Ya-Yg: 控制信号 高电平时,对应的LED亮 低电平时,对应的LED灭
七段数码管显示译码器
A3-A0: 输入数 据 A3 A2 A1 A0
译码器
Ya Yb
R1 3k D
R2
R4
b1 c1 T1
T2 T3
T4
R5
F
T5 R3
E— 控制端
二、工作原理
(1) 控制端E=0时的工作情况：
01
EE
A B
R1 3k D
R2
+5V
R4
b1 c1 T1
T3
T2
T4
R5
截止
F
T5
R3
F AB
(2) 控制端E=1时的工作情况
10
EE
A B
R1 3k D
b1 c1 T1
&
&
&
&
1 23 4 5 67
地GND
外形
管脚
4、常用TTL逻辑门电
路
名称
国际常用 系列型号
国产部标型号
说明
四2输入与非门 四2输入或门 四2输入或非门 四2输入与门 四2异或门
双4输入与门 双4输入与非门
74LS00 74LS32 74LS02 74LS08 74LS86
74LS21 74LS20
A
2、4选1数据选择器(集成电路型号:74LS153)
DDDD1230
Y
A1 A
0
A1 A0 Y 0 0 D0 0 1 D1 1 0 D2 1 1 D3
Y=A1A0D0 + A1A0D1 + A1A0D2 + A1A0D3
数据选择器
4选1数据选择器
Y=A1A0D0 + A1A0D1 + A1A0D2
导通
R2
T3 T2
R5
R3
截止
+5V
R4 高阻态
T4
F
T5
截止
三、三态门的符号及功能表
使能端 低电平 起作用
使能端 高电平 起作用
符号
A &F B
E
符号 A &F B
E
功能表
E 0 F AB
E 1 输出高阻
功能表
E 1 F AB
E 0 输出高阻
四、三态门的用途
三态门主要作为TTL电路与总线间的接口电路。
组成：用0和1两个数字组成， 逢二进一
0010 2
二进制数 十进制数
0011 3
1 0 1 0 10
0100 4 0101 5 0110 6 0111 7 1000 8 1001 9
1 0 1 1 11 1 1 0 0 12 1 1 0 1 13 1 1 1 0 14 1 1 1 1 15
二进制数（8421码）
MOS型（Metal-Oxide-
Semiconductor，MOS）
PMOS NMOS CMOS
TTL — 晶体管-晶体管逻辑集成电路 MOS — 金属氧化物半导体场效应管集成电路
13.6 TTL集成门电路
13.6.1 TTL与非门的基本原理
R1
3k
A N P b1 cN1
B C
T1
R2
T2 T3 R5
的输出（Y）波形。
A
B
&
真值表
Y Y=AB A
ABY
001
B
011
101
Y
1 10
13.7 其它类型的TTL门电路
1. 集电极开路的与非门（OC门） &
A B C
R1 3k
b1 c1
T1
+5V UCC
R2
RL
T2
F
& 符号
T5
R3
输入全1时，输出=0；
输入任0时，输出悬空
应用时输出端要接一上拉负载电阻 RL 。
+ A1A0D3
Y
A1
A0
1
1
1
&
&
&
&
D
D1
D2
D3
O
TTL集成电路：双4选1数据选择 器型号:74LS153（国产T1153--
T4153)
电源 2S A0 2D3 2D2 2D1 2D0 2W
16 15 14 13 12 11 10 9
&
&
& &
1
23
4
5
67 8
1S A1 1D3 1D2 1D1 1D0 1W 地
8输入与非门 74LS30
六反相器
74LS04
T100 0
T186 T100 8T108 T6102 1
T100 2
一个组件内部 有四个门，每 个门有两个输 入端一个输出 端。
一个组件内有 两个门，每个 门有4个输入 只端一。个门，8 个输入端。
有6个反相器。
13.6.2 TTL门电路的主要技术参数
第15讲
第13章 组合逻辑电路
13.6 TTL集成门电路 13.7 其它类型的TTL门电路 13.8 组合逻辑电路的分析 13.9 组合逻辑电路的设计 13.10 集成组合逻辑电路
集成门电路
集成门电路
双极型
TTL (Transistor-Transistor Logic
Integrated Circuit , TTL) ECL
1) 输出高电平、低电平 高电平: 3.4V--4V 以上
低电平: 0.3V--0.4V以下
2) 阈值电压： UTH=1.4V
高电平 VO
低电平
VI
1
VO
VI UTH=1.4V
3) 扇出系数: N <=10
TTL门电路的主要参数
扇出系数— 输出端允许驱动的门电路的最大数目。
& ≥1 & &
课堂练习: 输入A、B波形如图所示, 请画出与非门
集成组合逻辑电路
从多个数据中选择出一个选择，也叫多路转换器
其功能类似一个多投开关，是一个多输入、单输 出的组合逻辑电路。
D 输入 D0 1
F 输出
A 控制
1、2选1数据选择器
输出数据 输入数据
D
0
D1
F= AD0 + AD1
& 1
&
A 控制信号 AF 0 D0 1 D1
1
F
集成化 型号:74LS157 D0 Y D1
写出逻辑表达式
化简
得出结论（逻辑功能）。
例1：
A B
组合逻辑电路的分析
AAB
&
& AB
&
Y
&
BAB
Y=AAB BAB =AAB + BAB =AAB + BAB
=AB (A + B)= (A+B) (A+B)= 0+AB+AB +0
=AB+AB
异或门
例2： A
& M
1
组合逻辑电路的分析
&
Y
B
&
M=1(高电平）： Y=A
T2 T3
T4
R5
F
T5 R3
输入、输出的逻辑关系式： F ABC
与非门表示符号
A B&Y C
A
B
&
Y
逻辑表示式 Y= ABC
Y= AB
A
Y
（非门，反相器）
Y= A
TTL门电路芯片简介 如：TTL门电路芯片（四2输入与非门，型号74LS00 )
电源VC源自文库（+5V）
14 13 12 11 10 9 8
组合逻辑电路的设计例1
Z= RYG+ RG+ =RYG + RG + = RYG • RG • RY (利R用Y反演定理A+B=RAY•B , A+B+C=A•B•C)
1
1
&
1
R G
&
&
Z
&
Y
组合逻辑电路的设计
例2 设计一个三人表决逻辑电路，要求: 三人A、B、
C各控制一个按键，按下为“1”，不按为 “0”。多数（2）按下为通过。通过时L＝1， 不通过L＝0。用与非门实现。
2. 输入全为高电平（3.4V）时或输入全甩空
电位被嵌
在2.1V
R1
全反偏
N
“1” A B C
3k
P b1Nc1 T1
R2
1V T2 T3
R5
T2、T5饱和 全导通
导通
R3
+5V
R4
截止 T4
F T5uo =0.3V
输出低电平
输入甩空，相当于输入“1”
R1 3k
R2
+5V
R4
A
B C
b1 c1 T1
Y=AM BM = AM+BM
M=0(低电平）： Y=B
本图功能：二选一电路。
数据选择器
M=0时：门1输出恒为1， A信号被拒之门外。 零电平对与非门的封门作用。
13.9 组合逻辑电路的设计
方法步骤:
根据题意列真值表
逻辑式化简 卡诺图化简
写最简逻辑式
画逻辑电路图
例1: 交通灯故障监测逻辑电路的设计。
每一位上的1所代表的十进制数的大小称为权重
例：十进制数 1 1 1 1
底数称为基
1103+1102+1101+1 100
权重
指数为位数
=11000+1100+110
+11 例：二进制数 1 1 1 1
=1111 123+122+121+1 20
=18+14+12+1 1
四位二进制数， 每位的权重分 别为8、4、2、 1，所以称为 8421码
OC门可以实现“线与”功能。
UCC
&
RL
F
F1
&
输出级
F2
&
F3
分析：F1、F2、F3任一导通，则F=0。 F1、F2、F3全截止，则F=1 。
UCC RL
T5 T5 T5
F=F1F2F3
负载电阻RL和电源 UCC可以根据情况选择。
+30V 220V
J &
JD
2. 三态门
一、结构
EE
A B
+5V
十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字 形
七0
段 显
1
示2
译 码
3
电4
路 真
5
值6
表7
0000 1 1 1 1 1 1 0 0 0001 0 1 1 0 0 0 0 1 0010 1 1 0 1 1 0 1 2 0011 1 1 1 1 0 0 1 3 0100 0 1 1 0 0 1 1 4 0101 1 0 1 1 0 1 1 5 0110 0 0 1 1 1 1 1 6 0111 1 1 1 0 0 0 0 7
公用总线
E1 =０ E2 =１ E3 =０
工作时，E1、E2、 E3分时接入高电 平。
13.8 组合逻辑电路的分析
组合逻辑电路：用各种门电路组成的，用于实 现某种功能的复杂逻辑电路。
特点:某一时刻的输出状态仅由该时刻电路的 输入信号决定, 而与该电路在此输入信号之前所 具有的状态无关。
分析方法：
组合逻辑电路图
01 1 0
1 0 1 1 1 RY
10 0 0
RY
RG
1 0 1 1 3、G写最简逻辑式 Z=
11 0 1
RYG+RG+RY
11 1 1
组合逻辑电路的设计
4、用基本逻辑门构成逻辑电路
Z= RYG+ RG+ RY
1
组合逻辑电路的设计例1
1
&
1
R G
&
1
Z
&
Y
若要求用与非门构成
逻辑电路呢？
5、用与非门构成逻辑电路
红灯 R
黄灯 Y
绿灯 G
单独亮正常 黄、绿同时亮正常 其它情况不正常
设：灯亮为“1”，不亮为“0”， 单独亮正常 例1
正常为“0”，不正常为“1”。 黄、绿同时亮正常 1、列真值表 2、卡诺图化简 其他情况不正常
RYGZ 00 0 1 00 1 0 01 0 0
YG R 00 01 11 10
01 0 0 0